CN108039319A - 硅片减薄方法及薄硅片 - Google Patents
硅片减薄方法及薄硅片 Download PDFInfo
- Publication number
- CN108039319A CN108039319A CN201711376805.6A CN201711376805A CN108039319A CN 108039319 A CN108039319 A CN 108039319A CN 201711376805 A CN201711376805 A CN 201711376805A CN 108039319 A CN108039319 A CN 108039319A
- Authority
- CN
- China
- Prior art keywords
- silicon
- silicon chip
- chip
- wafer
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims abstract description 273
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 267
- 239000010703 silicon Substances 0.000 title claims abstract description 267
- 238000000034 method Methods 0.000 title claims abstract description 64
- 238000005530 etching Methods 0.000 claims abstract description 48
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 15
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 15
- 239000001301 oxygen Substances 0.000 claims abstract description 15
- 230000008569 process Effects 0.000 claims abstract description 10
- 230000009467 reduction Effects 0.000 claims abstract description 7
- 229910001651 emery Inorganic materials 0.000 claims description 11
- 239000000758 substrate Substances 0.000 claims description 4
- 230000003628 erosive effect Effects 0.000 claims description 3
- 238000005516 engineering process Methods 0.000 abstract description 6
- 238000004519 manufacturing process Methods 0.000 abstract description 5
- 230000000087 stabilizing effect Effects 0.000 abstract description 4
- 235000012431 wafers Nutrition 0.000 description 33
- 238000010586 diagram Methods 0.000 description 4
- 239000011521 glass Substances 0.000 description 3
- CSCPPACGZOOCGX-UHFFFAOYSA-N Acetone Chemical compound CC(C)=O CSCPPACGZOOCGX-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000001816 cooling Methods 0.000 description 2
- 238000000708 deep reactive-ion etching Methods 0.000 description 2
- 239000003814 drug Substances 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000011089 mechanical engineering Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/30604—Chemical etching
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Micromachines (AREA)
Abstract
本发明涉及一种硅片减薄方法及薄硅片,该减薄方法包括以下步骤:S1、提供两个未加工硅片,定义为第一硅片和第二硅片;S2、先将第一硅片的上表面进行深硅刻蚀,再将第一硅片和第二硅片进行热氧处理;S3、将热氧处理后的第一硅片与第二硅片键合,得到键合硅片;S4、将键合硅片中的第二硅片进行减薄处理,再在其上表面进行顶硅刻蚀;S5、将刻蚀后的键合硅片中的第一硅片的下表面进行减薄去硅处理,最后除去氧化层,得到薄硅片。本发明的硅片减薄方法将深硅刻蚀放到第一步,并采用多次深硅刻蚀和键合工艺,最后制备得到翘曲度小的薄硅片,该减薄方法实现自动化操作,工艺稳定,适合大规模量产,且制备得到的薄硅片导热性较好,硅片翘曲能很好的控制。
Description
技术领域
本发明涉及一种硅片减薄方法及薄硅片,属于MEMS器件领域。
背景技术
微机电***(Micro-Electro-Mechanical System,MEMS)是指尺寸在几毫米乃至更小的高科技装置,其内部结构一般在微米甚至纳米量级,是一个独立的智能***。主要由传感器、动作器和微能源三大部分组成。微机电***涉及物理学、半导体、光学、电子工程、化学、材料工程、机械工程、医学、信息工程及生物工程等多种学科和工程技术,为智能***、消费电子、可穿戴设备、智能家居、***生物技术的合成生物学与微流控技术等领域开拓了广阔的用途。常见的产品包括MEMS加速度计、MEMS麦克风、微马达、微泵、微振子、MEMS压力传感器、MEMS陀螺仪、MEMS湿度传感器等以及它们的集成产品。
MEMS产品经常涉及到薄片工艺,有时可能需要厚度小于200μm的硅片。但硅片太薄会产生较大的翘曲,无法进行后续工艺和流通。而针对薄片工艺,目前现有的解决方案是:将一片干净的载片放在热板上加热,然后手动将蜡均匀的涂覆在载片表面,再将待工艺硅片贴到载片上,然后自然冷却。冷却后就可以做后续工艺,比如减薄至小于200μm所需工艺厚度,再进行后面的深硅刻蚀以及牺牲层释放等工艺,待所有工艺完成后用丙酮等湿法药液将载片分开。
然而该薄片工艺大部分需要手动操作,操作繁琐且工艺重复性较差,消耗时间和人力,不适合大规模量产。
发明内容
本发明的目的在于提供一种硅片减薄方法及薄硅片,该减薄方法采用多次深硅刻蚀以及键合工艺,实现自动化操作,工艺稳定,适合大规模量产,且制备得到的薄硅片导热性较好,硅片翘曲能很好的控制,有利于实现后续的深硅刻蚀以及释放等工艺。
为达到上述目的,本发明提供如下技术方案:一种硅片减薄方法,包括以下步骤:
S1、提供两个未加工硅片,所述未加工硅片具有相对的上表面和下表面,分别定义为第一硅片和第二硅片;
S2、先将所述第一硅片的上表面进行深硅刻蚀,再将所述第一硅片和第二硅片进行热氧处理;
S3、将步骤S2中热氧处理后的第一硅片的上表面与所述第二硅片的下表面键合,得到键合硅片;
S4、将所述键合硅片中的第二硅片进行减薄处理,再在其上表面进行顶硅刻蚀;
S5、将步骤S4中刻蚀后的键合硅片中的第一硅片的下表面进行减薄去硅处理,最后除去热氧层,得到薄硅片。
进一步地,所述薄硅片的厚度为180至200μm。
进一步地,在所述薄硅片的结构中,所述第一硅片的厚度小于第二硅片。因为考虑到MEMS器件的性能和应用,其第一硅片部分通常用作质量块,其厚度越小越好。
进一步地,在所述薄硅片的结构中,所述第一硅片的厚度为50至90μm,所述第二硅片的厚度为90至130μm。
进一步地,进一步地,步骤S2中,在所述深硅刻蚀过程中,所述第一硅片的上表面的刻蚀深度为50至90μm。
进一步地,步骤S4中,在所述减薄处理过程中,通过砂轮将所述第二硅片减薄至90至130μm。
进一步地,步骤S4中,在所述顶硅刻蚀过程中,所述第二硅片的上表面的刻蚀深度为与减薄后的第二硅片厚度相同。当第二硅片的刻蚀深度与减薄后第二硅片厚度相同时,可以暴露出其热氧层,以便于在步骤S5中除去热氧层。
进一步地,所述第一硅片和第二硅片为普通硅片。
进一步地,步骤S5中,在所述减薄去硅处理过程中,先通过砂轮将所述第一硅片从下表面减薄至200至300μm,再通过刻蚀或腐蚀工艺将所述第一硅片从下表面减薄至50至90μm。
进一步地,所述第一硅片为SOI硅片,所述第二硅片为普通硅片。SOI硅片即绝缘衬底上硅片(Silicon On Insulator,SOI),其从下到上依次包括衬底硅层、埋氧层和顶层硅三个部分。
进一步地,步骤S5中,在所述减薄去硅处理过程中,通过砂轮或刻蚀或腐蚀工艺将所述绝缘衬底上硅片减薄至埋氧层。
进一步地,所述第一硅片和第二硅片在热氧处理后形成的热氧层的总厚度为20至60μm。
为达到上述目的,本发明还提供了一种由所述的硅片减薄方法所制得的薄硅片,所述薄硅片从下到上逐层设置有第一硅片、第一硅片热氧层、第二硅片热氧层以及第二硅片,所述薄硅片的厚度为180至200μm。
进一步地,所述第一硅片的厚度小于第二硅片,所述第一硅片的厚度为50至90μm,所述第二硅片的厚度为90至130μm。
与现有技术相比,本发明的有益效果在于:本发明的硅片减薄方法将深硅刻蚀放到第一步,并采用多次深硅刻蚀和键合工艺,最后制备得到翘曲度小的薄硅片,该减薄方法实现自动化操作,工艺稳定,适合大规模量产,且制备得到的薄硅片导热性较好,硅片翘曲能很好的控制,有利于实现后续的深硅刻蚀以及释放等工艺。
上述说明仅是本发明技术方案的概述,为了能够更清楚了解本发明的技术手段,并可依照说明书的内容予以实施,以下以本发明的较佳实施例并配合附图详细说明如后。
附图说明
图1为本发明所示的硅片减薄方法的流程步骤图;
图2a至图2g为本发明实施例一所示的硅片减薄方法的步骤示意图;
图3a至图3g为本发明实施例二所示的硅片减薄方法的步骤示意图。
具体实施方式
下面结合附图和实施例,对本发明的具体实施方式作进一步详细描述。以下实施例用于说明本发明,但不用来限制本发明的范围。
请参见图1,本发明所示的硅片减薄方法包括以下步骤:
S1、提供两个未加工硅片,所述未加工硅片具有相对的上表面和下表面,分别定义为第一硅片和第二硅片,其中,所述第一硅片和第二硅片为普通硅片,或者,所述第一硅片为SOI硅片,所述第二硅片为普通硅片;
S2、将所述第一硅片的上表面进行深硅刻蚀,然后将所述第一硅片和第二硅片进行热氧处理;
S3、将步骤S2中热氧处理后的第一硅片的的上表面与所述第二硅片的下表面键合,得到键合硅片;
S4、将所述键合硅片中的第二硅片进行减薄处理,再在其上表面进行顶硅刻蚀;
S5、将步骤S4中刻蚀后的键合硅片中的第一硅片的下表面进行减薄去硅处理,最后除去热氧层,得到薄硅片。
该减薄方法的具体步骤包括:
步骤S2中,在所述深硅刻蚀过程中,在所述第一硅片的上表面的刻蚀深度为50至90μm;
步骤S4中,在所述减薄处理过程中,优选为通过砂轮将所述第二硅片减薄至90至130μm;在所述顶硅刻蚀过程中,所述第二硅片的上表面的刻蚀深度为与减薄后的第二硅片厚度相同,以便于在步骤S5中除去热氧层。
步骤S5中,在所述下表面减薄处理过程中,当第一硅片和第二硅片都是普通硅片时,优选为先通过砂轮将所述第一硅片从下表面减薄至200至300μm,再通过刻蚀或腐蚀工艺将所述第一硅片从下表面减薄至50至90μm。
或者,步骤S5中,当第一硅片为SOI硅片,第二硅片为普通硅片时,在所述减薄去硅处理过程中,通过砂轮或刻蚀或腐蚀工艺将所述绝缘衬底上硅片减薄至埋氧层。
根据本发明的硅片减薄方法可以制备得到厚度为180至200μm的薄硅片,所述薄硅片从下到上逐层设置有第一硅片、第一硅片热氧层、第二硅片热氧层以及第二硅片。在所述薄硅片的结构中,所述第一硅片的厚度小于第二硅片,所述第一硅片的厚度为50至90μm,所述第二硅片的厚度为90至130μm。
实施例一
请参见图2a至图2g,本发明实施例一所示的硅片减薄方法的示意图。提供两个普通硅片,定义为第一硅片1和第二硅片2。首先在第一硅片1的上表面刻蚀出深硅图形,其深度为90μm,然后将第一硅片1和第二硅片2通过热氧处理。将处理后的第二硅片2与第一硅片1的上表面键合,得到键合硅片3,并将键合后的第二硅片2从上表面减薄至110μm,随后在第二硅片2上继续作业上表面工艺以及顶硅刻蚀,刻蚀深度为110μm。待刻蚀完成后,将第一硅片1从下表面减薄至150μm,随后使用DRIE干法刻蚀或者KOH湿法腐蚀,将第一硅片1腐蚀至70μm厚度,因为如果直接将第一硅片1减薄到70μm,减薄砂轮可能会将薄硅片损坏。最后使用RIE或者BOE湿法将BOX层氧化硅去除,即可得到厚度小于200μm左右的MEMS薄硅片。
实施例二
请参见图3a至图3g,本发明实施例二所示的硅片减薄方法的示意图。提供一个SOI硅片和一个普通硅片,定义为SOI硅片为第一硅片1’,普通硅片为第二硅片2’,其中,SOI硅片包括上层硅11’、氧化层12和背衬底13’。首先在上层硅11’上刻蚀出深硅图形,其深度为90μm,然后将第一硅片1’和第二硅片2’通过热氧处理。再将处理后的第二硅片2’与第一硅片1’的上表面键合,得到键合硅片3’,并将键合后的第二硅片2’从上表面减薄至90μm,随后在第二硅片2’上继续作业上表面工艺以及顶硅刻蚀,刻蚀深度为90μm。待刻蚀完成后,通过减薄砂轮或DRIE和KOH腐蚀,将第一硅片1’的背衬底13’去除,最后使用RIE或者BOE湿法将BOX氧化层12’去除,即可得到厚度小于200μm的MEMS薄硅片。
综上所述:本发明的硅片减薄方法将深硅刻蚀放到第一步,并采用多次深硅刻蚀和键合工艺,最后制备得到翘曲度小的薄硅片,该减薄方法实现自动化操作,工艺稳定,适合大规模量产,且制备得到的薄硅片导热性较好,硅片翘曲能很好的控制,有利于实现后续的深硅刻蚀以及释放等工艺。
以上所述实施例的各技术特征可以进行任意的组合,为使描述简洁,未对上述实施例中的各个技术特征所有可能的组合都进行描述,然而,只要这些技术特征的组合不存在矛盾,都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本发明的几种实施方式,其描述较为具体和详细,但并不能因此而理解为对发明专利范围的限制。应当指出的是,对于本领域的普通技术人员来说,在不脱离本发明构思的前提下,还可以做出若干变形和改进,这些都属于本发明的保护范围。因此,本发明专利的保护范围应以所附权利要求为准。
Claims (13)
1.一种硅片减薄方法,其特征在于,包括以下步骤:
S1、提供两个未加工硅片,所述未加工硅片具有相对的上表面和下表面,分别定义为第一硅片和第二硅片;
S2、先将所述第一硅片的上表面进行深硅刻蚀,再将所述第一硅片和第二硅片进行热氧处理;
S3、将步骤S2中热氧处理后的第一硅片的上表面与所述第二硅片的下表面键合,得到键合硅片;
S4、将所述键合硅片中的第二硅片进行减薄处理,再在其上表面进行顶硅刻蚀;
S5、将步骤S4中刻蚀后的键合硅片中的第一硅片的下表面进行减薄去硅处理,最后除去氧化层,得到薄硅片。
2.如权利要求1所述的硅片减薄方法,其特征在于,所述薄硅片的厚度为180至200μm。
3.如权利要求2所述的硅片减薄方法,其特征在于,在所述薄硅片的结构中,所述第一硅片的厚度小于第二硅片。
4.如权利要求3所述的硅片减薄方法,其特征在于,在所述薄硅片的结构中,所述第一硅片的厚度为50至90μm,所述第二硅片的厚度为90至130μm。
5.如权利要求1或2或3或4所述的硅片减薄方法,其特征在于,步骤S2中,在所述深硅刻蚀过程中,所述第一硅片的上表面的刻蚀深度为50至90μm。
6.如权利要求1或2或3或4所述的硅片减薄方法,其特征在于,步骤S4中,在所述减薄处理过程中,通过砂轮将所述第二硅片减薄至90至130μm。
7.如权利要求1或2或3或4所述的硅片减薄方法,其特征在于,步骤S4中,在所述顶硅刻蚀过程中,所述第二硅片的上表面的刻蚀深度为与减薄后的第二硅片厚度相同。
8.如权利要求1或2或3或4所述的硅片减薄方法,其特征在于,所述第一硅片和第二硅片为普通硅片。
9.如权利要求8所述的硅片减薄方法,其特征在于,步骤S5中,在所述减薄去硅处理过程中,先通过砂轮将所述第一硅片从下表面减薄至200至300μm,再通过刻蚀或腐蚀工艺将所述第一硅片从下表面减薄至50至90μm。
10.如权利要求1或2或3或4所述的硅片减薄方法,其特征在于,所述第一硅片为SOI硅片,所述第二硅片为普通硅片。
11.如权利要求10所述的硅片减薄方法,其特征在于,步骤S5中,在所述减薄去硅处理过程中,通过砂轮或刻蚀或腐蚀工艺将所述绝缘衬底上硅片减薄至埋氧层。
12.一种由权利要求1至11中任一项所述的硅片减薄方法所制得的薄硅片,其特征在于,所述薄硅片从下到上逐层设置有第一硅片、第一硅片热氧层、第二硅片热氧层以及第二硅片,所述薄硅片的厚度为180至200μm。
13.如权利要求12所述的薄硅片,其特征在于,所述第一硅片的厚度小于第二硅片,所述第一硅片的厚度为50至90μm,所述第二硅片的厚度为90至130μm。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201711376805.6A CN108039319A (zh) | 2017-12-19 | 2017-12-19 | 硅片减薄方法及薄硅片 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201711376805.6A CN108039319A (zh) | 2017-12-19 | 2017-12-19 | 硅片减薄方法及薄硅片 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN108039319A true CN108039319A (zh) | 2018-05-15 |
Family
ID=62099972
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201711376805.6A Pending CN108039319A (zh) | 2017-12-19 | 2017-12-19 | 硅片减薄方法及薄硅片 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN108039319A (zh) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103420327A (zh) * | 2013-08-13 | 2013-12-04 | 中国电子科技集团公司第十三研究所 | 一种应用于图形化soi材料刻蚀工艺的界面保护方法 |
CN105293419A (zh) * | 2015-10-15 | 2016-02-03 | 华东光电集成器件研究所 | 一种防止悬浮层刻蚀损伤的mems器件 |
CN106468604A (zh) * | 2016-09-29 | 2017-03-01 | 苏州工业园区纳米产业技术研究院有限公司 | 高温压力传感器及其制作方法 |
-
2017
- 2017-12-19 CN CN201711376805.6A patent/CN108039319A/zh active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103420327A (zh) * | 2013-08-13 | 2013-12-04 | 中国电子科技集团公司第十三研究所 | 一种应用于图形化soi材料刻蚀工艺的界面保护方法 |
CN105293419A (zh) * | 2015-10-15 | 2016-02-03 | 华东光电集成器件研究所 | 一种防止悬浮层刻蚀损伤的mems器件 |
CN106468604A (zh) * | 2016-09-29 | 2017-03-01 | 苏州工业园区纳米产业技术研究院有限公司 | 高温压力传感器及其制作方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103928295A (zh) | 一种将石墨烯转移到柔性衬底的方法 | |
CN108511601A (zh) | 用于形成石墨烯膜结构元件的方法和石墨烯膜结构元件 | |
CN105334084B (zh) | 集成电路芯片失效分析样品的制备方法 | |
CN106289898A (zh) | 一种层数可控的二硫化钼tem样品的制备方法 | |
CN109216169A (zh) | 半导体晶片背面图案与正面图案精确对准的方法 | |
CN104236787B (zh) | Mems差压传感器芯片及制作方法 | |
CN106744729A (zh) | 一种大面积无水转移纳米材料的方法 | |
CN108039319A (zh) | 硅片减薄方法及薄硅片 | |
CN106608615B (zh) | Mems器件的制造方法 | |
CN103928296B (zh) | 一种将石墨烯转移到具有pdms过渡层硬质衬底上的方法 | |
CN207760035U (zh) | 微机电器件结构 | |
Wang et al. | Design and fabrication of a thermoelectric nanowire characterization platform and nanowire assembly by utilizing dielectrophoresis | |
Zhang et al. | Graphene water transfer printing for 3D surface | |
CN209513602U (zh) | 一种纳米粒子自组装结构的制作装置 | |
CN104249992A (zh) | 晶片与晶片之间的对准方法 | |
US7807548B2 (en) | Process of forming and controlling rough interfaces | |
Berthold et al. | IC-compatible silicon wafer-to-wafer bonding | |
CN106904839B (zh) | 一种玻璃腐蚀的掩膜方法 | |
CN104925745A (zh) | 传感器芯片的空腔形成方法、制造方法、芯片及电子设备 | |
US9676173B2 (en) | Process for the transfer of at least a portion of a composite film onto a flexible polymer membrane | |
TWI752369B (zh) | 用於轉移微型元件的方法 | |
CN105914135A (zh) | 半导体器件的形成方法 | |
Plach et al. | Investigations on bond strength development of plasma activated direct wafer bonding with annealing | |
US20160141198A1 (en) | Process for transferring layers | |
Kim et al. | Development and applications of 3-dimensional integration nanotechnologies |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |