CN108036861A - 一种共享数字转换器的单光子探测器 - Google Patents

Abstract

本发明涉及一种共享数字转换器的单光子探测器，包括N组单光子探测电路、N个数字转换器以及主控处理器，主控处理器与N组单光子探测电路连接，每一组单光子探测电路与一个数字转换器连接，且每一组单光子探测电路包括多个单光子探测单元，一个数字转换器与多个单光子探测单元连接；每一组单光子探测电路，根据主控处理器输出的使能控制信号选通一个与使能控制信号对应的单光子探测单元，探测光子并在接收到光子时产生脉冲信号至数字转换器；数字转换器，根据脉冲信号计算出光子传输的时间间隔；主控处理器利用时间间隔确定目标物与探测器之间的距离，完成探测。本探测器采用列共享数字转换器的策略，提升了芯片的感光效率及集成度。

Description

一种共享数字转换器的单光子探测器

技术领域

本发明涉及光子探测领域，更具体地说，涉及一种共享数字转换器的单光子探测器。

背景技术

近年来，无人驾驶技术成为研究的热点，通过各类传感器动态的识别道路上的障碍物，例如汽车，自行车和行人等。由于激光雷达探测精度高，受光照影响小，可以直接获取障碍物位置信息，因此激光雷达有希望成为无人驾驶汽车重要的传感器***之一。目前文献报道的如谷歌，奥迪等厂商以及大部分研究机构采用的激光雷达通常来自于SILK，Velodyne，UTM这几家公司。这些激光雷达的最大量程在30m-174m的范围，最小精度在1cm-10cm的范围，帧率在10fps-20fps的范围。传感器像素为16×1，32×1，64×1等。

目前，TOF(飞行时间)激光测距一般可以分成两个大类，一种是相位式，另一种是脉冲式。相位法激光测距的优点就是测量精度高，缺点就是测量距离有限制。而盖革模式的TOF传感器属于脉冲式这一类，其优势是实现结构简单，可以对远距离，低回波能量目标实现高速，低功耗，高精度的距离信息获取，所以在无人驾驶***中展示出非常好的前景。

盖革模式的TOF传感器是利用工作在盖革模式下的单光子雪崩二极管(SPAD)探测光子的敏感性，通过时间数字转换器(TDC)记录下激光雷达发射出的光子与传感器接收到光子之间的时间间隔，采用时间相关单光子计数技术(TCSPC)判断出目标与传感器之间的距离，并构建深度图像。

对于SPAD像素设计而言，有两个设计考虑，第一是淬灭电路，第二是后脉冲的消除电路。

常见的淬灭电路有三种，门脉冲淬灭，被动式淬灭以及主动式淬灭。门脉冲淬灭电路要求门控脉冲信号和入射光子完全同步，否则会降低计数率。被动式淬灭电路通常需要串联很大的电阻才能实现淬灭，一般为几百个纳秒，并且容易产生后脉冲。主动式淬灭利用了反馈的优势，将单光子信号产生的雪崩脉冲反馈到SPAD的驱动电压上，使SPAD的偏置电压迅速降到雪崩阈值电压以下，以保证快速彻底淬灭雪崩，又能够防止快速恢复时被再触发，并且减少了每次雪崩产生的电量，在一定程度上降低了后脉冲的个数。其最大的优点就是响应速度快，后脉冲数少，计数率高，经常在连续信号探测的情况下使用。

在雪崩过程中，被结区杂质俘获的载流子在雪崩结束后经过片刻的延迟被释放出来，在强电场下会再次引发雪崩，产生与前一次光生脉冲无关的后脉冲。而且，每一个SPAD都需要与一个TDC配合工作，占用面积非常大，不利于处理芯片的集成。

发明内容

本发明要解决的技术问题在于，针对现有技术的上述缺陷，提供一种共享数字转换器的单光子探测器。

本发明解决其技术问题所采用的技术方案是：构造一种共享数字转换器的单光子探测器，包括N组单光子探测电路、N个数字转换器以及主控处理器，所述主控处理器与所述N组单光子探测电路连接，每一组单光子探测电路与一个数字转换器连接，且每一组单光子探测电路包括多个单光子探测单元，一个所述数字转换器与多个所述单光子探测单元连接；N为大于1的正整数；

所述主控处理器用于输出使能控制信号；

每一组所述单光子探测电路，根据所述使能控制信号选通一个与所述使能控制信号对应的单光子探测单元，用于探测光子并在接收到光子时产生脉冲信号至所述数字转换器；

所述数字转换器，根据所述脉冲信号计算出光子传输的时间间隔，并发送至所述主控处理器；

所述主控处理器利用所述时间间隔确定目标物与探测器之间的距离，完成探测。

优选地，每一个所述单光子探测单元包括一个单光子雪崩二极管、淬灭电路及保持电路；

所述单光子雪崩二极管的阴极接正高压电源，所述单光子雪崩二极管的阳极与所述淬灭电路的检测端连接，所述淬灭电路的输出端与所述保持电路的输入端连接，所述保持电路的输出端与所述数字转换器连接，所述保持电路的反馈端与所述淬灭电路的复位端连接，所述淬灭电路和所述保持电路还分别与所述主控处理器连接；

所述主控处理器输出使能控制信号至所述淬灭电路和保持电路，以使所述单光子雪崩二极管处于探测状态，并在所述单光子雪崩二极管雪崩时，通过所述淬灭电路快速将雪崩淬灭，并通过所述保持电路控制所述单光子雪崩二极管返回探测状态，同时还通过所述保持电路向所述数字转换器发送脉冲信号。

优选地，所述淬灭电路包括第一NMOS管、第二NMOS管、第三NMOS管、第一与门、第二与门以及第一反相器，其中，

所述第一NMOS管的栅极与所述第一与门的输出端连接，所述第一NMOS管的源极接地，所述第一NMOS管的漏极与所述单光子雪崩二极管的阳极连接；所述第一与门的第一输入端通过所述复位端与所述保持电路的反馈端连接，所述第一与门的第二输入端接使能控制信号；

所述第二NMOS管的栅极与漏极短接，所述第二NMOS管的漏极还与所述单光子雪崩二极管的阳极连接，所述第二NMOS管的源极与所述第三NMOS管的漏极连接，所述第三NMOS管的源极接地，所述第三NMOS管的栅极与所述第二与门的输出端连接，所述第二与门的第二输入端与所述第一反相器的输出端连接，所述第二与门的第一输入端接使能控制信号，所述第一反相器的输入端与所述单光子雪崩二极管的阳极连接；

所述第一NMOS管的漏极还分别与所述第二NMOS管的漏极和所述第一反相器的输入端连接，且所述第一NMOS管的漏极与所述第二NMOS管的漏极以及所述第一反相器的输入端连接的节点为所述淬灭电路的检测端。

优选地，所述第一反相器包括第一PMOS管和第四NMOS管，其中，

所述第一PMOS管的栅极与所述第四NMOS管的栅极连接，且所述第一PMOS管的栅极与所述第四NMOS管的栅极的连接节点还与所述单光子雪崩二极管的阳极连接，所述第一PMOS管的漏极接高电平，所述第一PMOS管的源极与所述第四NMOS管的漏极连接，所述第一PMOS管的源极与所述第四NMOS管的漏极的连接节点还与所述第二与门的第二输入端连接，所述第四NMOS管的源极接地；

所述第一PMOS管的源极与所述第四NMOS管的漏极的连接节点为所述第一反相器的输出端，所述第一反器的输出端与第二与门的第二输入端的连接节点为所述淬灭电路的输出端。

优选地，所述保持电路包括第二反相器、第三与门、第四与门、电阻以及电容，其中，

所述第二反相器的输入端与所述淬灭电路的输出端连接，所述第二反相器的输出端分别与所述第三与门的第一输入端和第四与门的第二输入端连接，所述第二反相器的输出端还依次通过所述电阻和电容接地；所述第三与门的第二输入端接使能控制信号，所述第三与门的输出端与所述数字转换器连接；所述第四与门的第一输入端连接在所述电阻与电容之间，所述第四与门的输出端与所述淬灭电路的复位端连接；

所述第一反相器的输入端为所述保持电路的输入端，所述第四与门的输出端为所述保持电路的反馈端，所述第三与门的输出端为所述保持电路的输出端。

优选地，所述第二反相器包括第二PMOS管和第五NMOS管；

所述第二PMOS管的栅极与所述第五NMOS管的栅极连接，且所述第二PMOS管的栅极与所述第五NMOS管的栅极的连接节点还与所述淬灭电路的输出端连接，所述第二PMOS管漏极接高电平，所述第二PMOS管的漏极与所述第四与门连接，所述第二PMOS管的源极接第五NMOS管的漏极，所述第五NMOS管的源极接地，所述第二PMOS管的源极与所述第五NMOS管的漏极的连接节点为所述第二反相器的输出端。

优选地，所述第四与门包括第三PMOS管、第四PMOS管、第五PMOS管、第六NMOS管、第七NMOS管以及第八NMOS管；

所述第三PMOS管的栅极与所述第二反相器的输出端、第三与门的第一输入端以及第六NMOS管的栅极连接，所述第三PMOS管的漏极与所述第四PMOS管的漏极以及第五PMOS管的漏极连接并连接至所述第二PMOS管的漏极，所述第三PMOS管的源极与所述第四PMOS管的源极连接并连接至所述第六NMOS管的漏极；所述第五PMOS管的漏极与所述第四PMOS管的漏极连接；

所述第四PMOS管的栅极与所述第七NMOS管的栅极连接，所述第六NMOS管的漏极还与所述第五PMOS管的栅极和所述第八NMOS管的栅极连接，所述第七NMOS管的栅极还与所述电阻和电容之间的连接节点连接；所述第六NMOS管的源极与第七NMOS管的漏极连接，所述第七NMOS管的源极接地；所述第五PMOS管的源极与所述第八NMOS管的漏极连接，所述第八NMOS管的源极接地；所述第五PMOS管的源极与第八NMOS管的连接节点为所述第四与门的输出端。

优选地，每一组所述单光子探测电路还包括共享电路，多个所述单光子探测单元通过所述共享电路与一个数字转换器连接；

所述共享电路包括第一开关电路，所述第一开关电路与一个单光子探测单元连接；

所述共享电路还包括至少一个第二开关电路、列锁存器、第一行锁存器、第十二NMOS管、列反相器、列上拉电阻和第一行上拉电阻，所述第一开关电路包括第九NMOS管、第十NMOS管和第十一NMOS管；

所述第九NMOS管的栅极分别与所述第十NMOS管的栅极、第十一NMOS管的栅极以及所述单光子探测单元的保持电路的输出端连接，所述第九NMOS管的漏极通过所述列上拉电阻与高电平连接，所述第九NMOS管的漏极还通过所述列反相器与所述列锁存器的输入端连接，同时，所述第九NMOS管的漏极与所述至少一个第二开关电路连接，所述第九NMOS管的源极接地，所述列锁存器的输出端与所述主控处理器连接；

所述第十NMOS管的漏极与所述第十一NMOS管的漏极短接后通过所述第一行上拉电阻接高电平，所述第十NMOS管的源极与所述第十一NMOS管的源极短接后接地；所述第十NMOS管的源极还与所述第十二NMOS管的源极连接，所述第十二NMOS管的栅极与所述列锁存器连接，所述第十二NMOS管的漏极与所述列反相器的输入端连接；所述第十一NMOS管的漏极还与所述第一行锁存器的第一输入端连接，所述第一行锁存器的第二输入端还与所述列反相器的输入端连接，所述第一行锁存器的输出端与所述数字转换器连接。

优选地，每一个所述第二开关电路与一个单光子探测单元连接，

每一个所述第二开关电路包括第十三NMOS管、第十四NMOS管、第十五NMOS管、第二行上拉电阻以及第二行锁存器；

所述第十三NMOS管的栅极分别与所述第十四NMOS管的栅极、所述第十五NMOS管的栅极以及所述单光子探测单元的保持电路的输出端连接，所述第十三NMOS管的漏极与所述第九NMOS管的漏极短接后，还连接至所述列反相器的输入端，所述第十三NMOS管的源极与所述第十四NMOS管的源极、所述第十五NMOS管的源极短接后接地；

所述第十四NMOS管的漏极与所述第十五NMOS管的漏极短接后通过所述第二行上拉电阻接高电平，所述第十四NMOS管的漏极与所述第十五NMOS管的漏极的连接节点还与所述第二行锁存器的第一输入端连接，所述第二行锁存器的第二输入端还与所述列反相器的输入端连接，所述第二行锁存器的输出端与所述数字转换器连接。

优选地，所述共享电路还包括第一延时电路和第二延时电路，所述第一延时电路连接在所述第十NMOS管的栅极与所述第十一NMOS管的栅极之间，所述第二延时电路连接在所述第十四NMOS管的栅极与所述第十五NMOS管的栅极之间。

实施本发明的共享数字转换器的单光子探测器，具有以下有益效果：本发明采用主动式淬灭雪崩，响应速度快、后脉冲数少、计数率高，且还采用列共享数字转换器的策略，不但可以提升芯片的感光效率、同时还可以大大减少所需数字转换器的数量，减少数字转换器的占用面积，从而缩小了整个芯片的面积，提高了芯片的集成度。

附图说明

下面将结合附图及实施例对本发明作进一步说明，附图中：

图1是本发明一种共享数字转换器的单光子探测器的结构示意图；

图2是本发明一种共享数字转换器的单光子探测器一优选实施例的芯片框图；

图3是本发明一实施例单光子探测单元中淬灭电路与保持电路的电路图；

图4是本发明共享电路的示意电路图；

图5是本发明一实施例中探测器中前两列像素的波形图。

具体实施方式

为了对本发明的技术特征、目的和效果有更加清楚的理解，现对照附图详细说明本发明的具体实施方式。

本发明实施例的共享数字转换器的单光子探测器可应用于无人驾驶汽车车载激光雷达。

如图1所示，本发明实施例的共享数字转换器的单光子探测器包括N组单光子探测电路30、N个数字转换器20以及主控处理器10，主控处理器10与N组单光子探测电路30连接，每一组单光子探测电路30与一个数字转换器20连接，且每一组单光子探测电路30包括多个单光子探测单元，一个数字转换器20与多个单光子探测单元连接；N为大于1的正整数；主控处理器10用于输出使能控制信号；每一组单光子探测电路30，根据使能控制信号选通一个与使能控制信号对应的单光子探测单元，用于探测光子并在接收到光子时产生脉冲信号至数字转换器20；数字转换器20，根据脉冲信号计算出光子传输的时间间隔，并发送至主控处理器10；主控处理器10利用时间间隔确定目标物与探测器之间的距离，完成探测。

具体地，如图1所示，本实施例的共享数字转换器的单光子探测器中，每一组单光子探测电路30包括1、2、3、……、m个单光子探测单元，每一个单光子探测单元均与一个数字转换器20(TDC)连接，即本实施例中，每一组单光子探测电路30中的m个单光子探测单元共用一个TDC。通过将多个单光子探测单元共用一个TDC，可以大大增强芯片的感光效率，同时还可减少TDC的采用数量，减少TDC的占用面积，进一步提高了芯片的集成度，也降低了芯片的材料成本。

主控处理器10，输出使能控制信号选通每一组单光子探测电路30中任一个单光子探测单元，以使所选通的单光子探测单元处于探测状态下，进而通过该选通的单光子探测单元用于探测光子，并在接收到光子时产生脉冲信号至数字转换器20。同时，通过主控处理器10的控制选择，未被选通的单光子探测单元则处于不工作状态，且对所选通的单光子探测单元不产生任何影响。即在每一组单光子探测电路30中，当任一单光子探测单元被选通时，其他单光子探测单元被控制在非工作状态，以避免其他单光子探测单元影响被选通的单光子探测单元的探测，提高了探测器的稳定性及可靠性。

可选的，本实施例中，主控处理器10输出的使能控制信号为高低电平信号，其中，所输出的高电平信号用于选通单光子探测单元，低电平信号用于控制单光子探测单元处于非工作状态。

进一步地，通过使能控制信号控制单光子控制单元是否处于探测光子的状态，在需要单光子探测单元进行探测时才选通，在不需要单光子探测单元探测时则不选通，可以避免单光子探测单元长期处于探测状态，降低了探测器的功耗，保证了探测器的可靠性。

进一步地，本发明实施例的共享数字转换器的单光子探测器，通过主控处理器10的控制作用，实现了主动式淬灭，探测速度更快，后脉冲数少，计数率高，可以实现瞬间淬灭，提高了探测精度。

可选的，本实施例的主控处理器10可以采用DSP处理器或者FPGA芯片，所采用的DSP处理器或者FPGA芯片的选型可根据产品需要进行确定，本发明实施例不作具体限定。

如图2所示，为应用本发明一具体实施例的共享数字转换器的单光子探测器的芯片的框图。在该实施例中，探测器所选用的芯片为4*16的像素单元，每一个像素单元设有一个单光子探测单元，因此，取4个单光子探测单元为一组，每一组与一个TDC连接，即4个单光子探测单元共享一个TDC，则总共有16组单光子探测电路30以及16个TDC，每一组单光子探测电路30与一个TDC对应设置。通过该设计方式，相比于传统的设计方式：一个单光子探测单元就需要一个TDC，本实施例可以大大减少TDC的数量及面积，更加有利于芯片的集成度，而且还可以有效提升芯片的感光效率，以图2所示的实施例进行验证测试，通过将每4个单光子探测单元为一组共享一个TDC，芯片感光部分的填充效率从原来的2.84074％提升到10.4706％。

参阅图3，图3为本发明一实施例单光子探测单元中淬灭电路301与保持电路302的电路图。

如图3所示，本实施例中，每一个单光子探测单元包括一个单光子雪崩二极管(SPAD)、淬灭电路301及保持电路302，单光子雪崩二极管的阴极接正高压电源，单光子雪崩二极管的阳极与淬灭电路301的检测端(SPAD_ANODE)连接，淬灭电路301的输出端(QUENCH_OUT)与保持电路302的输入端(HOLD_OFF)连接，保持电路302的输出端(SPAD_TRIGGER)与数字转换器20连接，保持电路302的反馈端(HOLD_OFF_OUT)与淬灭电路301的复位端(SPAD_RESET)连接，淬灭电路301和保持电路302还分别与主控处理器10连接(即如图2所示，淬灭电路301和保持电路302通过使能端(SPAD_EN)与主控处理器10连接，以接收主控处理器10输出的使能控制信号)

主控处理器10输出使能控制信号至淬灭电路301和保持电路302，以使单光子雪崩二极管处于探测状态，并在单光子雪崩二极管雪崩时，通过淬灭电路301快速将雪崩淬灭，并通过保持电路302控制单光子雪崩二极管返回探测状态，同时还通过保持电路302向数字转换器20发送脉冲信号。可以理解地，在SPAD雪崩时，通过保持电路302的控制作用并输出一个反馈信号至SPAD_RESET，使SPAD复位并使其重新处于检测状态下，从而大大缩短了雪崩电流流经SPAD的时间，降低了SPAD的功耗，延长了SPAD的寿命。

本实施例中，淬灭电路301可以包括第一NMOS管MN0、第二NMOS管MN1、第三NMOS管MN2、第一与门、第二与门以及第一反相器，其中，第一NMOS管MN0的栅极与第一与门的输出端连接，第一NMOS管MN0的源极接地，第一NMOS管MN0的漏极与单光子雪崩二极管的阳极连接；第一与门的第一输入端通过复位端与保持电路302的反馈端连接，第一与门的第二输入端接使能控制信号。

第二NMOS管MN1的栅极与漏极短接，第二NMOS管MN1的漏极还与单光子雪崩二极管的阳极连接，第二NMOS管MN1的源极与第三NMOS管MN2的漏极连接，第三NMOS管MN2的源极接地，第三NMOS管MN2的栅极与第二与门的输出端连接，第二与门的第二输入端与第一反相器的输出端连接，第二与门的第一输入端接使能控制信号，第一反相器的输入端与单光子雪崩二极管的阳极连接。

第一NMOS管MN0的漏极还分别与第二NMOS管MN1的漏极和第一反相器的输入端连接，且第一NMOS管MN0的漏极与第二NMOS管MN1的漏极以及第一反相器的输入端连接的节点为淬灭电路301的检测端。

如图3所示，当主控处理器10输出的使能控制信号SPAD_EN为低电平时，由于第一与门和第二与门的作用，A点和B点的电压都为低电平，此时第一NMOS管MN0和第三NMOS管MN2均处于断开状态，其导通电阻十分大，而淬灭电路301的检测端(SPAD_ANODE)是与SPAD的阳极连接的，由于第三NMOS管MN2的导通电阻十分大，因此，SPAD_ANODE处的电压比较高，这就导致了SPAD的反偏电压低于击穿电压，SPAD无法偏置在盖革模式下。此时，SPAD_RESET信号也无法对SPAD进行复位。即当该单光子探测单元所接收到的使能控制信号为低电平信号时，该单光子探测单元不工作。

当主控处理器10输出的使能控制信号SPAD_EN为高电平时，第一NMOS管MN0导通，此时SPAD_ANODE被短接到地，即SPAD的阳极电压被拉低，SPAD的反偏电压大于击穿电压，SPAD偏置在盖革模式下，即SPAD处于探测状态。当SPAD接收到光子时，SPAD瞬间发生雪崩，雪崩电流从SPAD的阴极流经SPAD的阳极，SPAD的阳极电压被迅速拉高，通过第一反相器的作用将SPAD阳极处的高电平变为低电平，并传输至保持电路302，通过保持电路302使得SPAD阳极的高电平保持一段时间，接收保持电路302再通过SPAD_RESET使SPAD复位并重新反偏在盖革模式下。即当SPAD接收到光子发生雪崩的时候，通过淬灭电路301作用迅速抬高SPAD的阳极电压，快速将雪崩淬灭，与此同时，通过保持电路302的作用使SPAD的阳极端电压保持一段时间，有效地避免了在强电场下引发的再次雪崩，减少与前一次光生脉冲无关的后脉冲。同时由保持电路302与淬灭电路301形成的闭合电路，实现反馈，以使SPAD迅速恢复探测状态，且SPAD产生的脉冲信号通过保持电路302输出至数字转换器20。

由以上可知，当主控处理器10需选通每一组单光子探测电路30中的任一个单光子探测单元时，主控处理器10输出一个高电平的使能控制信号至淬灭电路301和保持电路302，以选通与该淬灭电路301和保持电路302对应设置的SPAD，通过该SPAD实现光子探测；同时，主控处理器10输出(m-1)个低电平的使能控制信号至余下的(m-1)个单光子探测单元，控制该(m-1)个单光子探测单元处于非工作状态。

可选的，本实施例中，第一反相器可以包括第一PMOS管PM0和第四NMOS管MN3，其中，第一PMOS管PM0的栅极与第四NMOS管MN3的栅极连接，且第一PMOS管PM0的栅极与第四NMOS管MN3的栅极的连接节点还与单光子雪崩二极管的阳极连接，第一PMOS管PM0的漏极接高电平，第一PMOS管PM0的源极与第四NMOS管MN3的漏极连接，第一PMOS管PM0的源极与第四NMOS管MN3的漏极的连接节点还与第二与门的第二输入端连接，第四NMOS管MN3的源极接地。

第一PMOS管PM0的源极与第四NMOS管MN3的漏极的连接节点为第一反相器的输出端，第一反器的输出端与第二与门的第二输入端的连接节点为淬灭电路301的输出端(QUENCH_OUT)。

可选的，本实施例的保持电路302可以包括第二反相器、第三与门、第四与门、电阻以及电容，其中，第二反相器的输入端与淬灭电路301的输出端连接，第二反相器的输出端分别与第三与门的第一输入端和第四与门的第二输入端连接，第二反相器的输出端还依次通过电阻和电容接地；第三与门的第二输入端接使能控制信号，第三与门的输出端与数字转换器连接；第四与门的第一输入端连接在电阻与电容之间，第四与门的输出端与淬灭电路301的复位端连接；第一反相器的输入端为保持电路302的输入端，第四与门的输出端为保持电路302的反馈端，第三与门的输出端为保持电路302的输出端(SPAD_TRIGGER)。

可选的，本实施例中，第二反相器可以包括第二PMOS管PM1和第五NMOS管MN4；第二PMOS管PM1的栅极与第五NMOS管MN4的栅极连接，且第二PMOS管PM1的栅极与第五NMOS管MN4的栅极的连接节点还与淬灭电路301的输出端连接，第二PMOS管PM1漏极接高电平，第二PMOS管PM1的漏极与第四与门连接，第二PMOS管PM1的源极接第五NMOS管MN4的漏极，第五NMOS管MN4的源极接地，第二PMOS管PM1的源极与第五NMOS管MN4的漏极的连接节点为第二反相器的输出端。

可选的，本实施例中第四与门包括第三PMOS管PM2、第四PMOS管PM3、第五PMOS管PM5、第六NMOS管MN5、第七NMOS管MN6以及第八NMOS管MN7；

第三PMOS管PM2的栅极与第二反相器的输出端、第三与门的第一输入端以及第六NMOS管MN5的栅极连接，第三PMOS管PM2的漏极与第四PMOS管PM3的漏极以及第五PMOS管PM4的漏极连接并连接至第二PMOS管PM1的漏极，第三PMOS管PM2的源极与第四PMOS管PM3的源极连接并连接至第六NMOS管MN5的漏极。

第四PMOS管PM3的栅极与第七NMOS管PM6的栅极连接，第六NMOS管MN5的漏极还与第五PMOS管PM4的栅极和第八NMOS管MN7的栅极连接，第七NMOS管MN6的栅极还与电阻和电容之间的连接节点连接；第六NMOS管MN5的源极与第七NMOS管MN6的漏极连接，第七NMOS管MN6的源极接地；第五PMOS管PM4的源极与第八NMOS管MN7的漏极连接，第八NMOS管MN7的源极接地；第五PMOS管的漏极与第四PMOS管的漏极连接；第五PMOS管PM4的源极与第八NMOS管MN7的连接节点为第四与门的输出端。

如图3所示，当SPAD接收到光子，发生雪崩时，第二反相器接收第一反相器输出的低电平，并由第二反相器的作用将低电平变为高电平，并传输至第三与门、第四与门以及电阻R和电容C组成的延时电路，此时由第三与门的作用，保持电路302的输出端(SPAD_TRIGGER)输出的信号即为SPAD产生的脉冲信号，通过电阻R和电容C的延时作用，从而使SPAD阳极端的高电压保持一段时间，再经第四与门将高电平信号反馈至SPAD_RESET，以使SPAD复位并且重新反偏在盖革模式下(即探测状态)。

可以理解地，保持电路302的保持时间可以由电阻R和电容C以及保持电路302中的NMOS管的阈值电压决定，而NMOS管的阈值电压由制作工艺确定，因此，采用不同的NMOS管保持电路302的保持时间不同，本发明不作具体限定。另外，保持时间与电容R和电容C的乘积呈正相关关系，因此，可以根据需要调整电阻R和电容C的值以获得不同的保持时间。换言之，当所选择的NMOS管确定后，可通过调整电阻R和电容C的值以控制保持电路302的保持时间。在此需要说明的是，为了确保SPAD的安全性，保持电路302的保持时间不宜设计过长，具体时间需根据电路的设计、芯片的要求以及SPAD的特性确定，本发明不作具体限定。

可选的，在本实施例中，每一组单光子探测电路30还包括共享电路303，多个单光子探测单元通过共享电路303与一个数字转换器20连接。

共享电路303包括第一开关电路，第一开关电路与一个单光子探测单元连接；共享电路303还包括至少一个第二开关电路、列锁存器、第一行锁存器、第十二NMOS管MN12、列反相器、列上拉电R0阻和第一行上拉电阻R1，第一开关电路包括第九NMOS管MN9、第十NMOS管MN10和第十一NMOS管MN11；

第九NMOS管MN9的栅极分别与第十NMOS管MN10的栅极、第十一NMOS管MN11的栅极以及单光子探测单元的保持电路302的输出端连接，第九NMOS管MN9的漏极通过列上拉电阻R0与高电平(VDD)连接，第九NMOS管MN9的漏极还通过列反相器与列锁存器的输入端连接，同时，第九NMOS管MN9的漏极与至少一个第二开关电路连接，第九NMOS管MN9的源极接地，列锁存器的输出端与主控处理器10连接。

第十NMOS管MN10的漏极与第十一NMOS管MN11的漏极短接后通过第一行上拉电阻R0接高电平(VDD)，第十NMOS管MN10的源极与第十一NMOS管MN11的源极短接后接地；第十NMOS管MN10的源极还与第十二NMOS管MN12的源极连接，第十二NMOS管MN12的栅极与列锁存器连接，第十二NMOS管MN12的漏极与列反相器的输入端连接；第十一NMOS管MN11的漏极还与第一行锁存器的第一输入端连接，第一行锁存器的第二输入端还与列反相器的输入端连接，第一行锁存器的输出端与数字转换器20连接。

可选的，在本实施例中，每一个第二开关电路与一个单光子探测单元连接。

每一个第二开关电路包括第十三NMOS管MN13、第十四NMOS管MN14、第十五NMOS管MN15、第二行上拉电阻R2以及第二行锁存器；

第十三NMOS管MN13的栅极分别与第十四NMOS管MN14的栅极、第十五NMOS管MN15的栅极以及单光子探测单元的保持电路302的输出端连接，第十三NMOS管MN13的漏极与第九NMOS管MN9的漏极短接后，还连接至列反相器的输入端，第十三NMOS管MN13的源极与第十四NMOS管MN14的源极、第十五NMOS管MN15的源极短接后接地；

第十四NMOS管MN14的漏极与第十五NMOS管MN15的漏极短接后通过第二行上拉电阻R2接高电平(VDD)，第十四NMOS管MN14的漏极与第十五NMOS管MN15的漏极的连接节点还与第二行锁存器的第一输入端连接，第二行锁存器的第二输入端还与列反相器的输入端连接，第二行锁存器的输出端与数字转换器20连接。

可选的，本实施例中，共享电路303还包括第一延时电路和第二延时电路，第一延时电路连接在第十NMOS管MN10的栅极与第十一NMOS管MN11的栅极之间，第二延时电路连接在第十四NMOS管MN14的栅极与第十五NMOS管MN15的栅极之间。

如图4所示，为本发明共享电路303示意电路图。

在该示意电路图中，示意了两行像素(第一SPAD和第二SPAD)共享一个TDC的电路图，其中，第一开关电路包括第九NMOS管MN9、第十NMOS管MN10、第十一NMOS管MN11、第十二NMOS管MN12、第一延时电路、第三延时电路、列反相器、列锁存器、第一行锁存器、列上拉电阻R0第一行上拉电阻R1；第二开关电路包括第十三NMOS管MN13、第十四NMOS管MN14、第十五NMOS管MN15、第二延时电路、第二行锁存器和第二行上拉电阻R2。

第九NMOS管MN9的栅极分别与第十NMOS管NM10的栅极、第十一NMOS管NM11的栅极以及单光子探测单元的保持电路302的输出端(SPAD_TRIGGER1)连接，第九NMOS管MN9的漏极通过列上拉电阻R0与高电平(VDD)连接，第九NMOS管MN9的漏极还通过列反相器与列锁存器的输入端连接，同时，第九NMOS管的漏极与十三NMOS管MN13的漏极连接，第九NMOS管MN9的源极与第十NMOS管MN10的源极和第十一NMOS管MN11的源极短接后再接地，列锁存器的输出端(SPAD_COLUMN_1)与主控处理器10连接，通过SPAD_COLUMN_1输出地址数据至主控处理器10；且第一延时电路连接在第十NMOS管MN10的栅极与第十一NMOS管MN11的栅极之间。第十NMOS管MN10的漏极与第十一NMOS管MN11的漏极短接后通过第一行上拉电阻R1接高电平(VDD)，第十NMOS管MN10的源极与第十一NMOS管的源极MN11短接后接地；第十NMOS管MN10的源极还与第十二NMOS管MN12的源极连接，第十二NMOS管MN12的栅极与列锁存器连接，第十二NMOS管MN12的漏极与列反相器的输入端连接；第十一NMOS管MN11的漏极还与第一行锁存器的输入端连接，第一行锁存器的输出端(SPAD_ROW_1)与数字转换器20连接，第三延时电路连接在列反相器的输入端与第十二NMOS管MN12的漏极之间。

第十三NMOS管MN13的栅极分别与第十四NMOS管MN14的栅极、第十五NMOS管MN15的栅极以及单光子探测单元的保持电路302的输出端(SPAD_TRIGGER2)连接，第十三NMOS管MN13的漏极与第九NMOS管MN9的漏极短接后，还连接至列反相器的输入端，第十三NMOS管MN13的源极与第十四NMOS管MN14的源极、第十五NMOS管MN15的源极短接后接地；

第十四NMOS管MN14的漏极与第十五NMOS管MN15的漏极短接后通过第二行上拉电阻R2接高电平(VDD)，第十四NMOS管MN14的漏极与第十五NMOS管MN15的漏极的连接节点还与第二行锁存器的输入端连接，第二行锁存器的输出端(SPAD_ROW_2)与数字转换器20连接，第二延时电路连接在第十四NMOS管MN14的栅极与第十五NMOS管MN15的栅极之间。

由图4可知，每一组的多个单光子探测单元通过列共享一个TDC，其中，通过SPAD_COLUMN_1输出列地址数据，而SPAD_ROW用于输出脉冲信号，即如图4中所示，当选通第一个SPAD1时，由第一个SPAD1进行光子探测，且第一个SPAD1产生的脉冲信号由SPAD_ROW_1输出至数字转换器20，由数字转换器20根据所接收的脉冲信号计算出时间间隔。

换言之，可控主动式淬灭电路301将SPAD_TRIGGER端与共享电路303连接，由共享电路303将SPAD_TRIGGER信号读出作为TDC的输入信号，并将雪崩的SPAD的地址编码输出至主控处理器10，通过该共享电路303可实现一列中多个SPAD共享一个TDC。如图4所示，该共享电路303有两个信号输入，分别为SPAD_TRIGGER1和SPAD_TRIGGER2，在每一个单光子探测单元中，淬灭电路301中的SPAD_EN控制SPAD是否处于探测光子的状态，因此，通过控制SPAD_EN1和SPAD_EN2可以让SPAD1和SPAD2工作在不同的激光脉冲周期内，因此，同一个激光脉冲周期里只有一个SPAD_TRIGGER输出一个脉冲。当每一组单光子探测电路30中任一个SPAD被选通后，若该SPAD接收到光子发生雪崩时，其雪崩信号能够迅速反映SPAD_ROW上，作为TDC的输入信号，用于计算TOF时间，并且该SPAD的地址数据通过SPAD_COLUMN被读出。

如图5所示，为本实施例的探测器在进行光子探测过程中前两列像素的波形图，根据图示，在同一列中，同一个周期内只有一行SPAD处于探测状态，其余SPAD处于非工作状态，其中图中SELECT_ROW_为行使能控制信号，同一列中，每次只能有一行SPAD进入检测状态；PHOTON_代表一个SPAD接收到一个光子，SPAD_COLUMN_代表列地址编码，SPAD_ROW_代表行地址编码。

以上实施例只为说明本发明的技术构思及特点，其目的在于让熟悉此项技术的人士能够了解本发明的内容并据此实施，并不能限制本发明的保护范围。凡跟本发明权利要求范围所做的均等变化与修饰，均应属于本发明权利要求的涵盖范围。

应当理解的是，对本领域普通技术人员来说，可以根据上述说明加以改进或变换，而所有这些改进和变换都应属于本发明所附权利要求的保护范围。

Claims (10)

1.一种共享数字转换器的单光子探测器，其特征在于，包括N组单光子探测电路、N个数字转换器以及主控处理器，所述主控处理器与所述N组单光子探测电路连接，每一组单光子探测电路与一个数字转换器连接，且每一组单光子探测电路包括多个单光子探测单元，一个所述数字转换器与多个所述单光子探测单元连接；N为大于1的正整数；

所述主控处理器用于输出使能控制信号；

每一组所述单光子探测电路，根据所述使能控制信号选通一个与所述使能控制信号对应的单光子探测单元，用于探测光子并在接收到光子时产生脉冲信号至所述数字转换器；

所述数字转换器，根据所述脉冲信号计算出光子传输的时间间隔，并发送至所述主控处理器；

所述主控处理器利用所述时间间隔确定目标物与探测器之间的距离，完成探测。

2.根据权利要求1所述的共享数字转换器的单光子探测器，其特征在于，每一个所述单光子探测单元包括一个单光子雪崩二极管、淬灭电路及保持电路；

所述单光子雪崩二极管的阴极接正高压电源，所述单光子雪崩二极管的阳极与所述淬灭电路的检测端连接，所述淬灭电路的输出端与所述保持电路的输入端连接，所述保持电路的输出端与所述数字转换器连接，所述保持电路的反馈端与所述淬灭电路的复位端连接，所述淬灭电路和所述保持电路还分别与所述主控处理器连接；

所述主控处理器输出使能控制信号至所述淬灭电路和保持电路，以使所述单光子雪崩二极管处于探测状态，并在所述单光子雪崩二极管雪崩时，通过所述淬灭电路快速将雪崩淬灭，并通过所述保持电路控制所述单光子雪崩二极管返回探测状态，同时还通过所述保持电路向所述数字转换器发送脉冲信号。

3.根据权利要求2所述的共享数字转换器的单光子探测器，其特征在于，所述淬灭电路包括第一NMOS管、第二NMOS管、第三NMOS管、第一与门、第二与门以及第一反相器，其中，

所述第一NMOS管的栅极与所述第一与门的输出端连接，所述第一NMOS管的源极接地，所述第一NMOS管的漏极与所述单光子雪崩二极管的阳极连接；所述第一与门的第一输入端通过所述复位端与所述保持电路的反馈端连接，所述第一与门的第二输入端接使能控制信号；

所述第二NMOS管的栅极与漏极短接，所述第二NMOS管的漏极还与所述单光子雪崩二极管的阳极连接，所述第二NMOS管的源极与所述第三NMOS管的漏极连接，所述第三NMOS管的源极接地，所述第三NMOS管的栅极与所述第二与门的输出端连接，所述第二与门的第二输入端与所述第一反相器的输出端连接，所述第二与门的第一输入端接使能控制信号，所述第一反相器的输入端与所述单光子雪崩二极管的阳极连接；

所述第一NMOS管的漏极还分别与所述第二NMOS管的漏极和所述第一反相器的输入端连接，且所述第一NMOS管的漏极与所述第二NMOS管的漏极以及所述第一反相器的输入端连接的节点为所述淬灭电路的检测端。

4.根据权利要求3所述的共享数字转换器的单光子探测器，其特征在于，所述第一反相器包括第一PMOS管和第四NMOS管，其中，

所述第一PMOS管的栅极与所述第四NMOS管的栅极连接，且所述第一PMOS管的栅极与所述第四NMOS管的栅极的连接节点还与所述单光子雪崩二极管的阳极连接，所述第一PMOS管的漏极接高电平，所述第一PMOS管的源极与所述第四NMOS管的漏极连接，所述第一PMOS管的源极与所述第四NMOS管的漏极的连接节点还与所述第二与门的第二输入端连接，所述第四NMOS管的源极接地；

所述第一PMOS管的源极与所述第四NMOS管的漏极的连接节点为所述第一反相器的输出端，所述第一反器的输出端与第二与门的第二输入端的连接节点为所述淬灭电路的输出端。

5.根据权利要求2所述的共享数字转换器的单光子探测器，其特征在于，所述保持电路包括第二反相器、第三与门、第四与门、电阻以及电容，其中，

所述第二反相器的输入端与所述淬灭电路的输出端连接，所述第二反相器的输出端分别与所述第三与门的第一输入端和第四与门的第二输入端连接，所述第二反相器的输出端还依次通过所述电阻和电容接地；所述第三与门的第二输入端接使能控制信号，所述第三与门的输出端与所述数字转换器连接；所述第四与门的第一输入端连接在所述电阻与电容之间，所述第四与门的输出端与所述淬灭电路的复位端连接；

所述第一反相器的输入端为所述保持电路的输入端，所述第四与门的输出端为所述保持电路的反馈端，所述第三与门的输出端为所述保持电路的输出端。

6.根据权利要求5所述的共享数字转换器的单光子探测器，其特征在于，所述第二反相器包括第二PMOS管和第五NMOS管；

所述第二PMOS管的栅极与所述第五NMOS管的栅极连接，且所述第二PMOS管的栅极与所述第五NMOS管的栅极的连接节点还与所述淬灭电路的输出端连接，所述第二PMOS管漏极接高电平，所述第二PMOS管的漏极与所述第四与门连接，所述第二PMOS管的源极接第五NMOS管的漏极，所述第五NMOS管的源极接地，所述第二PMOS管的源极与所述第五NMOS管的漏极的连接节点为所述第二反相器的输出端。

7.根据权利要求6所述的共享数字转换器的单光子探测器，其特征在于，所述第四与门包括第三PMOS管、第四PMOS管、第五PMOS管、第六NMOS管、第七NMOS管以及第八NMOS管；

所述第三PMOS管的栅极与所述第二反相器的输出端、第三与门的第一输入端以及第六NMOS管的栅极连接，所述第三PMOS管的漏极与所述第四PMOS管的漏极以及第五PMOS管的漏极连接并连接至所述第二PMOS管的漏极，所述第三PMOS管的源极与所述第四PMOS管的源极连接并连接至所述第六NMOS管的漏极；

所述第四PMOS管的栅极与所述第七NMOS管的栅极连接，所述第六NMOS管的漏极还与所述第五PMOS管的栅极和所述第八NMOS管的栅极连接，所述第七NMOS管的栅极还与所述电阻和电容之间的连接节点连接；所述第六NMOS管的源极与第七NMOS管的漏极连接，所述第七NMOS管的源极接地；所述第五PMOS管的源极与所述第八NMOS管的漏极连接，所述第八NMOS管的源极接地；所述第五PMOS管的漏极与所述第四PMOS管的漏极连接；

所述第五PMOS管的源极与第八NMOS管的连接节点为所述第四与门的输出端。

8.根据权利要求2所述的共享数字转换器的单光子探测器，其特征在于，每一组所述单光子探测电路还包括共享电路，多个所述单光子探测单元通过所述共享电路与一个数字转换器连接；

所述共享电路包括第一开关电路，所述第一开关电路与一个单光子探测单元连接；

所述共享电路还包括至少一个第二开关电路、列锁存器、第一行锁存器、第十二NMOS管、列反相器、列上拉电阻和第一行上拉电阻，所述第一开关电路包括第九NMOS管、第十NMOS管和第十一NMOS管；

所述第九NMOS管的栅极分别与所述第十NMOS管的栅极、第十一NMOS管的栅极以及所述单光子探测单元的保持电路的输出端连接，所述第九NMOS管的漏极通过所述列上拉电阻与高电平连接，所述第九NMOS管的漏极还通过所述列反相器与所述列锁存器的输入端连接，同时，所述第九NMOS管的漏极与所述至少一个第二开关电路连接，所述第九NMOS管的源极接地，所述列锁存器的输出端与所述主控处理器连接；

所述第十NMOS管的漏极与所述第十一NMOS管的漏极短接后通过所述第一行上拉电阻接高电平，所述第十NMOS管的源极与所述第十一NMOS管的源极短接后接地；所述第十NMOS管的源极还与所述第十二NMOS管的源极连接，所述第十二NMOS管的栅极与所述列锁存器连接，所述第十二NMOS管的漏极与所述列反相器的输入端连接；所述第十一NMOS管的漏极还与所述第一行锁存器的第一输入端连接，所述第一行锁存器的第二输入端还与所述列反相器的输入端连接，所述第一行锁存器的输出端与所述数字转换器连接。

9.根据权利要求8所述的共享数字转换器的单光子探测器，其特征在于，每一个所述第二开关电路与一个单光子探测单元连接，

每一个所述第二开关电路包括第十三NMOS管、第十四NMOS管、第十五NMOS管、第二行上拉电阻以及第二行锁存器；

所述第十三NMOS管的栅极分别与所述第十四NMOS管的栅极、所述第十五NMOS管的栅极以及所述单光子探测单元的保持电路的输出端连接，所述第十三NMOS管的漏极与所述第九NMOS管的漏极短接后，还连接至所述列反相器的输入端，所述第十三NMOS管的源极与所述第十四NMOS管的源极、所述第十五NMOS管的源极短接后接地；

所述第十四NMOS管的漏极与所述第十五NMOS管的漏极短接后通过所述第二行上拉电阻接高电平，所述第十四NMOS管的漏极与所述第十五NMOS管的漏极的连接节点还与所述第二行锁存器的第一输入端连接，所述第二行锁存器的第二输入端还与所述列反相器的输入端连接，所述第二行锁存器的输出端与所述数字转换器连接。

10.根据权利要求9所述的共享数字转换器的单光子探测器，其特征在于，

所述共享电路还包括第一延时电路和第二延时电路，所述第一延时电路连接在所述第十NMOS管的栅极与所述第十一NMOS管的栅极之间，所述第二延时电路连接在所述第十四NMOS管的栅极与所述第十五NMOS管的栅极之间。