CN108022830B - 半导体装置的制造方法 - Google Patents

半导体装置的制造方法 Download PDF

Info

Publication number
CN108022830B
CN108022830B CN201610927405.9A CN201610927405A CN108022830B CN 108022830 B CN108022830 B CN 108022830B CN 201610927405 A CN201610927405 A CN 201610927405A CN 108022830 B CN108022830 B CN 108022830B
Authority
CN
China
Prior art keywords
layer
mask
mask layer
patterned
etched
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610927405.9A
Other languages
English (en)
Other versions
CN108022830A (zh
Inventor
常荣耀
宋洋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201610927405.9A priority Critical patent/CN108022830B/zh
Priority to US15/706,069 priority patent/US10504728B2/en
Priority to EP17198885.0A priority patent/EP3316281B1/en
Publication of CN108022830A publication Critical patent/CN108022830A/zh
Application granted granted Critical
Publication of CN108022830B publication Critical patent/CN108022830B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H01L21/02071—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers the processing being a delineation, e.g. RIE, of conductive layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Cleaning Or Drying Semiconductors (AREA)

Abstract

本发明公开了一种半导体装置的制造方法。该制造方法包括：提供初始结构，该初始结构包括：待蚀刻材料层和位于该待蚀刻材料层上的掩模结构，该掩模结构包括具有亲水性的第一掩模层；对该掩模结构图案化以形成图案化的掩模结构；以该图案化的掩模结构作为掩模，蚀刻待蚀刻材料层；对第一掩模层执行疏水性处理；以及执行清洗处理。本发明的制造方法有利于在清洗处理中，防止第一掩模层发生粘连或者合并，进而可以改善线状结构倒塌的现象。

Description

半导体装置的制造方法
技术领域
本发明涉及半导体技术领域，特别涉及一种半导体装置的制造方法。
背景技术
目前，在半导体制造领域中，具有高深宽比的沟槽得到广泛的应用。在进行高深宽比的沟槽蚀刻的过程中，在进行湿法清洗工艺之后，有时会出现线(line)状结构的倒塌现象。这里，线状结构可以包括半导体鳍片、具有较高的深宽比的STI(Shallow TrenchIsolation，浅沟槽隔离)或者金属连线等。
发明内容
本发明的发明人发现，由于SiO2具有亲水性，因此在湿法清洗的过程中，在线状结构上的图案化的SiO2残余容易导致粘连或者合并，从而容易导致线状结构倒塌。
本发明的发明人发现上述现有技术中存在问题，并因此针对所述问题中的至少一个问题提出了一种新的技术方案。
根据本发明的第一方面，提供了一种半导体装置的制造方法，包括：提供初始结构，所述初始结构包括：待蚀刻材料层和位于所述待蚀刻材料层上的掩模结构，所述掩模结构包括具有亲水性的第一掩模层；对所述掩模结构图案化以形成图案化的掩模结构；以所述图案化的掩模结构作为掩模，蚀刻所述待蚀刻材料层；对所述第一掩模层执行疏水性处理；以及执行清洗处理。
在一个实施例中，所述疏水性处理包括等离子体处理，所述等离子体处理所用的气体包括：He和烷烃类气体，或者包括：N2、H2或Ar。
在一个实施例中，所述烷烃类气体包括甲烷；以He和甲烷作为所述等离子体处理所用的气体，所述等离子体处理在10毫托至200毫托的气压范围内，在0℃至150℃的温度范围内，以及在6秒至5分钟的处理时间内执行。
在一个实施例中，所述第一掩模层的材料包括二氧化硅。
在一个实施例中，所述初始结构还包括位于所述待蚀刻材料层与所述掩模结构之间的缓冲层；其中，在蚀刻所述待蚀刻材料层的步骤中，所述缓冲层也被蚀刻。
在一个实施例中，所述掩模结构还包括：在所述缓冲层上的硬掩模层，其中所述第一掩模层位于所述硬掩模层上；以及所述掩模结构还包括：位于所述第一掩模层上的第二掩模层。
在一个实施例中，所述硬掩模层包括多晶硅层和/或氮化硅层。
在一个实施例中，利用光刻和蚀刻工艺对所述掩模结构图案化。
在一个实施例中，所述第一掩模层在所述待蚀刻材料层上，所述掩模结构还包括：位于所述第一掩模层上的底部抗反射涂层BARC层、以及在所述BARC层上的图案化的第二掩模层。
在一个实施例中，对所述掩模结构图案化的步骤包括：以所述图案化的第二掩模层作为掩模，蚀刻所述BARC层以形成图案化的BARC层；沉积第三掩模层以覆盖所述图案化的第二掩模层和所述图案化的BARC层；蚀刻所述第三掩模层并去除所述第二掩模层和所述BARC层以形成图案化的第三掩模层；以及以所述图案化的第三掩模层作为掩模，蚀刻所述第一掩模层，从而形成图案化的掩模结构。
在一个实施例中，所述第一掩模层在所述待蚀刻材料层上，所述掩模结构还包括：位于所述第一掩模层上的第一硬掩模层、位于所述第一硬掩模层上的第二硬掩模层、位于所述第二硬掩模层上的BARC层、以及在所述BARC层上的图案化的第二掩模层。
在一个实施例中，对所述掩模结构图案化的步骤包括：以所述图案化的第二掩模层作为掩模，蚀刻所述BARC层和所述第二硬掩模层以形成图案化的BARC层和图案化的第二硬掩模层；去除所述BARC层和所述第二掩模层；沉积第三掩模层以覆盖所述图案化的第二硬掩模层；蚀刻所述第三掩模层并去除所述第二硬掩模层以形成图案化的第三掩模层；以所述图案化的第三掩模层作为掩模，蚀刻所述第一硬掩模层以形成图案化的第一硬掩模层；去除所述第三掩模层；沉积第四掩模层以覆盖所述图案化的第一硬掩模层；蚀刻所述第四掩模层并去除所述第一硬掩模层以形成图案化的第四掩模层；以及以所述图案化的第四掩模层作为掩模，蚀刻所述第一掩模层，从而形成图案化的掩模结构。
本发明的制造方法有利于在清洗处理中，防止第一掩模层发生粘连或者合并，进而可以改善线状结构倒塌的现象。
通过以下参照附图对本发明的示例性实施例的详细描述，本发明的其它特征及其优点将会变得清楚。
附图说明
构成说明书的一部分的附图描述了本发明的实施例，并且连同说明书一起用于解释本发明的原理。
参照附图，根据下面的详细描述，可以更加清楚地理解本发明，其中：
图1是示出根据本发明一个实施例的半导体装置的制造方法的流程图。
图2A至图2C是示意性地示出根据本发明一个实施例的半导体装置的制造过程中若干阶段的结构的横截面图。
图3A至图3G是示意性地示出根据本发明另一个实施例的半导体装置的制造过程中若干阶段的结构的横截面图。
图4A至图4J是示意性地示出根据本发明另一个实施例的半导体装置的制造过程中若干阶段的结构的横截面图。
具体实施方式
现在将参照附图来详细描述本发明的各种示例性实施例。应注意到：除非另外具体说明，否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不限制本发明的范围。
同时，应当明白，为了便于描述，附图中所示出的各个部分的尺寸并不是按照实际的比例关系绘制的。
以下对至少一个示例性实施例的描述实际上仅仅是说明性的，决不作为对本发明及其应用或使用的任何限制。
对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论，但在适当情况下，所述技术、方法和设备应当被视为授权说明书的一部分。
在这里示出和讨论的所有示例中，任何具体值应被解释为仅仅是示例性的，而不是作为限制。因此，示例性实施例的其它示例可以具有不同的值。
应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步讨论。
本发明的发明人发现，由于SiO2具有亲水性，因此在湿法清洗的过程中，在线状结构上的图案化的SiO2残余容易导致粘连或者合并，从而容易导致线状结构倒塌。
图1是示出根据本发明一个实施例的半导体装置的制造方法的流程图。图2A至图2C是示意性地示出根据本发明一个实施例的半导体装置的制造过程中若干阶段的结构的横截面图。下面结合图1以及图2A至图2C详细描述一个实施例的半导体装置的制造过程。
如图1所示，在步骤S101，提供初始结构，该初始结构包括：待蚀刻材料层和位于该待蚀刻材料层上的掩模结构，该掩模结构包括具有亲水性的第一掩模层。
图2A是示意性地示出了在步骤S101的结构的横截面图。如图2A所示，提供初始结构。该初始结构可以包括：待蚀刻材料层210和位于该待蚀刻材料层210上的掩模结构220。该掩模结构220可以包括具有亲水性的第一掩模层221。例如，该第一掩模层221的材料可以包括二氧化硅。当然，该第一掩模层的材料也可以是其他具有亲水性的材料。
在一个实施例中，待蚀刻材料层210可以是衬底(例如硅衬底)，也可以是需要蚀刻的其他材料层(例如硅的氧化物层等，可以通过沉积工艺形成)。
在一个实施例中，如图2A所示，该初始结构还可以包括位于待蚀刻材料层210与掩模结构220之间的缓冲层230。例如该缓冲层可以为二氧化硅。
在一个实施例中，该掩模结构220还可以包括：在缓冲层230上的硬掩模层，其中第一掩模层221位于该硬掩模层上。该硬掩模层例如可以包括多晶硅层和/或氮化硅层。例如，如图2A所示，该硬掩模层可以包括：位于缓冲层230上的多晶硅层222和位于该多晶硅层222上的氮化硅层223。在一个实施例中，如图2A所示，掩模结构220还可以包括：位于第一掩模层221上的第二掩模层224。例如该第二掩模层的材料可以包括光刻胶。
在一个实施例中，该步骤S101可以包括：提供待蚀刻材料层210。可选地，该步骤S101还可以包括：通过沉积或氧化工艺在待蚀刻材料层210上形成缓冲层230。可选地，该步骤S101还可以包括：通过沉积工艺依次形成多晶硅层222、氮化硅层223和第一掩模层221。可选地，该步骤S101还可以包括：通过涂覆工艺在第一掩模层221上形成第二掩模层224，从而形成图2A所示的初始结构。
回到图1，在步骤S102，对掩模结构图案化以形成图案化的掩模结构。
图2B是示意性地示出了在步骤S102的结构的横截面图。如图2B所示，例如利用光刻和蚀刻工艺对掩模结构220图案化以形成图案化的掩模结构。
在另一些实施例中，也可以利用SADP(self-aligned double patterning，自对准双图案法)或者SAQP(self-aligned quadruple patterning，自对准四倍图案法)对掩模结构图案化。
回到图1，在步骤S103，以图案化的掩模结构作为掩模，蚀刻待蚀刻材料层。
图2C是示意性地示出了在步骤S103的结构的横截面图。如图2C所示，以图案化的掩模结构220作为掩模，蚀刻待蚀刻材料层210。该蚀刻步骤使得待蚀刻材料层210形成了线状结构。
在一个实施例中，该蚀刻步骤可以去除一部分第一掩模层，但是还会剩余一些第一掩模层，如图2C所示。
在一个实施例中，在蚀刻该待蚀刻材料层的步骤中，缓冲层230也被蚀刻，如图2C所示。
回到图1，在步骤S104，对第一掩模层执行疏水性处理。
例如，对图2C所示的结构中的第一掩模层221执行疏水性处理，使得该第一掩模层221从具有亲水性变为具有疏水性。这有利于在后续的清洗步骤中，防止第一掩模层发生粘连或者合并，从而可以改善线状结构倒塌的现象。
在一个实施例中，该疏水性处理可以包括等离子体处理或者其他处理方式。
对于采用等离子体处理来实施疏水性处理的情况，在一些实施例中，该等离子体处理所用的气体可以包括：He(氦)和烷烃类气体(例如甲烷等)。或者该等离子体处理所用的气体可以包括：N2、H2或Ar(氩)等。
在一个实施例中，烷烃类气体可以包括甲烷。以He和甲烷作为等离子体处理所用的气体，该等离子体处理在10毫托至200毫托的气压范围内(例如可以在50毫托或100毫托的气压下)，在0℃至150℃的温度范围内(例如可以在50℃或100℃的温度下)，以及在6秒至5分钟的处理时间内(例如处理时间可以为10秒、30秒、1分钟或者3分钟等)执行。
在一个实施例中，该疏水性处理可以在与蚀刻待蚀刻材料层所用的腔室相同的腔室中进行。
回到图1，在步骤S105，执行清洗处理。
例如，在步骤S104之后，对图2C所示的结构进行清洗处理(该清洗处理也可以称为WET(湿法)处理)。该清洗处理可以清除蚀刻过程中产生的副产物。该清洗处理可以使用一些酸性或者碱性液体来实施。
至此，提供的根据本发明一个实施例的半导体装置的制造方法。在该实施例中，通过对第一掩模层执行疏水性处理，使得第一掩模层从具有亲水性变为具有疏水性，从而有利于在后续的清洗处理中，降低液体的(例如在干燥过程中所产生的)拉伸应力，防止第一掩模层发生粘连或者合并，进而可以改善线状结构倒塌的现象，例如可以防止线状结构倒塌。
图3A至图3G是示意性地示出根据本发明另一个实施例的半导体装置的制造过程中若干阶段的结构的横截面图。下面结合图3A至图3G详细描述根据本发明另一个实施例的半导体装置的制造过程。
首先，如图3A所示，提供初始结构。该初始结构可以包括：待蚀刻材料层(例如可以是硅或者硅的氧化物等)310和位于该待蚀刻材料层310上的掩模结构320。该掩模结构320可以包括具有亲水性的第一掩模层321。在一个实施例中，该第一掩模层321在待蚀刻材料层310上。在一个实施例中，该掩模结构320还可以包括：位于第一掩模层321上的BARC(Bottom Anti-Reflective Coating，底部抗反射涂层)层322、以及在该BARC层322上的图案化的第二掩模层(例如光刻胶)323。
接下来，对掩模结构320图案化以形成图案化的掩模结构。
在一些实施例中，对掩模结构320图案化的步骤可以包括：如图3B所示，以图案化的第二掩模层323作为掩模，蚀刻BARC层322以形成图案化的BARC层322。
接下来，可选地，对掩模结构320图案化的步骤还可以包括：如图3C所示，沉积第三掩模层(例如二氧化硅)330以覆盖图案化的第二掩模层323和图案化的BARC层322。
接下来，可选地，对掩模结构320图案化的步骤还可以包括：蚀刻第三掩模层330并去除第二掩模层323和BARC层322以形成图案化的第三掩模层。例如，如图3D所示，蚀刻第三掩模层330，从而去除该第三掩模层的一部分并保留该第三掩模层在第二掩模层323和BARC层322侧面上的部分。然后，如图3E所示，去除第二掩模层323和BARC层322，从而形成图案化的第三掩模层330。
接下来，可选地，对掩模结构320图案化的步骤还可以包括：如图3F所示，以图案化的第三掩模层330作为掩模，蚀刻第一掩模层321，从而形成图案化的掩模结构。该蚀刻步骤使得第一掩模层形成图案化的第一掩模层。
接下来，在形成图案化的掩模结构之后，如图3G所示，以图案化的掩模结构作为掩模，蚀刻待蚀刻材料层310，从而形成线状结构。例如，可以先去除第三掩模层330，然后以图案化的第一掩模层321作为掩模，蚀刻待蚀刻材料层310。
接下来，对第一掩模层321执行疏水性处理，从而使得该第一掩模层321从具有亲水性变为具有疏水性。该疏水性处理与前面所描述的疏水性处理类似，这里不再赘述。
接下来，在执行疏水性处理之后，对图3G所示的结构进行清洗处理。
在该实施例中，可以形成高深宽比的线状结构，通过疏水性处理，可以很好地防止线状结构倒塌现象的发生。
图4A至图4J是示意性地示出根据本发明另一个实施例的半导体装置的制造过程中若干阶段的结构的横截面图。下面结合图4A至图4J详细描述根据本发明另一个实施例的半导体装置的制造过程。
首先，如图4A所示，提供初始结构。该初始结构可以包括：待蚀刻材料层(例如可以是硅或者硅的氧化物等)410和位于该待蚀刻材料层410上的掩模结构420。该掩模结构420可以包括具有亲水性的第一掩模层421。在一个实施例中，该第一掩模层421在待蚀刻材料层410上。在一个实施例中，该掩模结构420还可以包括：位于该第一掩模层421上的第一硬掩模层422、位于该第一硬掩模层422上的第二硬掩模层423、位于该第二硬掩模层423上的BARC层424、以及在该BARC层424上的图案化的第二掩模层(例如光刻胶)425。
接下来，对掩模结构420图案化以形成图案化的掩模结构。
在一些实施例中，对掩模结构420图案化的步骤可以包括：如图4B所示，以图案化的第二掩模层425作为掩模，蚀刻BARC层424和第二硬掩模层423以形成图案化的BARC层和图案化的第二硬掩模层。
接下来，可选地，对掩模结构420图案化的步骤还可以包括：去除BARC层424和第二掩模层425。
接下来，可选地，对掩模结构420图案化的步骤还可以包括：如图4C所示，沉积第三掩模层(例如二氧化硅)430以覆盖图案化的第二硬掩模层423。
接下来，可选地，对掩模结构420图案化的步骤还可以包括：蚀刻第三掩模层430并去除第二硬掩模层423以形成图案化的第三掩模层。例如，如图4D所示，蚀刻第三掩模层430，从而去除该第三掩模层的一部分并保留该第三掩模层在第二硬掩模层423侧面上的部分。然后，如图4E所示，去除第二硬掩模层423，从而形成图案化的第三掩模层430。
接下来，可选地，对掩模结构420图案化的步骤还可以包括：如图4F所示，以图案化的第三掩模层430作为掩模，蚀刻第一硬掩模层422以形成图案化的第一硬掩模层。
接下来，可选地，对掩模结构420图案化的步骤还可以包括：去除第三掩模层430。
接下来，可选地，对掩模结构420图案化的步骤还可以包括：如图4G所示，沉积第四掩模层(例如二氧化硅)440以覆盖图案化的第一硬掩模层422。
接下来，可选地，对掩模结构420图案化的步骤还可以包括：如图4H所示，蚀刻第四掩模层440并去除第一硬掩模层422以形成图案化的第四掩模层。
接下来，可选地，对掩模结构420图案化的步骤还可以包括：如图4I所示，以图案化的第四掩模层440作为掩模，蚀刻第一掩模层421，从而形成图案化的掩模结构。该蚀刻步骤使得第一掩模层形成图案化的第一掩模层。
接下来，在形成图案化的掩模结构之后，如图4J所示，以图案化的掩模结构作为掩模，蚀刻待蚀刻材料层410，从而形成线状结构。例如，可以先去除第四掩模层440，然后以图案化的第一掩模层421作为掩模，蚀刻待蚀刻材料层410。
接下来，对第一掩模层421执行疏水性处理，从而使得该第一掩模层421从具有亲水性变为具有疏水性。该疏水性处理与前面所描述的疏水性处理类似，这里不再赘述。
接下来，在执行疏水性处理之后，对图4J所示的结构进行清洗处理。
在该实施例中，可以形成深宽比更高的线状结构，通过疏水性处理，可以很好地防止线状结构倒塌现象的发生。
至此，已经详细描述了本发明。为了避免遮蔽本发明的构思，没有描述本领域所公知的一些细节。本领域技术人员根据上面的描述，完全可以明白如何实施这里公开的技术方案。
虽然已经通过示例对本发明的一些特定实施例进行了详细说明，但是本领域的技术人员应该理解，以上示例仅是为了进行说明，而不是为了限制本发明的范围。本领域的技术人员应该理解，可在不脱离本发明的范围和精神的情况下，对以上实施例进行修改。本发明的范围由所附权利要求来限定。

Claims (10)

1.一种半导体装置的制造方法，其特征在于，包括：
提供初始结构，所述初始结构包括：待蚀刻材料层和位于所述待蚀刻材料层上的掩模结构，所述掩模结构包括具有亲水性的第一掩模层；
对所述掩模结构图案化以形成图案化的掩模结构；
以所述图案化的掩模结构作为掩模，蚀刻所述待蚀刻材料层；
对所述第一掩模层执行疏水性处理；以及
执行清洗处理；
其中，所述疏水性处理包括等离子体处理，所述等离子体处理所用的气体包括：He和烷烃类气体；
所述烷烃类气体包括甲烷；
以He和甲烷作为所述等离子体处理所用的气体，所述等离子体处理在10毫托至200毫托的气压范围内，在0℃至150℃的温度范围内，以及在6秒至5分钟的处理时间内执行。
2.根据权利要求1所述的方法，其特征在于，
所述第一掩模层的材料包括二氧化硅。
3.根据权利要求1所述的方法，其特征在于，
所述初始结构还包括位于所述待蚀刻材料层与所述掩模结构之间的缓冲层；
其中，在蚀刻所述待蚀刻材料层的步骤中，所述缓冲层也被蚀刻。
4.根据权利要求3所述的方法，其特征在于，
所述掩模结构还包括：在所述缓冲层上的硬掩模层，其中所述第一掩模层位于所述硬掩模层上；以及
所述掩模结构还包括：位于所述第一掩模层上的第二掩模层。
5.根据权利要求4所述的方法，其特征在于，
所述硬掩模层包括多晶硅层和/或氮化硅层。
6.根据权利要求1所述的方法，其特征在于，
利用光刻和蚀刻工艺对所述掩模结构图案化。
7.根据权利要求1所述的方法，其特征在于，
所述第一掩模层在所述待蚀刻材料层上，
所述掩模结构还包括：位于所述第一掩模层上的底部抗反射涂层BARC层、以及在所述BARC层上的图案化的第二掩模层。
8.根据权利要求7所述的方法，其特征在于，对所述掩模结构图案化的步骤包括：
以所述图案化的第二掩模层作为掩模，蚀刻所述BARC层以形成图案化的BARC层；
沉积第三掩模层以覆盖所述图案化的第二掩模层和所述图案化的BARC层；
蚀刻所述第三掩模层并去除所述第二掩模层和所述BARC层以形成图案化的第三掩模层；以及
以所述图案化的第三掩模层作为掩模，蚀刻所述第一掩模层，从而形成图案化的掩模结构。
9.根据权利要求1所述的方法，其特征在于，
所述第一掩模层在所述待蚀刻材料层上，
所述掩模结构还包括：位于所述第一掩模层上的第一硬掩模层、位于所述第一硬掩模层上的第二硬掩模层、位于所述第二硬掩模层上的BARC层、以及在所述BARC层上的图案化的第二掩模层。
10.根据权利要求9所述的方法，其特征在于，
对所述掩模结构图案化的步骤包括：
以所述图案化的第二掩模层作为掩模，蚀刻所述BARC层和所述第二硬掩模层以形成图案化的BARC层和图案化的第二硬掩模层；
去除所述BARC层和所述第二掩模层；
沉积第三掩模层以覆盖所述图案化的第二硬掩模层；
蚀刻所述第三掩模层并去除所述第二硬掩模层以形成图案化的第三掩模层；
以所述图案化的第三掩模层作为掩模，蚀刻所述第一硬掩模层以形成图案化的第一硬掩模层；
去除所述第三掩模层；
沉积第四掩模层以覆盖所述图案化的第一硬掩模层；
蚀刻所述第四掩模层并去除所述第一硬掩模层以形成图案化的第四掩模层；以及
以所述图案化的第四掩模层作为掩模，蚀刻所述第一掩模层，从而形成图案化的掩模结构。
CN201610927405.9A 2016-10-31 2016-10-31 半导体装置的制造方法 Active CN108022830B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201610927405.9A CN108022830B (zh) 2016-10-31 2016-10-31 半导体装置的制造方法
US15/706,069 US10504728B2 (en) 2016-10-31 2017-09-15 Manufacturing method of semiconductor device
EP17198885.0A EP3316281B1 (en) 2016-10-31 2017-10-27 Method of structuring a semiconductor device without pattern collapse

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610927405.9A CN108022830B (zh) 2016-10-31 2016-10-31 半导体装置的制造方法

Publications (2)

Publication Number Publication Date
CN108022830A CN108022830A (zh) 2018-05-11
CN108022830B true CN108022830B (zh) 2020-06-05

Family

ID=60191191

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610927405.9A Active CN108022830B (zh) 2016-10-31 2016-10-31 半导体装置的制造方法

Country Status (3)

Country Link
US (1) US10504728B2 (zh)
EP (1) EP3316281B1 (zh)
CN (1) CN108022830B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110838449A (zh) * 2019-11-19 2020-02-25 上海华力集成电路制造有限公司 鳍体的制造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5484749A (en) * 1990-08-10 1996-01-16 Alcan-Tech Co., Inc. Manufacturing method of semiconductor device
CN101266403A (zh) * 2007-03-13 2008-09-17 台湾积体电路制造股份有限公司 疏水性表面的掩模

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100797202B1 (ko) * 2000-06-23 2008-01-23 허니웰 인터내셔널 인코포레이티드 손상된 실리카 유전 필름에 소수성을 부여하는 방법 및 손상된 실리카 유전 필름 처리 방법
US6652069B2 (en) * 2000-11-22 2003-11-25 Konica Corporation Method of surface treatment, device of surface treatment, and head for use in ink jet printer
US7396781B2 (en) * 2005-06-09 2008-07-08 Micron Technology, Inc. Method and apparatus for adjusting feature size and position
US20090311868A1 (en) * 2008-06-16 2009-12-17 Nec Electronics Corporation Semiconductor device manufacturing method
KR20160008357A (ko) * 2014-07-14 2016-01-22 삼성전자주식회사 영상 통화 방법 및 장치
KR102286916B1 (ko) * 2014-12-31 2021-08-09 엘지디스플레이 주식회사 게이트 펄스 변조 장치와 이를 이용한 표시장치

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5484749A (en) * 1990-08-10 1996-01-16 Alcan-Tech Co., Inc. Manufacturing method of semiconductor device
CN101266403A (zh) * 2007-03-13 2008-09-17 台湾积体电路制造股份有限公司 疏水性表面的掩模

Also Published As

Publication number Publication date
EP3316281A1 (en) 2018-05-02
CN108022830A (zh) 2018-05-11
US20180122636A1 (en) 2018-05-03
US10504728B2 (en) 2019-12-10
EP3316281B1 (en) 2019-08-14

Similar Documents

Publication Publication Date Title
KR101691717B1 (ko) 다중 막층을 갖는 스페이서를 형성하기 위한 에칭 방법
US8618000B2 (en) Selective wet etching of hafnium aluminum oxide films
TW201013773A (en) Method for photoresist pattern removal
KR20120091453A (ko) 반도체 장치의 제조 방법
TWI520264B (zh) 隔離結構之製作方法
JP2007110005A (ja) 半導体装置の製造方法
TW461025B (en) Method for rounding corner of shallow trench isolation
US9105687B1 (en) Method for reducing defects in shallow trench isolation
CN106935484B (zh) 半导体装置的制造方法
CN111986992A (zh) 沟槽刻蚀方法
CN108022830B (zh) 半导体装置的制造方法
US9741567B2 (en) Method of forming multiple patterning spacer structures
CN103632943A (zh) 半导体器件制造方法
JP2004356575A (ja) 半導体装置の製造方法
CN108091553B (zh) 掩模图形的形成方法
US9147597B2 (en) Method for isolating active regions in germanium-based MOS device
US20150140796A1 (en) Formation of contact/via hole with self-alignment
JP2011187498A (ja) 半導体装置の製造方法
US20040152335A1 (en) Method of manufacturing semiconductor device
US9875909B1 (en) Method for planarizing material layer
CN106298494B (zh) 一种多晶硅刻蚀方法
CN108807267B (zh) 半导体装置及其制造方法
CN106910706B (zh) 一种半导体器件的制造方法
CN104157600A (zh) 浅沟槽结构的制备方法
KR20050022617A (ko) 리세스 채널 ｍｏｓｆｅｔ용 리세스 트렌치 형성방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant