CN108021055A - 基于可重配置策略的小型auv低功耗控制器及控制方法 - Google Patents

Abstract

本发明涉及一种基于可重配置策略的小型AUV低功耗控制器及控制方法MCU连接FPGA；FPGA连接外设I/O管理模块；片外FLASH连接MCU，输出锁存器连接MCU；外设I/O管理模块连接若干个外设功能模块；电源模块连接MCU、FPGA、片外FLASH和外设I/O管理模块。通过重配置功能可以在控制器不同任务阶段与非活跃时段关闭控制器某些不再使用的功能、降低控制器工作频率、使处于闲置状态的逻辑门进入休眠模式或彻底关闭等方法降低控制器的功耗，为依靠电池供电的AUV节省了宝贵的电力能源，在不增加能源的条件下，可有效增加小型AUV的长航时及超长待机的功能特性。

Description

基于可重配置策略的小型AUV低功耗控制器及控制方法

技术领域

本发明涉及水下机器人控制技术领域，具体地说是一种基于可重配置策略的小型AUV低功耗控制器及控制方法。

背景技术

近年来随着水下机器人技术的发展，其在各个领域内得到了广泛的应用，所承载的功能类别也越来越丰富，其中之一就是对水下机器人载体自身长航时与超长待机的要求。对于小型AUV(autonomous underwater vehicle，简称AUV)来说，由于受到体积与重量的诸多限制，所携带能源有限，这就对载体自身低功耗的控制提出了严苛的要求。

小型AUV自身能源的分配除去用于推进与姿态调节功能外，大部分功耗均集中在控制与通信***内。尤其在某些应用场合中，当要求AUV能够在非航行状态下保持控制***待机或数据处理、中转等状态时，控制器自身的功耗就显得尤为突出。

得益于低功耗微控制器技术的进步，目前市面上主流的微控制器厂商均有面向便携式设备与电池供电***的低功耗系列产品，如微芯公司的PIC系列单片机采用多种空闲模式、动态模式切换、关键模块低功耗等技术将微控制器的功耗降低到了毫瓦级别；Atmel公司采用超低功耗的PicoPower技术，更是创下了微控制器超低功耗之最，使低功耗成为其独特亮点。然而，当回过头来着眼于控制器对高性能的追求时，具有强大并行处理能力的FPGA却是控制***微处理器中的高能耗之最，再向远看诸如ZYNQ、CPU等集成处理器，其功耗远超微控制器数百甚至数千倍。

在控制领域中，***的高性能与低功耗一直是一对矛盾体。目前降低控制***的功耗主要着手于两个方面：选择更低功耗的器件与采用低功耗控制策略。选择低功耗器件主要依赖于半导体行业工艺与技术的改进，而低功耗控制策略则多种多样，主要方式有对间断性工作的功能器件实施“休眠—唤醒”模式，对***电源实施统一性管理，以及对应用软件、电池控制技术、电路与***设计不断优化等方式。然而，各种方式均有各自的优缺点，例如，进入休眠模式的器件依然存在一定的功耗，某些核心处理器在***待机状态下又不能完全进入休眠模式，预先设计好的功能又不能随意增减。当某一控制***既需要类似微控制器的低功耗特性又需要类似FPGA高性能品质时，则无法在高性能和低功耗之间找到办法。

发明内容

针对现有技术的不足，本发明提供一种基于可重配置策略的小型AUV低功耗控制器及控制方法，采用MCU作为低性能与重配置功能的低端控制器，FPGA作为高性能与重配置对象的高端控制器，根据任务使命的不同，调整二者所分担的工作，并通过重配置FPGA使其进一步降低自身功耗，从而达到降低整个控制***功耗的目的。

本发明为实现上述目的所采用的技术方案是：

一种基于可重配置策略的小型AUV低功耗控制器，包括：

MCU连接FPGA，发送重配置命令到FPGA，控制FPGA重配置过程；

FPGA连接外设I/O管理模块，对外设I/O管理模块的外设I/O资源进行重配置；

片外FLASH连接MCU，接收MCU的重配置文件，进行重配置文件的存储

输出锁存器连接MCU，用于保持输出状态；

外设I/O管理模块连接若干个外设功能模块；

电源模块连接MCU、FPGA、片外FLASH和外设I/O管理模块，为其提供电源。

所述输出锁存器设置于外设I/O管理模块中，在重配置过程中保持高电平，使FPGA的输入和输出保持同步状态。

所述外设功能模块包括CAN通信模块、串口通信模块、A/D与D/A转换模块以及通用I/O模块。

基于可重配置策略的小型AUV低功耗控制器及其控制方法，当AUV处于水面工作模式时，FPGA作为主处理器，通过串口通信完成卫星通信和无线电台通信，通过网口完成无线网桥的使命下载与遥控，同时FPGA通过CAN通信控制AUV的推进器与艉舵的调节；

当AUV由水面转入水下任务时，关闭导航***中的卫星通信以及用于短距离通信的无线电台与无线网桥，FPGA被MCU复位，并通过SPI通信对其进行重配置，重配置后的FPGA中逻辑控制单元全部被释放，仅保留AUV水下航行时FPGA所需的逻辑处理功能；

当AUV完成水下使命后，FPGA进行重配置，开启导航***中的卫星通信以及用于短距离通信的无线电台与无线网桥，外设功能模块根据FPGA重新配置后功能削减而进行断电或休眠处理；

当AUV进入待机模式时，MCU通过重配置方式将FPGA工作主频调低，仅保持FPGA基本的通信与处理功能。

所述重配置过程包括以下步骤：

步骤1：MCU接收上位机的FPGA配置文件，将配置文件处理后有序存入片外FLASH中；

步骤2：当MCU接收到重配置指令后，锁存器进行输出状态锁存，并将配置文件发送到FPGA进行重新配置；

步骤3：FPGA重新配置完成后，锁存器解除输出状态锁存。

本发明具有以下有益效果及优点：

本发明通过FPGA的重配置功能可以在控制器不同任务阶段与非活跃时段关闭控制器某些不再使用的功能、降低控制器工作频率、使处于闲置状态的逻辑门进入休眠模式或彻底关闭等方法降低控制器的功耗，为依靠电池供电的AUV节省了宝贵的电力能源，在不增加能源的条件下，可有效增加小型AUV的长航时及超长待机的功能特性。

附图说明

图1是本发明的硬件结构图；

图2是本发明的重配置流程图；

图3是本发明的重配置模式转换流程图。

具体实施方式

下面结合附图及实施例对本发明做进一步的详细说明。

如图1所示为本发明的硬件结构图。

基于重配置策略的小型AUV低功耗控制器由两个部分组成：重配置核心控制板与功能外扩底板。重配置核心控制板由电源管理模块、重配置控制器MCU、片外FLASH、重配置对象FPGA、外设I/O管理模块构成。其中电源管理模块负责完成整个控制器的供电，重配置控制器MCU负责完成可重配置控制功能，片外FLASH负责完成重配置文件的存储，重配置对象FPGA负责完成对外设I/O资源的重配置功能，外设I/O管理模块负责完成对功能外扩底板的控制功能。功能外扩底板包括CAN通信模块、串口通信模块、普通I/O模块、A/D与D/A模块、其他功能模块，其中其他功能模块可根据实际任务需要自行增减。功能外扩底板主要负责完成执行重配置后的外设功能。

重配置核心控制板能够根据当前任务使命通过重配置，调整***外设资源与工作模式。该核心控制板中低端控制器MCU采用Atmel公司的Atmega16AVR单片机，该单片机具有优良的低功耗特性；高端控制器FPGA采用Xilinx公司面向低功耗市场推出的Spartan6系列，型号为SPARTAN-6XC6SLX45T。功能外扩底板CAN通信采用SJA1000控制器；串口RS232与RS485通信采用MAX2232与SN75176通信转换芯片；通用I/O串并转换采用MAX7301增加I/O数量，也可以直接应用FPGA自身的I/O功能作为快速I/O使用；8路可增设A/D转换芯片采用MAX1032；16路可增设D/A转换芯片采用AD5360。

如图2所示为本发明的重配置流程图。

核心控制板中的重配置控制器MCU接收上位机的FPGA配置文件，并将配置文件处理后有序存入片外FLASH中。当需要启动重配置功能时，MCU根据操作***或上位机的操作配置指令首先将“PC6”引脚电平由高拉低，此时，锁存器74HC573的8路输出引脚将保持原有输出状态直至与MCU相连的“LE”引脚上的电平由低被拉高。随后MCU将从片外FLASH中读取与重配置指令相匹配的的FPGA配置文件，并将该配置文件传送给FPGA实现FPGA的重新配置。最后，当FPGA完成重配置时，MCU再将与锁存器LE脚相连的引脚电平由低拉高，而此时，锁存器将保持输入与输出同步的状态。

当AUV由于调试需要或者使命下载以及回收等原因处于水面工作模式时，FPGA作为主处理器，通过串口通信完成卫星通信和无线电台等通信功能，通过网口完成无线网桥的使命下载与遥控等功能。同时FPGA通过CAN通信控制AUV的推进器与艉舵的调节，由于FPGA的并行处理能力，能够做到多通道多类型通信***之间的无延时通信，使得AUV控制***更加实时与精准。而此时MCU完成AUV***电源控制、载荷控制等对实时性要求不高的功能。

当AUV由水面转入水下任务时，导航***中的卫星通信以及用于短距离通信的无线电台与无线网桥等功能将会关闭。此时，MCU继续工作，而FPGA将被MCU复位，并通过SPI通信对其进行重新配置，重配置后的FPGA将不具有卫星、无线电台与无线网桥的通信功能，即FPGA中该部分逻辑控制单元全部被释放，仅保留AUV水下航行时FPGA所需要的逻辑处理功能，这样可以大大降低FPGA的功耗。

当AUV完成水下使命后，由水下转水面时同样采用重配置方式，具体流程为水面转水下的逆过程。当FPGA经过重新配置后，功能外扩底板中部分功能芯片将随着FPGA相关功能的消减而被电源管控***做断电处理或休眠处理。

当AUV进入待机模式时，核心控制板上的MCU可以通过重配置方式将FPGA工作主频调低，与此同时保持FPGA基本的通信与处理功能。由于待机模式下AUV只需保持基本功能，并且对时效性要求较低，因此，通过降低FPGA工作主频的方式可以进一步降低***功耗。

重配置过程中由于FPGA自身没有掉电存储功能，因此需要借助***存储芯片完成自身的配置。在本发明中，FPGA只接收重配置控制器MCU的配置指令，因此，在FPGA上电完成初始化之后进入配置等待状态。如果MCU准备配置FPGA，则首先要对其进行复位，本发明采用FPGA重配置串行模式中的从模式。在该模式下，FPGA与MCU各需要5个信号引脚完成相互之间的SPI通信功能。FPGA相关引脚功能描述如下：

复位后的FPGA将自动接收来自MCU的配置文件，配置完成之后，FPGA的“DONE”引脚由低拉高，MCU接收该信号后即识别FPGA已经配置完毕。

在上位机中应用Xilinx开发环境生成FPGA的配置文件，通过使命下载与配置界面完成FPGA配置文件的下载与重配置操作两项功能。首先，FPGA配置文件需要在ISE开发环境中进行硬件编程，经过仿真综合之后调用iMPACT软件生成下载文件“.BIT”。然后，在使命下载与配置界面中打开串口，点击“文件选择”根据路径选择将要下载的“.BIT”文件，文件载入成功后点击“开始下载”，从而完成FPGA配置文件下载功能(文件通过串口通信将代码下载至MCU之中)；重配置操作首先通过输入方案代号在“方案选择”控件内，待下方显示界面中显示配置方案具体信息并人工核对之后，点击“开始配置”，即可完成一次重配置。整个操作过程与报错信息等均在最下方显示控件中给予显示。

重配置操作功能也可以在实际MCU功能板上通过按键操作来完成：硬件***中共有4个可重复按键与2个状态指示LED灯来完成FPGA的现场重配置。第一个按键功能是“开始重配置”指令，此时MCU将被从睡眠状态之中唤醒；第二个与第三个按键功能是重配置方案选择，重配置方案最多可支持99种(需要根据实际重配置方案代码量的多少增减FLASH芯片数量)，两个按键分别对应方案代码的十位与个位；第四个按键是确认键，重配置方案选择完毕后，通过该建完成确认。当MCU接收到确认键指令后，首先通知FPGA将数据处理与非核心的通信等相关功能关闭，保留部分重要I/O功能；其次单片机将输出锁存器锁存，使重要输出信号保持不变直至FPGA完成重配置功能；最后单片机将复位FPGA并将重配置代码从FLASH中读出再通过SPI通信传输给FPGA，当FPGA配置完成信号反馈给MCU之后，MCU将解除输出锁存器的锁存功能，重配置过程结束。

如图3所示为本发明的重配置模式转换流程图。

***启动，核心控制器中负责重配置功能的MCU首先接收来自操作***或上位机的任务使命，并判断该使命属于水面或水下。如果属于水面使命，则MCU调用的配置文件包含打开卫星通信、无线网桥、无线电台通信等功能，并完成FPGA的配置工作，此时MCU一方面负责监控FPGA的运行，另一方面承担AUV部分对时序性要求不高的功能。当使命任务开始进入待机等低功耗模式时，MCU此时开始对FPGA进行重配置，并将FPGA某些重要输出进行锁存。重配置后的FPGA仅仅保留待机模式下要求的最低功能，并根据要求等级降低FPGA的工作主频，对于FPGA而言，释放部分功能逻辑门电路与降低主频均能够大大降低自身的功耗；如果任务使命属于水下使命，则MCU调用的配置文件包含关闭卫星通信、无线网桥、无线电台通信等功能，并完成FPGA的配置工作，MCU监控FPGA运行的同时承担AUV部分对时序性要求不高的功能，此外电源管理***将关闭功能外扩底板中未参与***运行的部分功能芯片。如果进入待机模式，则MCU同样按照水上使命的方式对FPGA进行重新配置，从而完成整个控制***的低功耗运行。

功能外扩底板电路包含CAN通信、串口RS232与RS485通信、A/D和D/A转换、通用I/O等资源。在FPGA完成配置后，将根据配置方案选择性的开通某些功能，并通过电源管理***关闭那些并未开通相应功能的芯片，进一步降低***功耗。当功能外扩底板资源满足不了当前***所需功能时，可以在核心控制板基础上继续外扩功能底板，配置方案将通过FPGA自带的快速I/O端口，进行功能外扩，如通信端口的增加与A/D与D/A的增减等，均可以通过FPGA的普通I/O通过SPI通信控制相应转换芯片完成上述功能。

基于小型AUV水面与水下工作的两种工作状态，其控制与导航***的组成有很大的差别。当AUV工作于水面状态时，导航***主要依靠卫星导航***，并以此导航数据作为水下航行时的基准，此外控制***有时也会开启无线网桥、无线电台等功能便于岸基人员通信、调试与操控；当AUV工作于水下状态时，上述诸多功能将会关闭，而导航将主要依靠多普勒声速仪与惯性陀螺单元等。

为使在小型AUV的水面与水下两种工作状态下控制器保持高性能的同时将功耗降到最低，该控制器需要具有功能重新配置并且可以自动、实时转换相关配置的能力。据此，本发明采用MCU作为低性能与重配置功能的低端控制器，FPGA作为高性能与重配置对象的高端控制器，根据任务使命的不同，调整二者所分担的工作，并通过重配置FPGA使其进一步降低自身功耗，从而达到降低整个控制***功耗的目的。

本发明所采用的MCU与FPGA在类似功能产品中均具有不可替代性：首先MCU采用ATMEL公司的高端系列单片机，该类单片机在业界范围内具有高性能低功耗的优势，适合应用于电池供电的控制***中，其低功耗特性远优于DSP、ARM和51单片机等MCU，在本发明专利的低功耗特性范围内属最优选择；FPGA选用的Xilinx公司的中低端系列，该系列在满足本发明核心处理器所要求的性能同时功耗较同类产品显著降低，且其特有的并行处理能力在多节点通信转换中不会造成通信***的信息延迟，从本发明的性能角度考虑同样优于DSP、ARM等处理器。

Claims (5)

1.一种基于可重配置策略的小型AUV低功耗控制器，其特征在于，包括：

MCU连接FPGA，发送重配置命令到FPGA，控制FPGA重配置过程；

FPGA连接外设I/O管理模块，对外设I/O管理模块的外设I/O资源进行重配置；

片外FLASH连接MCU，接收MCU的重配置文件，进行重配置文件的存储

输出锁存器连接MCU，用于保持输出状态；

外设I/O管理模块连接若干个外设功能模块；

电源模块连接MCU、FPGA、片外FLASH和外设I/O管理模块，为其提供电源。

2.根据权利要求1所述的基于可重配置策略的小型AUV低功耗控制器，其特征在于：所述输出锁存器设置于外设I/O管理模块中，在重配置过程中保持高电平，使FPGA的输入和输出保持同步状态。

3.根据权利要求1所述的基于可重配置策略的小型AUV低功耗控制器，其特征在于：所述外设功能模块包括CAN通信模块、串口通信模块、A/D与D/A转换模块以及通用I/O模块。

4.根据权利要求1所述控制器的控制方法，其特征在于：

当AUV处于水面工作模式时，FPGA作为主处理器，通过串口通信完成卫星通信和无线电台通信，通过网口完成无线网桥的使命下载与遥控，同时FPGA通过CAN通信控制AUV的推进器与艉舵的调节；

当AUV由水面转入水下任务时，关闭导航***中的卫星通信以及用于短距离通信的无线电台与无线网桥，FPGA被MCU复位，并通过SPI通信对其进行重配置，重配置后的FPGA中逻辑控制单元全部被释放，仅保留AUV水下航行时FPGA所需的逻辑处理功能；

当AUV完成水下使命后，FPGA进行重配置，开启导航***中的卫星通信以及用于短距离通信的无线电台与无线网桥，外设功能模块根据FPGA重新配置后功能削减而进行断电或休眠处理；

当AUV进入待机模式时，MCU通过重配置方式将FPGA工作主频调低，仅保持FPGA基本的通信与处理功能。

5.根据权利要求4所述的控制方法，其特征在于：所述重配置过程包括以下步骤：

步骤1：MCU接收上位机的FPGA配置文件，将配置文件处理后有序存入片外FLASH中；

步骤2：当MCU接收到重配置指令后，锁存器进行输出状态锁存，并将配置文件发送到FPGA进行重新配置；

步骤3：FPGA重新配置完成后，锁存器解除输出状态锁存。