CN108020727A - 一种电容电压转换电路 - Google Patents

Abstract

本发明提供一种电容电压转换电路，包括CPU单元、方波激励信号发生电路、被测电容（C）、同步数字检波电路、分时积分电路、低通RC滤波电路；CPU单元用于产生同步激励信号和逻辑控制信号；方波激励信号发生电路用于以所述同步激励信号为触发信号将一基准电平转换为方波激励信号输出用于施加在被测电容（C）上激励被测电容（C）；同步数字检波电路连入被测电容（C）的返回端，用于以同步激励信号为触发信号将被测电容（C）的返回信号检波为积分半波信号；分时积分电路用于以同步激励信号为触发信号将积分半波信号分时积分，输出直流电平。该转换电路解决了电容电压转换电路结构复杂、适用范围有限、误差较大、检测灵敏度低的技术问题。

Description

一种电容电压转换电路

技术领域

本发明涉及电容测量技术领域。尤其涉及一种电容电压转换电路。

背景技术

目前，电容式传感器以其结构简单、动态响应好、灵敏度高、能在恶劣环境下工作等优点而被广泛使用。电容式传感器的基本原理是通过测量电容的变换来反应被测物理量的变化。电容式传感器的电容通常较小，其测量方法主要是将电容转换对应的电压，再将电压信号通过模数转换的方式进行数字变换后进行采集和分析。目前的电容电压转换方法中： LRC电桥测量方法，结构复杂，所需硬件资源多因而成本较高，测量结果受桥臂电容性能影响较大因而抗干扰能力差，；振荡激励测量方法，对激励信号的幅度和频率的精确性要求高，测量应用范围有限，且精度达不到微小0.1PF级别的分辨率。同时上述两种方法都需要提供一个振荡激励电压源作用于被测电容上，同时对返回的电流信号进行积分而得到电压信号，为了得到一个稳定的直流电压信号，工程应用上通常采用交流激励电压源对电容信号进行激励，在电容信号的返回端设置二极管回路进行检波，再经滤波电路后实现电压的稳定输出，而在很多电容变换的应用场景下，电容信号的传输电缆较长，二极管的导通特性损耗，其测量精度和测量稳定性大大下降，同时由于二级管参数和的偏移，最后导致测量误差较大，抗干扰能力弱、检测灵敏度低。

因此在现有技术中电容电压转换方法，尤其在测量小电容值电容时存在结构复杂、适用范围有限、抗干扰能力弱、误差较大、检测灵敏度低的技术问题。

发明内容

为了解决现有技术中电容电压转换方法，尤其在测量小电容值电容时存在结构复杂、适用范围有限、误差较大、检测灵敏度低的技术问题。本发明提供了一种电容电压转换电路。

所述的一种电容电压转换电路，包括CPU单元、方波激励信号发生电路、被测电容，其特征在于：还包括同步数字检波电路、分时积分电路、低通RC滤波电路；所述CPU单元用于产生同步激励信号和逻辑控制信号，所述同步激励信号为“0”电平与“1”电平按固定周期交替的逻辑数字信号；所述方波激励信号发生电路用于以所述同步激励信号为触发信号将一基准电平转换为方波激励信号输出；所述方波激励信号为具有驱动能力的模拟信号，用以施加在被测电容上激励被测电容；所述同步数字检波电路连入被测电容的返回端，用于以同步激励信号为触发信号将被测电容的返回信号检波为积分半波信号；所述分时积分电路用于以同步激励信号为触发信号将积分半波信号分时积分，输出直流电平；所述低通RC滤波电路用于对所述直流电平进行低通滤波。

进一步，所述电容电压转换电路还包括电平切换控制电路，所述电平切换控制电路用于受CPU单元输出的逻辑控制信号控制；为方波激励信号发生电路提供5V或10V基准电平。

进一步，所述电容电压转换电路还包括放大跟随电路，所述放大跟随电路用于将经低通RC滤波电路后的直流电平进行放大。

进一步，所述同步激励信号的频率为10.3KHz。

进一步，所述电平切换控制电路包括两级运算放大电路和数字切换开关电路，所述两级运算放大电路包括第一运算放大器和第二运算放大器，所述第一运算放大器和第二运算放大器的正电源端、负电源端经限流滤波电路后分别与15V电源的正端、负端相连；所述第一运算放大器的正向输入端连接5V电源，输出端和反向输入端之间经串联的第一电阻和第一电容后相连；所述第一运算放大器的输出端同时还与第二运算放大器的正向输入端相连，所述第二运算放大器的反向输入端与其输出端相连；所述第一运算放大器的输出端和第二运算放大器的输出端之间并联有第二电阻和第三电阻组成的隔直限流电路，所述第二运算放大器的输出端经第四电阻后与第一放大器的反向输入端相连；所述数字切换开关电路包括单向数字开关、第五电阻、第六电阻、第二电容、第三电容，所述单向数字开关的控制端连接CPU单元输出的逻辑控制信号，同时经第六电阻与5V电源相连；所述单向数字开关的输入端与第一运算放大器的反向输入端相连，输出端经第五电阻后接地；所述第二电容与第三电容并联在第四电阻和第五电阻之间，所述第二运算放大器的输出端产生的即为方波激励信号电路所需基准电平。如上所述的电路中：当CPU单元控制逻辑为“0”时，单向数字开关断开，第一运算放大器和第二运算放大器组成1比1的跟随器，即将第一运算放大器正向输入端的5V电平传递跟随到第二运算放大器的输出端，作为5V基准电平输出，供方波激励信号发生电路使用；当CPU单元控制逻辑为“1”时，单向数字开关闭合，第五电阻一端接地，一端连接第四电阻，当第四电阻等于第五电阻时，第一运算放大器和第二运算放大器组成2比1的放大电路，第二运算放大器的输出端输出10V的基准电平，供方波激励信号发生电路使用。即实现了为方波激励信号发生电路提供5V或10V基准电平。

进一步，所述方波激励信号发生电路包括第一多路数字开关模块、第一晶体管、第二晶体管、可变电阻和第四电容；所述第一多路数字开关模块包括的第一数字开关和第二数字开关，所述第一数字开关和第二数字开关的控制端连接同步激励信号，所述第一数字开关的输入端接地，所述第二数字开关的输入端连接基准电平，所述第一数字开关与第二数字开关始终处于一开一合的状态；所述可变电阻并联在第一数字开关与第二数字开关之间。所述第一晶体管的栅极连接基准电平，源极经一电阻连接第一数字开关的输出端，所述第二晶体管的栅极接地，源极与第二数字开关经一电阻相连，所述第一晶体管为低选通CMOS，所述第二晶体管为高选通CMOS，所述第一晶体管与第二晶体管的公共端相连并经第四电容后与被测电容连接，第四电容端输出即为方波激励信号。如上所述的电路中：第二数字开关的输入为基准电平，同步激励信号控制第二数字开关周期性接通基准电平与第二晶体管的栅极，第一数字开关和第二数字开关的输出端分别交替切换连接到第一晶体管和第二晶体管的源级，选通逻辑控制第一晶体管和第二晶体管在其公共端交替输出频率信号，即在上述公共端形成方波。因电路完全通过第一晶体管、第二晶体管控制和导通，所以在时序上有一定要求：即在第一晶体管选通时，第二晶体管提前截止；第二晶体管选通时，第一晶体管提前截止。因此选择这一点由选用低选通管的第一晶体管、和选用高选通的第二晶体管组成的电路保证。同时第一晶体管和第二晶体管选择漏电小的，可以减小输出的信号在变化时的尖峰，跨接并联在切换线路之间的可变电阻不但用于使输入第一晶体管，第二晶体管的电平交替变换，而且可以控制输入电平的时序，使输入第二晶体管的高电平永远迟于第一晶体管到达，而输入给第一晶体管的低电平永远早于第二晶体管到达，保证了第一晶体管，第二晶体管的公共端输出的频率信号稳定不失真。最终实现了以同步激励信号为触发信号将一基准电平转换为方波激励信号输出。

进一步，所述同步数字检波电路包括第二多路数字开关模块、第五电容、第七电阻，所述第二多路数字开关模块包括第三数字开关、第四数字开关，所述第三数字开关与第四数字开关始终处于一开一合的状态；所述第三数字开关和第四数字开关的输入端相连，并经过串联的被测电容和一限流电阻后与方波激励信号发生电路的第四电容相连；所述第三数字开关和第四数字开关的控制端均连接同步激励信号；第四数字开关的输出端接地，所述第三数字开关的输出端与第七电阻连接，且并联一接地的滤波电容；所述第五电容与第三数字开关和第四数字开关的输入端相连；所述第五电容和第七电阻用于与分时积分电路构成回路。此时第五电容即为积分电容，其输出为检波后的积分半波信号。如上所述的电路中：激励源信号通过限流电阻作用到被测电容，被测电容返回端进入到第三数字开关和第四数字开关的输入端，第三数字开关和第四数字开关的输出端按照同步激励信号的控制逻辑，接入和断开第五电容、第七电阻与分时积分电路的回路，按照同步激励信号的控制逻辑，对等效为“1”的方波半波进行积分变换，让“0”方波半波返回信号接地，即实现了以同步激励信号为触发信号将被测电容C的返回信号检波为积分半波信号。

进一步，所述分时积分电路包括一级运算跟随放大电路和积分分时控制电路，所述一级运算跟随放大电路包括第三运算放大器和第四运算放大器，所述第三运算放大器的负向输入端连接同步数字检波电路中的第五电容，同时在其负向输入端与输出端连接有并联的电阻和电容以构成低通RC滤波电路；所述第四运算放大器的负向输入端经一电阻与第三运算放大器的输出端相连，其输出端经一电阻与其负向输入端相连形成跟随放大电路；所述积分分时控制电路包括第三多路数字开关模块、第六电容、第八电阻；所述第三多路数字开关模块包括第五数字开关，第六数字开关，第七数字开关；所述第五数字开关、第六数字开关、第七数字开关的控制端均连接同步激励信号；所述第五数字开关与第七数字开关始终处于同开同合的状态，与第六数字开关始终处于一开一合的状态；所述第五数字开关、第六数字开关、第七数字开关的输入端均与第四运算放大器的输出端相连；所述第五数字开关的输出端与低通RC滤波电路相连，用于输出积分后的直流电平；所述第六数字开关的输出端接地；所述第七数字开关的输出端串联第六电容和第八电阻后与同步数字检波电路中的第七电阻连接，构成积分回路。如上所述的电路中：由同步数字检波电路传递过来的积分半波信号进入到分时积分电路中实现带通滤波功能，让高频干扰信号不进入积分回路中进行运算；同时由上述一级积分运算跟随放大电路来产生稳定的积分后电压，提供更高的驱动能力。同步激励信号同样用来控制第五数字开关、第六数字开关、第七数字开关的开关功能，实现第六电容和第八电阻分时接入积分回路中进行有效激励波形的积分运算。实现了以同步激励信号为触发信号将积分半波信号分时积分并输出直流电平。即完成了电容向电压的转换。

进一步，所述低通RC滤波电路包括防雷击二极管、TVS管、第七电容、第九电阻；所述第九电阻的输入端与分时积分电路的第五数字开关输出端相连，输出端连接接地的第七电容并与放大跟随电路连接；所述防雷击二极管与 TVS管连接组成并联回路，所述并联回路并联在第九电阻上。如上所述的电路中：第九电阻以及第七电容组成接口保护电路，用以保证异常高频电压输入的情况下能够及时的将高频电压快速导通到地线上去。实现了对所述直流电平进行低通滤波。

进一步，所述放大跟随电路包括第五运算放大器、第十电阻、第十一电阻、第十二电阻；所述第五运算放大器的正向输入端与低通RC滤波电路的第九电阻连接，负向输入端经第十电阻与其输出端连接；所述第五运算放大器的输出端串联第十一电阻后作为电压输出端用于电压输出；所述电源输出端连有与直流电源连接的上拉电阻第十二电阻。如上所述的电路中：第十电阻和第十一电阻的阻抗决定了放大跟随电路的放大系数，第十二电阻通过5V直流电源上拉的作用进一步提高了对后级电路的驱动能力，防止后级测量转换电路因阻抗过低造成的直流信号失真，影响电容转电压的测量精度。实现了将经低通RC滤波电路后的直流电平进行放大。

本发明提供的一种电容电压转换电路中CPU单元产生的同步激励信号作为共享的同步控制时钟，用以触发含有数字开关的方波激励信号发生电路、同步数字检波电路、分时积分电路。CPU单元同时产生一个逻辑控制信号作为选择信号控制电平切换控制电路输出一个5V或10V的基准电平；方波激励信号发生电路在同步激励信号的控制下，基于基准电平产生一个方波激励信号激励被测电容；被测电容的返回信号进入同步数字检波电路，同步激励信号控制同步数字检波电路的数字切换开关，通过数字切换开关将返回信号检波为积分半波信号,即将返回信号按同步激励信号控制同步分时输入到后级的分时积分电路中,让有效返回波形进行积分,让无效的半波信号接地,同时在同步激励信号的有效时序将积分后的电压信号通过低通RC滤波电路后传送到电压放大跟随电路,以便得到合适的电压输出,完成电容电压转换。综上，本发明取消现有技术中的无需二极管等单向导通器件，采用数字开关，通过固定的时基频率作为数字开关的开关频率，实现半波数字检波，可以降低误差、提高测量灵敏度和抗干扰能力；同时其测量原理和结构相对简单，硬件占用资源较少，无需按照不同的被测电容大小进行频率设置，通过选择不同的基准电平即可实现较大跨度的电容量的测量，适用范围较广；同时本发明通过数字电路技术和积分电路相结合，可将各种电容式传感器电容信号转换成电压信号,可以检测到与参考电容值 10pf-2nf从5% 到100%的变化范围内的电容值,检测灵敏度高；同时本发明为数字激励方式，可以轻松控制频率输出，满足不同测量需求；同时本发明在电压输出端增加放大跟随电路，可以增强输出电压信号的驱动能力，供不同的模拟数字转换芯片进行转换和测量，实现更高可靠的余度测量和监控；同时本发明采用分时积分的方式，无需进行电桥平衡，测量通道复用更为简单，故其测量速率大大提升，可以实现多通道并行测量，提高测量响应速度，增强通道测量独立性，降低单点故障，提高测量可靠性。

因此本发明相比于现有技术电容电压转换方法，尤其在测量小电容时至少具有：结构简单、适用范围较广、误差较小、检测灵敏度更高的有益效果。

附图说明

下面结合附图对本发明的具体实施例作进一步详细的说明。

图1是本发明一种电容电压转换电路的原理示意框图；

图2是本发明一种电平切换控制电路的电路示意图；

图3是本发明一种方波激励信号发生电路的电路示意图；

图4是本发明一种同步数字检波电路的电路示意图；

图5是本发明一种分时积分电路的电路示意图；

图6是本发明一种低通RC滤波电路和放大跟随电路的电路示意图；

图中：Q1.第一晶体管、Q2.第二晶体管、R.可变电阻、R1.第一电阻、R2.第二电阻、R3.第三电阻、R4.第四电阻、R5.第五电阻、R6.第六电阻、R7.第七电阻、R8.第八电阻、R9.第九电阻、R10.第十电阻、R11.第十一电阻、R12.第十二电阻、C.被测电容、C1.第一电容、C2.第二电容、C3.第三电容、C4.第四电容、C5.第五电容、C6.第六电容、C7.第七电容、S.单向数字开关、S1.第一数字开关、S2.第二数字开关、S3.第三数字开关、S4.第四数字开关、S5.第五数字开关、S6.第六数字开关、S7.第七数字开关、U1.第一运算放大器、U2.第二运算放大器、U3.第三运算放大器、U4.第四运算放大器、U5.第五运算放大器、D1.防雷击二极管、D2.TVS管。

具体实施方式

下面结合附图对本发明的具体实施方式进一步说明，在此需要说明的是，对于这些实施方式的说明用于帮助理解本发明，但并不构成对本发明的限定。此外，下面描述的本发明各个实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。

实施例1：

如图1所示，本实施例所述的一种电容电压转换电路，包括CPU单元、方波激励信号发生电路、被测电容C，其特征在于：还包括同步数字检波电路、分时积分电路、低通RC滤波电路；所述CPU单元用于产生同步激励信号和逻辑控制信号，所述同步激励信号为“0”电平与“1”电平按固定周期交替的逻辑数字信号；所述方波激励信号发生电路用于以所述同步激励信号为触发信号将一基准电平转换为方波激励信号输出，所述方波激励信号为具有驱动能力的模拟信号，用以施加在被测电容C上激励被测电容C；所述同步数字检波电路连入被测电容C的返回端，用于以同步激励信号为触发信号将被测电容的返回信号检波为积分半波信号；所述分时积分电路用于以同步激励信号为触发信号将积分半波信号分时积分，输出直流电平；所述低通RC滤波电路用于对所述直流电平进行低通滤波。

实施例2：

在上述实施例的基础上，提出实施例2，如图1所示，其特征在于：所述电容电压转换电路还包括电平切换控制电路；所述电平切换控制电路用于受CPU单元输出的逻辑控制信号控制，为方波激励信号发生电路提供5V或10V基准电平。

实施例3：

在上述实施例的基础上，提出实施例3，如图1所示，其特征在于：所述电容电压转换电路还包括放大跟随电路，所述放大跟随电路用于将经低通RC滤波电路后的直流电平进行放大。

实施例4：

在上述实施例的基础上，提出实施例4，其特征在于：进一步，所述同步激励信号的频率为10.3KHz。

实施例5：

在上述实施例的基础上，提出实施例5，如图2所示，其特征在于：所述电平切换控制电路包括两级运算放大电路和数字切换开关电路，所述两级运算放大电路包括第一运算放大器U1和第二运算放大器U2，所述第一运算放大器U1和第二运算放大器U2的正电源端、负电源端经限流滤波电路后分别与15V电源的正端、负端相连；所述第一运算放大器U1的正向输入端连接5V电源，输出端和反向输入端之间经串联的第一电阻R1和第一电容C1后相连；所述第一运算放大器U1的输出端同时还与第二运算放大器U2的正向输入端相连，所述第二运算放大器U2的反向输入端与其输出端相连；所述第一运算放大器U1的输出端和第二运算放大器U2的输出端之间并联有第二电阻R2和第三电阻R3组成的隔直限流电路，所述第二运算放大器U2的输出端经第四电阻R4后与第一放大器U1的反向输入端相连；所述数字切换开关电路包括单向数字开关S、第五电阻R5、第六电阻R6、第二电容C2、第三电容C3，所述向数字开关S的控制端连接CPU单元输出的逻辑控制信号，同时经第六电阻R6与5V电源相连；所述单向数字开关S的输入端与第一运算放大器U1的反向输入端相连，输出端经第五电阻R5后接地；所述第二电容C2与第三电容C3并联在第四电阻R4和第五电阻R5之间，所述第二运算放大器U2的输出端产生的即为方波激励信号电路所需基准电平。如上所述的电路中：当CPU单元控制逻辑为“0”时，单向数字开关S断开，第一运算放大器U1和第二运算放大器U2组成1比1的跟随器，即将第一运算放大器U1正向输入端的5V电平传递跟随到第二运算放大器U2的输出端，作为5V基准电平输出，供方波激励信号发生电路使用；当CPU单元控制逻辑为“1”时，单向数字开关S闭合，第五电阻R5一端接地，一端连接第四电阻R4，当第四电阻R4等于第五电阻R5时，第一运算放大器U1和第二运算放大器U2组成2比1的放大电路，第二运算放大器U2的输出端输出10V的基准电平，供方波激励信号发生电路使用。即实现了为方波激励信号发生电路提供5V或10V基准电平。

实施例6：

在上述实施例的基础上，提出实施例6，如图3所示，其特征在于：所述方波激励信号发生电路包括第一多路数字开关模块、第一晶体管Q1、第二晶体管Q2、可变电阻R和第四电容C4；所述第一多路数字开关模块包括的第一数字开关S1和第二数字开关S2 ，所述第一数字开关S1和第二数字开关S2的控制端连接同步激励信号，所述第一数字开关S1的输入端接地，所述第二数字开关S2的输入端连接基准电平，所述第一数字开关S1与第二数字开关S2始终处于一开一合的状态；所述可变电阻R并联在第一数字开关S1与第二数字开关S2之间。所述第一晶体管Q1的栅极连接基准电平，源极经一电阻连接第一数字开关S1的输出端，所述第二晶体管Q2的栅极接地，源极与第二数字开关S2经一电阻相连，所述第一晶体管Q1为低选通CMOS，所述第二晶体管Q2为高选通CMOS，所述第一晶体管Q1与第二晶体管Q2的公共端相连并经第四电容C4后与被测电容C连接，第四电容C4端输出即为方波激励信号。如上所述的电路中：第二数字开关S2的输入为基准电平，同步激励信号控制第二数字开关S2周期性接通基准电平与第二晶体管Q2的栅极，第一数字开关S1和第二数字开关2的输出端分别交替切换连接到第一晶体管Q1和第二晶体管Q2的源级，选通逻辑控制第一晶体管Q1和第二晶体管Q2在其公共端交替输出频率信号，即在上述公共端形成方波。因电路完全通过第一晶体管Q1、第二晶体管Q2控制和导通，所以在时序上有一定要求：即在第一晶体管Q1选通时，第二晶体管Q2提前截止；第二晶体管Q2选通时，第一晶体管Q1提前截止。因此选择这一点由选用低选通CMOS管的第一晶体管、和选用高选通CMOS的第二晶体管组成的电路保证。同时第一晶体管Q1和第二晶体管Q2需选择漏电小的，可以减小输出的信号在变化时的尖峰，跨接并联在切换线路之间的可变电阻R不但用于使输入第一晶体管Q1，第二晶体管Q2的电平交替变换，而且可以控制输入电平的时序，使输入第二晶体管Q2 的高电平永远迟于第一晶体管Q1到达，而输入给第一晶体管Q1的低电平永远早于第二晶体管Q2到达，保证了第一晶体管Q1，第二晶体管Q2的公共端输出的频率信号稳定不失真。最终实现了以同步激励信号为触发信号将一基准电平转换为方波激励信号输出。

实施例7：

在上述实施例的基础上，提出实施例7，如图4所示，其特征在于：所述同步数字检波电路包括第二多路数字开关模块、第五电容C5、第七电阻R7，所述第二多路数字开关模块包括第三数字开关S3、第四数字开关S4，所述第三数字开关S3与第四数字开关S4始终处于一开一合的状态；所述第三数字开关S3和第四数字开关S4的输入端相连，并经过串联的被测电容C和一限流电阻后与方波激励信号发生电路的第四电容C4相连；所述第三数字开关S3和第四数字开关S4的控制端均连接同步激励信号；第四数字开关S4的输出端接地，所述第三数字开关S3的输出端与第七电阻R7连接，且并联一接地的滤波电容；所述第五电容C5与第三数字开关S3和第四数字开关S4的输入端相连；所述第五电容C5和第七电阻R7用于与分时积分电路构成回路。此时第五电容C5即为积分电容，其输出为检波后的积分半波信号。如上所述的电路中：激励源信号通过限流电阻作用到被测电容C，被测电容C返回端进入到第三数字开关S3和第四数字开关S4的输入端，第三数字开关S3和第四数字开关S4的输出端按照同步激励信号的控制逻辑，接入和断开第五电容C5、第七电阻R7与分时积分电路的回路，按照同步激励信号的控制逻辑，对等效为“1”的方波半波进行积分变换，让“0”方波半波返回信号接地，即实现了以同步激励信号为触发信号将被测电容C的返回信号检波为积分半波信号。

实施例8：

在上述实施例的基础上，提出实施例8，如图5所示，其特征在于：所述分时积分电路包括一级运算跟随放大电路和积分分时控制电路，所述一级运算跟随放大电路包括第三运算放大器U3和第四运算放大器U4，所述第三运算放大器U3的负向输入端连接同步数字检波电路中的第五电容C5，同时在其负向输入端与输出端连接有并联的电阻和电容以构成低通RC滤波电路；所述第四运算放大器U4的负向输入端经一电阻与第三运算放大器U3的输出端相连，其输出端经一电阻与其负向输入端相连形成跟随放大电路；所述积分分时控制电路包括第三多路数字开关模块、第六电容C6、第八电阻R8；所述第三多路数字开关模块包括第五数字开关S5，第六数字开关S6，第七数字开关S7；所述第五数字开关S5、第六数字开关S6、第七数字开关S7的控制端均连接同步激励信号；所述第五数字开关S5与第七数字开关S7始终处于同开同合的状态，与第六数字开关S6始终处于一开一合的状态；所述第五数字开关S5、第六数字开关S6、第七数字开关S7的输入端均与第四运算放大器U4的输出端相连；所述第五数字开关S5的输出端与低通RC滤波电路相连，用于输出积分后的直流电平；所述第六数字开关S6的输出端接地；所述第七数字开关S7的输出端串联第六电容C6和第八电阻R8后与同步数字检波电路中的第七电阻R7连接，构成积分回路。如上所述的电路中：由同步数字检波电路传递过来的积分半波信号进入到分时积分电路中实现带通滤波功能，让高频干扰信号不进入积分回路中进行运算；同时由上述一级积分运算跟随放大电路来产生稳定的积分后电压，提供更高的驱动能力。同步激励信号同样用来控制第五数字开关S5、第六数字开关S6、第七数字开关S7的开关功能，实现第六电容C6和第八电阻R8分时接入积分回路中进行有效激励波形的积分运算。实现了以同步激励信号为触发信号将积分半波信号分时积分并输出直流电平。

实施例9：

在上述实施例的基础上，提出实施例9，如图6所示，其特征在于：所述低通RC滤波电路包括防雷击二极管D1、TVS管D2、第七电容C7、第九电阻R9；所述第九电阻R9的输入端与分时积分电路的第五数字开关S5输出端相连，输出端连接接地的第七电容C7并与放大跟随电路连接；所述防雷击二极管D1与 TVS管D2连接组成并联回路，所述并联回路并联在第九电阻R9上。如上所述的电路中：第九电阻R9以及第七电容C7组成接口保护电路，用以保证异常高频电压输入的情况下能够及时的将高频电压快速导通到地线上去。实现了对所述直流电平进行低通滤波。

实施例10：

在上述实施例的基础上，提出实施例10，如图6所示，其特征在于：所述放大跟随电路包括第五运算放大器U5、第十电阻R10、第十一电阻R11、第十二电阻R12；所述第五运算放大器U5的正向输入端与低通RC滤波电路的第九电阻R9连接，负向输入端经第十电阻R10与其输出端连接；所述第五运算放大器U5的输出端串联第十一电阻R11后作为电压输出端用于电压输出；所述电源输出端连有与5V直流电源连接的上拉电阻第十二电阻R12。如上所述的电路中：第十电阻R10和第十一电阻R11的阻抗决定了放大跟随电路的放大系数，第十二电阻R12通过5V直流电源上拉的作用进一步提高了对后级电路的驱动能力，防止后级测量转换电路因阻抗过低造成的直流信号失真，影响电容转电压的测量精度。实现了将经低通RC滤波电路后的直流电平进行放大。

Claims (10)

1.一种电容电压转换电路，包括CPU单元、方波激励信号发生电路、被测电容（C），其特征在于：还包括同步数字检波电路、分时积分电路、低通RC滤波电路；所述CPU单元用于产生同步激励信号和逻辑控制信号，所述同步激励信号为 “0”电平与“1”电平按固定周期交替的逻辑数字信号；所述方波激励信号发生电路用于以所述同步激励信号为触发信号将一基准电平转换为方波激励信号输出；所述方波激励信号为具有驱动能力的模拟信号，用于施加在被测电容（C）上激励被测电容（C）；所述同步数字检波电路连入被测电容（C）的返回端，用于以同步激励信号为触发信号将被测电容（C）的返回信号检波为积分半波信号；所述分时积分电路用于以同步激励信号为触发信号将积分半波信号分时积分，输出直流电平；所述低通RC滤波电路用于对所述直流电平进行低通滤波。

2.根据权利要求1所述的一种电容电压转换电路，其特征在于：所述电容电压转换电路还包括电平切换控制电路；所述电平切换控制电路用于受CPU单元输出的逻辑控制信号控制，为方波激励信号发生电路提供5V或10V基准电平。

3.根据权利要求2所述的一种电容电压转换电路，其特征在于：所述电容电压转换电路还包括放大跟随电路，所述放大跟随电路用于将经低通RC滤波电路后的直流电平进行放大。

4.根据权利要求1至3所述的任一种电容电压转换电路，其特征在于：所述同步激励信号的频率为10.3KHz。

5.根据权利要求4所述的一种电容电压转换电路，其特征在于：所述电平切换控制电路包括两级运算放大电路和数字切换开关电路，所述两级运算放大电路包括第一运算放大器（U1）和第二运算放大器（U2），所述第一运算放大器（U1）和第二运算放大器（U2）的正电源端、负电源端经限流滤波电路后分别与15V电源的正端、负端相连；所述第一运算放大器（U1）的正向输入端连接5V电源，输出端和反向输入端之间经串联的第一电阻（R1）和第一电容（C1）后相连；所述第一运算放大器（U1）的输出端同时还与第二运算放大器（U2）的正向输入端相连，所述第二运算放大器（U2）的反向输入端与其输出端相连；所述第一运算放大器（U1）的输出端和第二运算放大器（U2）的输出端之间并联有第二电阻（R2）和第三电阻（R3）组成的隔直限流电路；所述第二运算放大器（U2）的输出端经第四电阻（R4）后与第一放大器的反向输入端相连；所述数字切换开关电路包括单向数字开关（S）、第五电阻（R5）、第六电阻（R6）、第二电容（C2）、第三电容（C3），所述单向数字开关（S）的控制端连接CPU单元输出的逻辑控制信号，同时经第六电阻（R6）与5V电源相连；所述单向数字开关（S）的输入端与第一运算放大器（U1）的反向输入端相连，输出端经第五电阻（R5）后接地；所述第二电容（C2）与第三电容（C3）并联在第四电阻（R4）和第五电阻（R5）之间。

6.根据权利要求5所述的一种电容电压转换电路，其特征在于：所述方波激励信号发生电路包括第一多路数字开关模块、第一晶体管（Q1）、第二晶体管（Q2）、可变电阻（R）和第四电容（C4）；所述第一多路数字开关模块包括的第一数字开关（S1）和第二数字开关（S2）；所述第一数字开关（S1）和第二数字开关（S2）的控制端连接同步激励信号，所述第一数字开关（S1）的输入端接地，所述第二数字开关（S2）的输入端连接基准电平，所述第一数字开关（S1）与第二数字开关（S2）始终处于一开一合的状态；所述可变电阻（R）并联在第一数字开关（S1）与第二数字开关（S2）之间，所述第一晶体管（Q1）的栅极连接基准电平，源极经一电阻连接第一数字开关（S1）的输出端，所述第二晶体管（Q2）的栅极接地，源极与第二数字开关（S2）经一电阻相连，所述第一晶体管（Q1）为低选通CMOS，所述第二晶体管（Q2）为高选通CMOS；所述第一晶体管（Q1）与第二晶体管（Q2）的公共端相连并经第四电容（C4）后与被测电容（C）连接。

7.根据权利要求6所述的一种电容电压转换电路，其特征在于：所述同步数字检波电路包括第二多路数字开关模块、第五电容（C5）、第七电阻（R7），所述第二多路数字开关模块包括第三数字开关（S3）、第四数字开关（S4），所述第三数字开关（S3）与第四数字开关（S4）始终处于一开一合的状态；所述第三数字开关（S3）和第四数字开关（S4）的输入端相连，并经过串联的被测电容（C）和一限流电阻后与方波激励信号发生电路的第四电容（C4）相连；所述第三数字开关（S3）和第四数字开关（S4）的控制端均连接同步激励信号；第四数字开关（S4）的输出端接地，所述第三数字开关（S3）的输出端与第七电阻（R7）连接，且并联一接地的滤波电容；所述第五电容（C5）与第三数字开关（S3）和第四数字开关（S4）的输入端相连。

8.根据权利要求7所述的一种电容电压转换电路，其特征在于：所述分时积分电路包括一级运算跟随放大电路和积分分时控制电路，所述一级运算跟随放大电路包括第三运算放大器（U3）和第四运算放大器（U4）；所述第三运算放大器（U3）的负向输入端连接同步数字检波电路中的第五电容（C5），同时在其负向输入端与输出端连接有并联有低通滤波电路；所述第四运算放大器（U4）连接为跟随放大电路；所述积分分时控制电路包括第三多路数字开关模块、第六电容（C6）、第八电阻（R8）；所述第三多路数字开关模块包括第五数字开关（S5），第六数字开关（S6），第七数字开关（S7）；所述第五数字开关（S5）、第六数字开关（S6）、第七数字开关（S7）的控制端均连接同步激励信号；所述第五数字开关（S5）与第七数字开关（S7）始终处于同开同合的状态，与第六数字开关（S6）始终处于一开一合的状态；所述第五数字开关（S5）、第六数字开关（S6）、第七数字开关（S7）的输入端均与第四运算放大器（U4）的输出端相连；所述第五数字开关（S5）的输出端与低通RC滤波电路相连，用于输出积分后的直流电平；所述第六数字开关（S6）的输出端接地；所述第七数字开关（S7）的输出端串联第六电容（C6）和第八电阻（R8）后与同步数字检波电路中的第七电阻（R7）连接，构成积分回路。

9.根据权利要求8所述的一种电容电压转换电路，其特征在于：所述低通RC滤波电路包括防雷击二极管（D1）、TVS管（D2）、第七电容（C7）、第九电阻（R9）；所述第九电阻（R9）的输入端与分时积分电路的第五数字开关（S5）输出端相连，输出端连接接地的第七电容（C7）并与放大跟随电路连接；所述防雷击二极管（D1）与 TVS管（D2）连接组成并联回路，所述并联回路并联在第九电阻（R9）上。

10.根据权利要求9所述的一种电容电压转换电路，其特征在于：所述放大跟随电路包括第五运算放大器（U5）、第十电阻（R10）、第十一电阻（R11）、第十二电阻（R12）；所述第五运算放大器（U5）的正向输入端与低通RC滤波电路的第九电阻（R9）连接，负向输入端经第十电阻（R10）与其输出端连接；所述第五运算放大器（U5）的输出端串联第十一电阻（R11）后作为电压输出端用于电压输出；所述电源输出端连有与直流电源连接的第十二电阻（R12）。