CN108010890A - 芯片封装结构和方法 - Google Patents
芯片封装结构和方法 Download PDFInfo
- Publication number
- CN108010890A CN108010890A CN201711483594.6A CN201711483594A CN108010890A CN 108010890 A CN108010890 A CN 108010890A CN 201711483594 A CN201711483594 A CN 201711483594A CN 108010890 A CN108010890 A CN 108010890A
- Authority
- CN
- China
- Prior art keywords
- chip
- packaged
- pad
- wiring layer
- solder
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 34
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 20
- 239000002184 metal Substances 0.000 claims abstract description 42
- 229910052751 metal Inorganic materials 0.000 claims abstract description 42
- 230000017525 heat dissipation Effects 0.000 claims abstract description 40
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 claims abstract description 28
- 239000010410 layer Substances 0.000 claims description 86
- 238000012856 packing Methods 0.000 claims description 10
- 238000005520 cutting process Methods 0.000 claims description 9
- 230000006698 induction Effects 0.000 claims description 8
- 229910000679 solder Inorganic materials 0.000 claims description 8
- 239000011248 coating agent Substances 0.000 claims description 6
- 238000000576 coating method Methods 0.000 claims description 6
- 238000004519 manufacturing process Methods 0.000 claims description 6
- 230000001788 irregular Effects 0.000 claims description 3
- 238000003475 lamination Methods 0.000 claims 1
- 239000002344 surface layer Substances 0.000 claims 1
- 238000002360 preparation method Methods 0.000 abstract description 8
- 238000012545 processing Methods 0.000 abstract description 4
- 230000001953 sensory effect Effects 0.000 abstract description 3
- 238000005516 engineering process Methods 0.000 description 10
- 238000005538 encapsulation Methods 0.000 description 9
- 239000000758 substrate Substances 0.000 description 8
- 238000010586 diagram Methods 0.000 description 7
- 230000001681 protective effect Effects 0.000 description 6
- 230000009286 beneficial effect Effects 0.000 description 5
- 239000003292 glue Substances 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 239000000243 solution Substances 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000003491 array Methods 0.000 description 2
- 239000011797 cavity material Substances 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 238000009429 electrical wiring Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 238000001556 precipitation Methods 0.000 description 2
- 239000011241 protective layer Substances 0.000 description 2
- 230000005855 radiation Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000002210 silicon-based material Substances 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000013036 cure process Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 238000012858 packaging process Methods 0.000 description 1
- 230000002787 reinforcement Effects 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 239000000741 silica gel Substances 0.000 description 1
- 229910002027 silica gel Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/367—Cooling facilitated by shape of device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/49—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions wire-like arrangements or pins or rods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
本申请公开了一种芯片封装结构和方法,芯片封装结构包括:待封装芯片,以及形成于所述待封装芯片表面的导电布线层,该导电布线层包括导电引线和连接点,还包括自至少部分所述导电引线和/或连接点延伸的金属散热区。该芯片封装的结构新颖有效,能够借助芯片的导电布线层,通过扩大导电布线层的导电走线面积,提升芯片的散热性能。该封装图像传感芯片的制备方法中制程简捷,能够满足图形传感芯片的自动化制程要求。
Description
技术领域
本发明属于晶圆级芯片的封装技术,具体的涉及一种芯片封装结构和方法。
背景技术
图像传感芯片作为能够感受外部光线并将其转换层电信号的芯片,已经广泛的应用于数码相机、保安监控和医疗设备等诸多领域。随着CMOS(互补型金属氧化物半导体)图像传感器技术的完善和发展,其应用范围也不断拓宽。BGA(球状引脚栅格阵列封装)是图像传感芯片采用有机载板的一种封装技术,它采用在被封装芯片的底部形成矩阵式排列的球状引脚实现芯片和导电布线层的导电连接。
现有封装图像传感芯片的主要组成结构是玻璃、空腔、硅材料、绝缘层、金属布线层和保护层的叠加组合结构,硅材料层能够散热,但玻璃+空腔+硅的密封结构不利于芯片散热,因此普遍存在散热不佳的问题。如图1所示,图1是现有技术中封装图像传感芯片的导电布线层的布线分布图,导电布线层为图像传感芯片的一叠加层结构,例如可以为PCB基板100上的金属层,PCB基板100上分布设置线状结构的导电引线110,即金属层,导电引线外侧为无导电层的绝缘隔离区130,导电引线的一端连接芯片引脚,另一端连接焊点或则导电连接孔120。由于金属材质的导电引线的面积较小,同时导电布线层被封装在绝缘层和保护层之间,通过其散热的效果不佳。
2007年8月18日公开的中国专利申请200610004814.8公开了一种晶圆级散热结构的制作方法及应用此方法得到的芯片封装结构,该制备方法通过在晶圆尚未切割前,即在晶圆背面利用干式蚀刻等方式形成盲孔,之后再形成一金属层覆盖整个晶圆背面以及盲孔的表面,这样即可在晶圆本体上形成散热结构,并且在进行切割步骤后,所形成的每一单个芯片均具有散热结构。该发明虽然使得芯片上无须设置额外的散热片也可达到良好的散热效果,从而节省封装制程的成本,减轻整个芯片封装结构的厚度及重量,但因为需要在制备工艺中增加金属层制程,不仅不适用于微型化的图像传感芯片,还使得采用BGA(球栅阵列封装)技术的图像传感芯片后续封装制程作业难度加大。
发明内容
本发明提供了一种芯片封装结构和方法,该芯片的结构新颖,能够借助芯片的导电布线层,通过扩大导电布线层的导电走线面积,提升芯片的散热性能。该芯片的制程简捷,能够满足晶圆级的图形传感芯片的自动化制程要求。
本发明所采用的技术方案如下:
一种芯片封装结构,包括:
待封装芯片,以及
形成于所述待封装芯片表面的导电布线层,该导电布线层包括导电引线和连接点,
还包括自至少部分所述导电引线和/或连接点延伸的金属散热区。
可选的,所述待封装芯片包括相对的第一表面以及第二表面;
所述第一表面具有感应区以及焊盘,所述焊盘与所述感应区电耦合;
导电布线层形成于所述待封装芯片的第二表面。
可选的,还包括设置在所述待封装芯片第二表面的焊接凸起,所述焊接凸起与所述焊盘电连接,且用于与外部电路电连接。
可选的,还包括覆盖导电布线层表面的阻焊层,阻焊层具有开口,开口用于露出部分导电布线层,所述焊接凸起形成于所述开口处。
可选的,所述待封装芯片的第二表面设置有贯穿所述待封装芯片的过孔,所述过孔用于露出所述焊盘;
所述焊接凸起通过设置在所述过孔内的导电布线层与所述焊盘电连接。
可选的,所述过孔为暴露所述焊盘的双层台阶孔;
所述双层台阶孔包括:设置在所述待封装芯片第二表面的凹槽,所述凹槽深度小于所述待封装芯片的厚度;位于所述凹槽内,且贯穿所述待封装芯片的通孔,所述通孔与所述焊盘一一对应,所述通孔用于露出对应的所述焊盘。
可选的,还包括覆盖待封装芯片第二表面以及过孔侧壁的绝缘层,绝缘层暴露焊盘,导电布线层形成于绝缘层表面。
可选的,所述金属散热区为不规则的形状的区块。
可选的,所述金属散热区的宽度显著大于导电引线的宽度。
可选的,所述导电布线层为导电镀层、沉积层或者涂层。
可选的,所述待封装芯片为图像传感芯片。
本申请还公开了一种芯片的封装方法,包括:
提供一晶圆,所述晶圆包括多个阵列排布的待封装芯片;
在晶圆的表面形成导电布线层,该导电布线层包括导电引线和连接点,还包括自至少部分所述导电引线和/或连接点延伸的金属散热区;
通过切割工艺分割所述晶圆,形成多个待封装芯片的封装结构。
可选的,每一个所述待封装芯片具有相对的第一表面以及第二表面;所述第一表面具有感应区以及焊盘,所述焊盘与所述感应区电耦合。
可选的,还包括:
在所述待封装芯片的第二表面形成焊接凸起,所述焊接凸起与所述焊盘电连接,且用于与外部电路电连接。
可选的,焊接凸起的制作方法包括:
在每一个所述待封装芯片的第二表面形成贯穿所述待封装芯片的过孔,所述过孔用于露出所述焊盘;
形成覆盖所述待封装芯片第二表面以及所述过孔侧壁的绝缘层,所述绝缘层暴露所述焊盘;
形成覆盖所述过孔底部以及所述绝缘层的导电布线层;
在所述导电布线层表面形成所述焊接凸起,所述焊接凸起与所述待封装芯片的感应区相对设置。
可选的,所述过孔为暴露所述焊盘的双层台阶孔;
所述双层台阶孔包括:设置在所述待封装芯片第二表面的凹槽,所述凹槽深度小于所述待封装芯片的厚度;位于所述凹槽内,且贯穿所述待封装芯片的通孔,所述通孔与所述焊盘一一对应,所述通孔用于露出对应的所述焊盘。
可选的,导电引线和金属散热区在同一金属工艺过程中形成。
该利于散热的芯片在其导电布线层中通过增加金属散热区,尽可能的在芯片内扩大金属面积,提升整个芯片借以导电引线进行传导和辐射散热的性能,对于芯片本身的结构组成并无任何影响。导电引线可以部分延伸金属散热区,也可以全部延伸区块状结构的金属散热区,每个导电引线都可以根据其连接节点进行区域规划和设置。
该利于散热的芯片的制备方法可采用现有晶圆级芯片的封装制程技术制备,在优选的方案中,导电布线层和金属散热区采用直接金属淀积工艺,其制备工艺简单,并无须对现有制程工艺进行程序改变。
本发明的有益效果在于,该芯片封装的结构新颖有效,能够借助芯片的导电布线层,通过扩大导电布线层的导电走线面积,提升芯片的散热性能。该封装图像传感芯片的制备方法中制程简捷,能够满足图形传感芯片的自动化制程要求。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本申请中记载的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1是现有技术中封装图像传感芯片的导电布线层中布线结构示意图;
图2是本发明具体实施方式中封装图像传感芯片的导电布线层中布线结构示意图;
图3是本发明具体实施方式中封装图像传感芯片的制作流程示意图;
图4是本发明具体实施方式中图像传感芯片的晶圆结构示意图;
图5-图13为本发明实施例提供的一种封装方法的工艺原理示意图。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
需要说明的是,提供这些附图的目的是为了有助于理解本发明的实施例,而不应解释为对本发明的不当限制。为了更清楚起见,图中所示尺寸并未按比例绘制,可能会做放大、缩小或其他改变。此外,在实际制作中应包含长度、宽度及深度的三维空间尺寸。另外,以下描述的第一特征在第二特征之“上”的结构可以包括第一和第二特征形成为直接接触的实施例,也可以包括另外的特征形成在第一和第二特征之间的实施例,这样第一和第二特征可能不是直接接触。
为使本发明的上述目的、特征和优点能够更加明显易懂,下面结合附图和具体实施方式对本发明作进一步详细的说明。
如背景技术所描述,现有封装图像传感芯片的组成和封装结构导致其散热效果不佳。为了提升图像传感芯片封装后的散热效果,本发明提供了一种新颖且实用的利于散热的图像传感芯片。
需要说明的是,本实施例仅仅以图像传感芯片作为示例性说明,但是并不限定本案的导电布线结构仅仅应用于图像传感芯片,同样可以应用于其他实用于散热的芯片。
请参考图2,图2为本发明具体实施方式的封装图像传感芯片中导电布线层的结构示意图。
待封装芯片200上分布有多个区块状的金属散热区210、导电引线230和金属连接点220。
金属散热区210和导电引线230之间形成有绝缘的间隔区域240,该间隔区域240的大小显著小于金属散热区210和导电引线230的总面积。
在一实施例中,部分的金属散热区自导电引线230向四周延伸,并与导电引线230一体成型,该实施例中,在制作时,直接沉积一金属导电区块,该导电区块同时构成所述导电引线和金属散热区。
在一实施例中,部分的金属散热区210覆盖金属连接点220(焊点或导电连接孔),金属散热区210构成金属连接点220的一部分,该实施例中,在制作时,直接沉积一金属导电区块,金属导电区块同时作为金属连接点220,无需再另外制作金属连接点。
本案中,通过一次金属成型工艺,同时形成所述金属散热区210、金属连接点220和导电引线230。
具体应用中,图像传感芯片中的导电布线层可以为常规现有导电金属制程工艺,例如可以为导电镀层、沉积层或者导电涂层。
每个金属散热区210的面积大小及结构设计可以有差异,因为并不必要对各个金属散热区210大小做到均衡,而仅仅是通过部分导电引线或连接点引出金属散热区210的面积扩大,来实现其散热面积的最大化。因此,整体上看,金属散热区210的形状为不规则的,导电引脚的一端导电连接导电引线,图像传感芯片上的金属连接点220位于该金属散热区210区域内。
参图13所示,本案提供一种针对上述芯片的封装结构,该封装结构包括图像传感芯片310,图像传感芯片310包括相对的第一表面以及第二表面。
图像传感芯片310的第一表面具有影像感应区311,影像感应区311的外侧形成有焊盘312。焊盘312与影像感应区311电耦合。
图像传感芯片310的第二表面具有焊接凸起316,焊接凸起316与焊盘312电连接,且用于与外部电路电连接。
图像传感芯片310的第二表面设置有贯穿所述图像传感芯片310的过孔,所述过孔用于露出所述焊盘312,以便于实现焊接凸起316与所述焊盘312的电连接。
焊接凸起316通过设置在所述过孔内的导电布线层210与所述焊盘312电连接。
导电布线层210与图像传感芯片310之间还具有绝缘层315。所述绝缘层315覆盖所述过孔的侧壁,且露出所述过孔的底部,以便于导电布线层210和焊盘312电连接。导电布线层210覆盖所述过孔的底部以及所述绝缘层315。焊接凸起316位于所述绝缘层315表面。具体的,在导电布线层210表面还设置有阻焊层317,阻焊层317表面具有设置有焊接凸起316的开口,以便于设置焊接凸起316,使得焊接凸起316和开口处的导电布线层210电连接。
本发明还提供了一种利于散热的封装图像传感芯片的制备方法,即采用本发明所提供的封装图像传感芯片封装结构。
本发明提供的制备方法适用于晶圆级图像传感芯片的封装。图5为本发明实施例提供的一种封装方法的流程示意图,该封装方法用于形成图13中所示的封装结构,该封装方法包括:
步骤s1、结合图4所示,提供了一晶圆300的结构示意图。晶圆300包括多个阵列排布的图像传感芯片310,相邻的图像传感芯片310之间设置有切割沟道320。
图5所示为图4中A-A方向剖视图。每个图像传感芯片310具有相对的第一表面以及第二表面,第一表面形成有影像感应区311。切割沟道320形成相邻的图像传感器芯片之间以便于在后续切割工艺中进行切割处理。影像感应区311的外侧形成有焊盘312。焊盘312位于图像传感芯片的第一表面。
步骤s2、结合图6所示,在所述晶圆21一侧的表面形成加强层330,加强层330覆盖晶圆上所有图像传感芯片310的第一表面。
在一实施例中,可以通过半导体封装工艺的注塑(molding)工艺形成所述加强层330。
加强层可以为有机材料或是无机材料。如所述加强层可以为经过硬化处理的硅胶。固化后的硅胶具有较好的耐温性、耐候性以及电气绝缘性能,能够保证封装结构具有较长的使用寿命。
步骤s3、结合图7所示,将加强层330与一保护基板340贴合固定。
该步骤中,所述将所述加强层330与一保护基板340贴合固定包括:通过UV胶350将所述加强层330与所述保护基板340贴合固定,以便于后续胶层350与所述加强层330的剥离。采用具有UV光敏感特性的UV胶350作为临时键合层固定所述加强层330与所述保护基板,当UV光透过保护基板340照射到UV胶350时,UV胶350将失去粘性,以便于将将所述加强层330与所述保护基板340分离。
步骤s4、在图像传感芯片第二表面形成焊接凸起。
每一个图像传感芯片的第二表面均设置有焊接凸起,焊接凸起与焊盘312电连接,且用于与外部电路电连接。
结合图8所示,焊接凸起制作方法包括:
首先,在每一个图像传感芯片的第二表面形成贯穿晶圆的过孔,过孔用于露出焊盘312。具体地,在图像传感芯片310的第二表面形成暴露焊盘312的双层台阶孔。此时过孔包括设置在图像传感芯片310第二表面的凹槽313以及位于凹槽313内,且贯穿图像传感芯片310的通孔314。
凹槽313的深度小于焊盘312的厚度,未贯穿焊盘312;在凹槽313的基础上形成通孔314,通过通孔314贯穿图像传感芯片310,以露出焊盘312。通孔314与焊盘312一一对应,通孔314用于露出对应的焊盘312。
进一步,结合图9所示,形成覆盖图像传感芯片310第二表面以及过孔侧壁的绝缘层315,绝缘层315暴露焊盘312。
进一步,结合图10所示,形成覆盖过孔底部以及绝缘层315的导电布线层210。
最后,结合图11所示,在导电布线层210表面形成焊接凸起316,焊接凸起316与图像传感芯片310的影像感应区相对设置。在形成焊接凸起316之前先形成覆盖导电布线层210的阻焊层317,阻焊层317具有开口,开口用于露出部分导电布线层210,在开口处形成焊接凸起316。
步骤s5、结合图12所示,沿着所述晶圆的切割沟道320,通过切割工艺分割所述晶圆以及所述加强层,形成多个图像传感芯片310的封装结构。
步骤s6、结合图13所示,剥离所述保护基板340。
虽然本发明披露如上,但本发明并非限定于此。任何本领域技术人员,在不脱离本发明的精神和范围内,均可作为各种更改和变动,因此本发明的保护范围应当以权利要求说限定的范围为准。
Claims (17)
1.一种芯片封装结构,其特征在于,包括:
待封装芯片,以及
形成于所述待封装芯片表面的导电布线层,该导电布线层包括导电引线和连接点,
还包括自至少部分所述导电引线和/或连接点延伸的金属散热区。
2.根据权利要求1所述的芯片封装结构,其特征在于,所述待封装芯片包括相对的第一表面以及第二表面;
所述第一表面具有感应区以及焊盘,所述焊盘与所述感应区电耦合;
导电布线层形成于所述待封装芯片的第二表面。
3.根据权利要求2所述的芯片封装结构,其特征在于,还包括设置在所述待封装芯片第二表面的焊接凸起,所述焊接凸起与所述焊盘电连接,且用于与外部电路电连接。
4.根据权利要求3所述的芯片封装结构,其特征在于,还包括覆盖导电布线层表面的阻焊层,阻焊层具有开口,开口用于露出部分导电布线层,所述焊接凸起形成于所述开口处。
5.根据权利要求2所述的芯片封装结构,其特征在于,所述待封装芯片的第二表面设置有贯穿所述待封装芯片的过孔,所述过孔用于露出所述焊盘;
所述焊接凸起通过设置在所述过孔内的导电布线层与所述焊盘电连接。
6.根据权利要求5所述的芯片封装结构,其特征在于,所述过孔为暴露所述焊盘的双层台阶孔;
所述双层台阶孔包括:设置在所述待封装芯片第二表面的凹槽,所述凹槽深度小于所述待封装芯片的厚度;位于所述凹槽内,且贯穿所述待封装芯片的通孔,所述通孔与所述焊盘一一对应,所述通孔用于露出对应的所述焊盘。
7.根据权利要求2所述的芯片封装结构,其特征在于,还包括覆盖待封装芯片第二表面以及过孔侧壁的绝缘层,绝缘层暴露焊盘,导电布线层形成于绝缘层表面。
8.根据权利要求1所述的芯片封装结构,其特征在于,所述金属散热区为不规则形状的区块。
9.根据权利要求1所述的芯片封装结构,其特征在于,所述金属散热区的宽度显著大于导电引线的宽度。
10.根据权利要求1所述的芯片封装结构,其特征在于,所述导电布线层为导电镀层、沉积层或者涂层。
11.根据权利要求1所述的芯片封装结构,其特征在于,所述待封装芯片为图像传感芯片。
12.一种芯片的封装方法,其特征在于,包括:
提供一晶圆,所述晶圆包括多个阵列排布的待封装芯片;
在晶圆的表面形成导电布线层,该导电布线层包括导电引线和连接点,还包括自至少部分所述导电引线和/或连接点延伸的金属散热区;
通过切割工艺分割所述晶圆,形成多个待封装芯片的封装结构。
13.根据权利要求12所述的芯片的封装方法,其特征在于,每一个所述待封装芯片具有相对的第一表面以及第二表面;所述第一表面具有感应区以及焊盘,所述焊盘与所述感应区电耦合。
14.根据权利要求13所述的芯片的封装方法,其特征在于,还包括:
在所述待封装芯片的第二表面形成焊接凸起,所述焊接凸起与所述焊盘电连接,且用于与外部电路电连接。
15.根据权利要求14所述的芯片的封装方法,其特征在于,焊接凸起的制作方法包括:
在每一个所述待封装芯片的第二表面形成贯穿所述待封装芯片的过孔,所述过孔用于露出所述焊盘;
形成覆盖所述待封装芯片第二表面以及所述过孔侧壁的绝缘层,所述绝缘层暴露所述焊盘;
形成覆盖所述过孔底部以及所述绝缘层的导电布线层;
在所述导电布线层表面形成所述焊接凸起,所述焊接凸起与所述待封装芯片的感应区相对设置。
16.根据权利要求15所述的芯片的封装方法,其特征在于,所述过孔为暴露所述焊盘的双层台阶孔;
所述双层台阶孔包括:设置在所述待封装芯片第二表面的凹槽,所述凹槽深度小于所述待封装芯片的厚度;位于所述凹槽内,且贯穿所述待封装芯片的通孔,所述通孔与所述焊盘一一对应,所述通孔用于露出对应的所述焊盘。
17.根据权利要求12所述的芯片的封装方法,其特征在于,导电引线和金属散热区在同一金属工艺过程中形成。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201711483594.6A CN108010890A (zh) | 2017-12-29 | 2017-12-29 | 芯片封装结构和方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201711483594.6A CN108010890A (zh) | 2017-12-29 | 2017-12-29 | 芯片封装结构和方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN108010890A true CN108010890A (zh) | 2018-05-08 |
Family
ID=62049441
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201711483594.6A Pending CN108010890A (zh) | 2017-12-29 | 2017-12-29 | 芯片封装结构和方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN108010890A (zh) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5545921A (en) * | 1994-11-04 | 1996-08-13 | International Business Machines, Corporation | Personalized area leadframe coining or half etching for reduced mechanical stress at device edge |
JP2008205142A (ja) * | 2007-02-20 | 2008-09-04 | Sumitomo Metal Mining Package Materials Co Ltd | Cof用配線基板とその製造方法、並びに半導体装置 |
CN103107157A (zh) * | 2011-11-15 | 2013-05-15 | 精材科技股份有限公司 | 晶片封装体及其形成方法 |
CN107093586A (zh) * | 2017-06-14 | 2017-08-25 | 苏州晶方半导体科技股份有限公司 | 一种芯片的封装结构以及封装方法 |
CN208111424U (zh) * | 2017-12-29 | 2018-11-16 | 苏州晶方半导体科技股份有限公司 | 芯片封装结构 |
-
2017
- 2017-12-29 CN CN201711483594.6A patent/CN108010890A/zh active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5545921A (en) * | 1994-11-04 | 1996-08-13 | International Business Machines, Corporation | Personalized area leadframe coining or half etching for reduced mechanical stress at device edge |
JP2008205142A (ja) * | 2007-02-20 | 2008-09-04 | Sumitomo Metal Mining Package Materials Co Ltd | Cof用配線基板とその製造方法、並びに半導体装置 |
CN103107157A (zh) * | 2011-11-15 | 2013-05-15 | 精材科技股份有限公司 | 晶片封装体及其形成方法 |
CN107093586A (zh) * | 2017-06-14 | 2017-08-25 | 苏州晶方半导体科技股份有限公司 | 一种芯片的封装结构以及封装方法 |
CN208111424U (zh) * | 2017-12-29 | 2018-11-16 | 苏州晶方半导体科技股份有限公司 | 芯片封装结构 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4829403A (en) | Packaging arrangement for energy dissipating devices | |
US4855868A (en) | Preformed packaging arrangement for energy dissipating devices | |
US7829995B2 (en) | Semiconductor device and method of fabrication | |
CN100463125C (zh) | 用于半导体封装的再分布的引线框及其制作方法 | |
US9941257B2 (en) | Embedded stacked die packages and related methods | |
KR101278393B1 (ko) | 파워 패키지 모듈 및 그의 제조방법 | |
KR20090092292A (ko) | 회로 다이의 패키징 방법 및 전자 디바이스 | |
KR20020053739A (ko) | 집적 전자 장치 및 집적 방법 | |
US8736046B2 (en) | Dual interlock heatsink assembly for enhanced cavity PBGA packages, and method of manufacture | |
JP2019071412A (ja) | チップパッケージ | |
JP2001332687A (ja) | 半導体装置及びその製造方法 | |
TW201608686A (zh) | 半導體封裝件及其製法 | |
CN106920781A (zh) | 半导体封装体和用于形成半导体封装体的方法 | |
CN215377395U (zh) | 一种用于半导体芯片的封装结构 | |
CN114649271A (zh) | 半导体封装件及形成半导体封装件的方法 | |
US7573141B2 (en) | Semiconductor package with a chip on a support plate | |
US10964627B2 (en) | Integrated electronic device having a dissipative package, in particular dual side cooling package | |
CN208111424U (zh) | 芯片封装结构 | |
US20190385986A1 (en) | Chip packaging method and device with packaged chips | |
CN108010890A (zh) | 芯片封装结构和方法 | |
JP2001118961A (ja) | 樹脂封止型電力用半導体装置及びその製造方法 | |
US7235889B2 (en) | Integrated heatspreader for use in wire bonded ball grid array semiconductor packages | |
JPH077110A (ja) | 半導体装置 | |
JPH03280453A (ja) | 半導体装置及びその製造方法 | |
CN105280574A (zh) | 元件嵌入式封装结构及其制造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |