CN108010837B - 一种划片道制作工艺 - Google Patents
一种划片道制作工艺 Download PDFInfo
- Publication number
- CN108010837B CN108010837B CN201711319902.1A CN201711319902A CN108010837B CN 108010837 B CN108010837 B CN 108010837B CN 201711319902 A CN201711319902 A CN 201711319902A CN 108010837 B CN108010837 B CN 108010837B
- Authority
- CN
- China
- Prior art keywords
- scribing
- grounding
- pbo
- hole
- metal layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 20
- 238000000034 method Methods 0.000 claims abstract description 42
- 239000002184 metal Substances 0.000 claims abstract description 18
- 229910052751 metal Inorganic materials 0.000 claims abstract description 18
- 238000005530 etching Methods 0.000 claims abstract description 16
- 239000000758 substrate Substances 0.000 claims abstract description 10
- 238000010884 ion-beam technique Methods 0.000 claims abstract description 7
- 238000001039 wet etching Methods 0.000 claims abstract description 6
- 239000011248 coating agent Substances 0.000 claims abstract description 3
- 238000000576 coating method Methods 0.000 claims abstract description 3
- 239000010931 gold Substances 0.000 abstract description 10
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 abstract description 4
- 229910052737 gold Inorganic materials 0.000 abstract description 4
- ICXAPFWGVRTEKV-UHFFFAOYSA-N 2-[4-(1,3-benzoxazol-2-yl)phenyl]-1,3-benzoxazole Chemical compound C1=CC=C2OC(C3=CC=C(C=C3)C=3OC4=CC=CC=C4N=3)=NC2=C1 ICXAPFWGVRTEKV-UHFFFAOYSA-N 0.000 abstract 1
- 101100296544 Caenorhabditis elegans pbo-5 gene Proteins 0.000 description 6
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 6
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 3
- 238000005520 cutting process Methods 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 206010034972 Photosensitivity reaction Diseases 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 230000036211 photosensitivity Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000007711 solidification Methods 0.000 description 1
- 230000008023 solidification Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3065—Plasma etching; Reactive-ion etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Plasma & Fusion (AREA)
- Dicing (AREA)
- Drying Of Semiconductors (AREA)
Abstract
本发明公开了一种划片道制作工艺，在芯片前端工艺完成之后进行，所述的芯片前端工艺包括芯片正面工艺和接地通孔工艺；所述的划片道制作工艺包括以下步骤：S1：在具有接地通孔和电镀金属层的晶圆的衬底背面涂覆保留出划片道部分的PBO，并完成曝光、显影与烘烤固化；S2：采用湿法腐蚀对电镀金属层完成划片道刻蚀；S3：采用反应离子束刻蚀去除表面PBO。本发明利用PBO高黏稠度，具备光敏特性，保护MMIC芯片底部金层，尤其是保护背面接地通孔（backside via）侧壁和底部金属层，保证MMIC良好的接地能力。
Description
技术领域
本发明涉及半导体制造领域，尤其涉及一种划片道制作工艺。
背景技术
GaAs是Ⅲ-Ⅴ族化合物半导体中最重要、用途最广的半导体材料。GaAs中的电子迁移率是硅（Si）中电子迁移率的6倍，其电子峰值漂移速度是Si的2倍。GaAs器件具有高频、高速、低功耗、噪声小、可单片集成的特点。随着人们需求的日益提升，GaAs MMIC已广泛应用于手机通讯，WIFI等领域。在MMIC的高频应用中，出于芯片小型化，方便封装考虑，一般采用微带线结构，即在片内集成FET，电容，电感，电阻等功能器件的同时，在芯片背面实现接地通孔（backside via），并电镀2～5um Au.
事实上，在电镀金之后，由于金层较厚，且金层具有较好的延展性，为方便MMIC芯片最后的切割，必须进行划片道制作。传统方式一般采用光刻胶作为掩膜，通过曝光显影，制作划片道图形，最后采用湿法腐蚀工艺，制作出划片道。切割划片道无法与通孔工艺同时制作：一般来讲，在MMIC芯片中，通孔工艺是在完成表面金属蚀刻后，蚀刻出GaAs图形，一般蚀刻深度为50~200μ0，而划片道仅需蚀刻掉表面金属，不蚀刻GaAs，因此蚀刻方式和蚀刻深度均不相同，无法划片道与通孔工艺同时制作。
采用传统方式进行划片道制作，主要有以下矛盾：一方面由于MMIC背面有接地通孔的存在，深度一般为75～150um，孔径为40～80um，为了保证光刻胶能良好保护通孔底部和侧壁的Au层，一般选用粘度较大的光刻胶，同时光刻胶厚度较大，一般在8um以上；另一方面，由于光刻胶厚，曝光显影存在一定难度，容易出现曝光不足，显影不良等现象，造成湿法刻蚀Au后，划片道扭曲，不笔直或划片道中大量Au残留，对后续切割等工艺造成困扰。
另一方面，PBO作为一种感光有机材料，因为其良好的环境稳定度，良好的光敏特性，已广泛引用于MMIC正面工艺保护层／钝化层（protection layer／passivation layer）制作，由于PBO粘度较大，能在芯片表面轻易形成2um以上的覆盖。
发明内容
本发明的目的在于克服现有技术的不足，提供一种划片道制作工艺。
本发明的目的是通过以下技术方案来实现的：一种划片道制作工艺，在芯片前端工艺完成之后进行，所述的芯片前端工艺包括芯片正面工艺和接地通孔工艺；所述的划片道制作工艺包括以下步骤：
S1：在具有接地通孔和电镀金属层的晶圆的衬底背面涂覆PBO，并完成曝光、显影与烘烤固化，实现划片道图形制作；
S2：采用湿法腐蚀对电镀金属层完成划片道刻蚀；
S3：采用反应离子束刻蚀去除表面PBO。
进一步地，在所述的芯片正面工艺和接地通孔工艺之间还包括一个芯片减薄工艺。
进一步地，所述的PBO为光敏PBO。
进一步地，所述的烘烤固化的温度为100～150摄氏度。
进一步地，步骤S3中反应离子束的刻蚀气体为F基气体。
进一步地，所述的F基气体包括SF6、C4F8。
本发明的有益效果是：本发明采用PBO作为划片道掩膜，利用PBO光敏特性良好，粘度大，容易实现晶圆全覆盖的特点，制作划片道图形，利用湿法刻蚀去除Au层，形成划片道，最后利用干法刻蚀去除表面PBO，得到所需要划片道。利用PBO高黏稠度，具备光敏特性，保护MMIC芯片底部金层，尤其是保护背面接地通孔（backside via）侧壁和底部金属层，保证MMIC良好的接地能力。
附图说明
图1为本发明方法流程图；
图2为本发明步骤S1结果示意图；
图3为本发明步骤S2结果示意图；
图4为本发明步骤S3结果示意图；
图中，1-衬底，2-正面工艺，3-接地通孔，4-电镀金属层，5-PBO，6-划片道。
具体实施方式
下面结合附图进一步详细描述本发明的技术方案：
下述实施例，涉及一种对单片微波集成电路（MMIC）芯片背面划片道的制作工艺。
具体地，如图1所示，一种划片道6制作工艺，在芯片前端工艺完成之后进行，所述的芯片前端工艺包括芯片正面工艺2（即图2中晶圆的衬底1正面部分）和接地通孔3工艺；所述的划片道6制作工艺包括以下步骤：
S1：在具有接地通孔3和电镀金属层4的晶圆的衬底1背面涂覆的PBO5，并完成曝光、显影与烘烤固化，制作出划片道图形，如图2所示；其中，在本实施例中，所述的接地通孔3位于晶圆的衬底1背面，电镀金属层4覆盖包括接地通孔3在内的整个晶圆的衬底1背面。优选的，在本实施例中，所述的电镀金属层4为Au层，所述的PBO5为光敏PBO5，烘烤固化的温度为100～150摄氏度。
S2：采用湿法腐蚀对电镀金属层4完成划片道6刻蚀，完成刻蚀的效果如图3所示，在PBO5预留划片道6位置处的电镀金属层4被腐蚀掉；
S3：采用反应离子束刻蚀去除表面PBO5，去除PBO5后的完成划片道6工作的晶圆示意图如图4所示。在本实施例中，反应离子束的刻蚀气体为F基气体，优选为SF6或C4F8。
更优地，在本实施例中，在所述的芯片正面工艺2和接地通孔3工艺之间还包括一个芯片减薄工艺。
本发明是通过实施例来描述的，但并不对本发明构成限制，参照本发明的描述，所公开的实施例的其他变化，如对于本领域的专业人士是容易想到的，这样的变化应该属于本发明权利要求限定的范围之内。
Claims (6)
1.一种划片道制作工艺，在芯片前端工艺完成之后进行，所述的芯片前端工艺包括芯片正面工艺和接地通孔工艺；其特征在于：所述的划片道制作工艺包括以下步骤：
S1：在具有接地通孔和电镀金属层的晶圆的衬底背面涂覆PBO，并完成曝光、显影与烘烤固化，制作出划片道图形；其中，接地通孔位于晶圆的衬底背面，电镀金属层覆盖包括接地通孔在内的整个晶圆的衬底背面；所述PBO全覆盖电镀金属层；
S2：采用湿法腐蚀对电镀金属层完成划片道刻蚀；
S3：采用反应离子束刻蚀去除表面PBO。
2.根据权利要求1所述的一种划片道制作工艺，其特征在于：在所述的芯片正面工艺和接地通孔工艺之间还包括一个芯片减薄工艺。
3.根据权利要求1所述的一种划片道制作工艺，其特征在于：所述的PBO为光敏PBO。
4.根据权利要求1所述的一种划片道制作工艺，其特征在于：所述的烘烤固化的温度为100～150摄氏度。
5.根据权利要求1所述的一种划片道制作工艺，其特征在于：步骤S3中反应离子束的刻蚀气体为F基气体。
6.根据权利要求5所述的一种划片道制作工艺，其特征在于：所述的F基气体包括SF6、C4F8。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711319902.1A CN108010837B (zh) | 2017-12-12 | 2017-12-12 | 一种划片道制作工艺 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711319902.1A CN108010837B (zh) | 2017-12-12 | 2017-12-12 | 一种划片道制作工艺 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108010837A CN108010837A (zh) | 2018-05-08 |
| CN108010837B true CN108010837B (zh) | 2021-05-04 |
Family
ID=62058546
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201711319902.1A Active CN108010837B (zh) | 2017-12-12 | 2017-12-12 | 一种划片道制作工艺 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108010837B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113725723B (zh) * | 2021-07-21 | 2023-03-03 | 华芯半导体研究院(北京)有限公司 | 基于SiN钝化层保护的VCSEL芯片电镀种子层金属刻蚀方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101226891A (zh) * | 2008-02-01 | 2008-07-23 | 中国电子科技集团公司第五十五研究所 | 形成氮化镓器件和电路中接地通孔的方法 |
| CN103390580A (zh) * | 2013-08-20 | 2013-11-13 | 华进半导体封装先导技术研发中心有限公司 | 一种tsv背面露头方法 |
| CN104516194A (zh) * | 2013-09-30 | 2015-04-15 | 中芯国际集成电路制造(上海)有限公司 | 图形化光刻胶层的形成方法、晶圆级芯片封装方法 |
| CN105428222A (zh) * | 2015-12-25 | 2016-03-23 | 成都嘉石科技有限公司 | SiC基GaN器件的衬底通孔制作方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8822327B2 (en) * | 2012-08-16 | 2014-09-02 | Infineon Technologies Ag | Contact pads with sidewall spacers and method of making contact pads with sidewall spacers |
| CN105514047A (zh) * | 2014-10-13 | 2016-04-20 | 中芯国际集成电路制造(上海)有限公司 | 一种晶圆级封装方法 |
| CN107104058A (zh) * | 2017-06-21 | 2017-08-29 | 中芯长电半导体（江阴）有限公司 | 扇出型单裸片封装结构及其制备方法 |
-
2017
- 2017-12-12 CN CN201711319902.1A patent/CN108010837B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101226891A (zh) * | 2008-02-01 | 2008-07-23 | 中国电子科技集团公司第五十五研究所 | 形成氮化镓器件和电路中接地通孔的方法 |
| CN103390580A (zh) * | 2013-08-20 | 2013-11-13 | 华进半导体封装先导技术研发中心有限公司 | 一种tsv背面露头方法 |
| CN104516194A (zh) * | 2013-09-30 | 2015-04-15 | 中芯国际集成电路制造(上海)有限公司 | 图形化光刻胶层的形成方法、晶圆级芯片封装方法 |
| CN105428222A (zh) * | 2015-12-25 | 2016-03-23 | 成都嘉石科技有限公司 | SiC基GaN器件的衬底通孔制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN108010837A (zh) | 2018-05-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2003007706A (ja) | 半導体装置の製造方法 | |
| JPH11168104A (ja) | 電子装置及びその製造方法 | |
| JPS5950567A (ja) | 電界効果トランジスタの製造方法 | |
| KR101689137B1 (ko) | 모놀리식 집적 회로(mmic) 구조 및 이러한 구조를 형성하기 위한 방법 | |
| CN104867865A (zh) | 一种晶圆三维集成引线工艺 | |
| CN108010837B (zh) | 一种划片道制作工艺 | |
| CN103367863A (zh) | 一种集成宽频带天线及其制作方法 | |
| CN107946183A (zh) | 一种基于光刻胶的mmic芯片背面划片道制作工艺 | |
| US9148092B1 (en) | Monolithic integration of field-plate and T-gate devices | |
| CN110752207B (zh) | 一种背面电容结构及制作方法 | |
| US10043824B2 (en) | Semiconductor device including a vacuum gap and method for manufacturing the same | |
| US9899527B2 (en) | Integrated circuits with gaps | |
| CN105810596A (zh) | 一种蚀刻型表面声滤波芯片封装结构的制造方法 | |
| US11081442B2 (en) | Low cost metallization during fabrication of an integrated circuit (IC) | |
| CN100449686C (zh) | 功率半导体分立器件第一层光刻对位标记的制作方法 | |
| CN107946274A (zh) | 一种mmic芯片及其背面划片道制作工艺 | |
| CN102054744B (zh) | 一种导电插塞的制造方法 | |
| CN105977146A (zh) | 一种利用常规光刻技术实现深亚微米t型栅的制备方法 | |
| US8771534B2 (en) | Manufacturing techniques for workpieces with varying topographies | |
| CN112071757B (zh) | 一种基于BiCMOS工艺的硅锗异质结双极晶体管的制造方法 | |
| CN111106008B (zh) | 一种平坦化反刻方法 | |
| CN113540214B (zh) | 屏蔽盾的刻蚀方法 | |
| KR100436566B1 (ko) | 초고주파 집적회로소자의 전계효과트랜지스터 제조방법 | |
| KR100331018B1 (ko) | 화합물 반도체 소자의 게이트 전극 제조방법 | |
| JPS62211962A (ja) | 高周波半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |