CN107994029B - 一种采用新型沟道孔电连接层材料的3d nand闪存制备方法及闪存 - Google Patents
一种采用新型沟道孔电连接层材料的3d nand闪存制备方法及闪存 Download PDFInfo
- Publication number
- CN107994029B CN107994029B CN201711138109.1A CN201711138109A CN107994029B CN 107994029 B CN107994029 B CN 107994029B CN 201711138109 A CN201711138109 A CN 201711138109A CN 107994029 B CN107994029 B CN 107994029B
- Authority
- CN
- China
- Prior art keywords
- layer
- graphene
- channel hole
- side wall
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000015654 memory Effects 0.000 title claims abstract description 25
- 239000000463 material Substances 0.000 title claims abstract description 15
- 238000002360 preparation method Methods 0.000 title claims abstract description 11
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims abstract description 52
- 229910021389 graphene Inorganic materials 0.000 claims abstract description 52
- 238000000151 deposition Methods 0.000 claims abstract description 29
- 239000000758 substrate Substances 0.000 claims abstract description 28
- 238000005530 etching Methods 0.000 claims abstract description 16
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 13
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 13
- 239000010703 silicon Substances 0.000 claims abstract description 13
- 238000000034 method Methods 0.000 claims abstract description 12
- 239000010410 layer Substances 0.000 claims description 115
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 12
- HSFWRNGVRCDJHI-UHFFFAOYSA-N alpha-acetylene Natural products C#C HSFWRNGVRCDJHI-UHFFFAOYSA-N 0.000 claims description 7
- 239000011229 interlayer Substances 0.000 claims description 7
- 238000003860 storage Methods 0.000 claims description 5
- 230000005641 tunneling Effects 0.000 claims description 4
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 3
- 125000002534 ethynyl group Chemical group [H]C#C* 0.000 claims description 3
- 239000002994 raw material Substances 0.000 claims description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 3
- 150000004767 nitrides Chemical group 0.000 claims description 2
- 230000004888 barrier function Effects 0.000 claims 1
- 238000007740 vapor deposition Methods 0.000 claims 1
- 239000011148 porous material Substances 0.000 abstract description 2
- VNWKTOKETHGBQD-UHFFFAOYSA-N methane Chemical compound C VNWKTOKETHGBQD-UHFFFAOYSA-N 0.000 abstract 1
- 239000010409 thin film Substances 0.000 abstract 1
- 229920005591 polysilicon Polymers 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 4
- 230000000903 blocking effect Effects 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
- H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
Landscapes
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
本发明提供了一种采用新型沟道孔电连接层材料的3D NAND闪存制备方法及闪存，所述方法包括：在衬底上沉积衬底堆叠结构；刻蚀所述堆叠结构以形成沟道孔，所述沟道孔通至所述衬底并形成一定深度的硅槽；在所述硅槽内沉积石墨烯外延层；形成沟道孔侧壁堆叠结构；刻蚀所述堆叠结构；沉积石墨烯连接层，所述石墨烯连接层将沟道孔侧壁堆叠结构中的石墨烯层和石墨烯外延层连通。由于薄的石墨烯薄膜具有非常高的迁移率(mobility)和非常高的机械强度，因此有助于增加读取电流并提高沟道孔结构稳定性。
Description
技术领域
本发明涉及半导体制造领域，尤其涉及一种3D NAND闪存结构中沟道孔结构及其制备方法。
背景技术
随着平面型闪存存储器的发展，半导体的生产工艺取得了巨大的进步。但是最近几年，平面型闪存的发展遇到了各种挑战：物理极限，现有显影技术极限以及存储电子密度极限等。在此背景下，为解决平面闪存遇到的困难以及最求更低的单位存储单元的生产成本，各种不同的三维(3D)闪存存储器结构应运而生，例如3D NOR(3D或非)闪存和3D NAND(3D与非)闪存。目前，在3D NAND的发展过程中，随着堆叠层数的增加，对刻蚀、沉积等制备工艺提出了更高的要求。
当前，3D NAND闪存的沟道孔侧壁堆叠结构的制备工艺包括：
S1：在所述沟道孔的侧壁及硅外延层的表面上沉积堆叠结构，所述沟道孔侧壁堆叠结构包括阻挡层、存储层和隧穿层的氧化物-氮化物-氧化物结构(ONO)和外面的多晶硅及氧化物层；
S2：刻蚀沟道孔侧壁堆叠结构，具体为，沿所述沟道孔侧壁堆叠结构的底壁向下刻蚀，通至所述硅外延层并形成一定深度的第二硅槽；同时去除覆盖所述衬底堆叠结构顶面的所述沟道孔侧壁堆叠结构以露出所述衬底堆叠结构顶面，并去除所述沟道孔侧壁堆叠结构最外侧的氧化物层
S3：沉积多晶硅连接层，在所述沟道孔侧壁堆叠结构的侧壁和第二硅槽的表面沉积多晶硅层以将沟道孔侧壁堆叠结构中的多晶硅层和硅外延层连通。
可见，现有技术的连接层材料均采用多晶硅；然而，随着堆叠层数的增加，读取电流(read current)正受到严重关切，采用多晶硅作为电连接层限制了传导能力并增加了沟道的电阻率，因此沟道孔性能受制于该缺陷的影响而难于提高。
因此，对于3D NAND闪存，特别是当堆叠层数较高时，如何寻找一种替代电连接层材料一直为本领域技术人员所致力研究的方向。
发明内容
本发明的目的在于提供一种采用新型沟道孔电连接层材料的3D NAND闪存制备方法及闪存，通过采用石墨烯材料替换多晶硅作为沟道孔电连接层材料，解决现有技术中的上述问题；提高3D NAND闪存的电气性能。
为了实现上述目的，本发明采用的技术方案如下：
一种采用新型沟道孔电连接层材料的3D NAND闪存制备方法，包括以下步骤：
提供衬底；
在所述衬底上沉积衬底堆叠结构；
刻蚀所述衬底堆叠结构的步骤，具体为，刻蚀所述堆叠结构以形成沟道孔，所述沟道孔通至所述衬底并形成一定深度的硅槽；
在所述硅槽内沉积石墨烯外延层；
形成沟道孔侧壁堆叠结构；
刻蚀所述堆叠结构；
沉积石墨烯连接层，所述石墨烯连接层将沟道孔侧壁堆叠结构中的石墨烯层和石墨烯外延层连通。
进一步，在所述衬底表面形成有多层交错堆叠的层间介质层及牺牲介质层或控制栅极层，所述牺牲介质层或控制栅极层形成于相邻的层间介质层之间；所述层间介质层为氧化物，所述牺牲介质层为氮化物，所述控制栅极层为多晶硅层或石墨烯层。
进一步，在形成石墨烯外延层后，还包括形成沟道孔侧壁堆叠结构，具体为，在所述沟道孔的侧壁及石墨烯外延层的表面上沉积堆叠结构，所述沟道孔侧壁堆叠结构包括阻挡层、存储层和隧穿层的氧化物-氮化物-氧化物结构(ONO)，然后在外层氧化物外面生成石墨烯层，并再在外面沉积氧化物层。
进一步，刻蚀沟道孔侧壁堆叠结构，具体为，沿所述沟道孔侧壁堆叠结构的底壁向下刻蚀，通至所述石墨烯外延层并形成一定深度的凹槽；同时去除覆盖所述衬底堆叠结构顶面的所述沟道孔侧壁堆叠结构以露出所述衬底堆叠结构顶面，并去除所述沟道孔侧壁堆叠结构最外侧的氧化物层。
进一步，沉积石墨烯连接层，在所述沟道孔侧壁堆叠结构的侧壁和所述凹槽的表面沉积石墨烯层以将沟道孔侧壁堆叠结构中的石墨烯层和石墨烯外延层连通。
进一步，填充插塞，具体为，在石墨烯连接层内部沉积氮化硅作为沟道孔填充插塞。
进一步，所述沉积石墨烯为采用感应耦合等离子-化学气相沉积(ICP-CVD)的工艺，并以乙炔(C2H2)为原料。
一种采用新型沟道孔电连接层材料的3D NAND闪存，所述闪存由上述方法制备。
与现有技术相比，本发明的有益效果主要体现在：
第一，相比于多晶硅，石墨烯具有更高的迁移率(mobility)，因此有助于提高读取电流，可以提供更好的电气性能。
第二，石墨烯具有非常高的机械强度，因此有助于提高沟道孔结构的稳定性。
附图说明
通过阅读下文优选实施方式的详细描述，各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的，而并不认为是对本发明的限制。而且在整个附图中，用相同的参考符号表示相同的部件。在附图中：
图1，为本发明采用新型沟道孔电连接层材料的3D NAND闪存结构示意图。
具体实施方式
下面将参照附图更详细地描述本公开的示例性实施方式。虽然附图中显示了本公开的示例性实施方式，然而应当理解，可以以各种形式实现本公开而不应被这里阐述的实施方式所限制。相反，提供这些实施方式是为了能够更透彻地理解本公开，并且能够将本公开的范围完整的传达给本领域的技术人员。
为了清楚，不描述实际实施例的全部特征。在下列描述中，不详细描述公知的功能和结构，因为它们会使本发明由于不必要的细节而混乱。应当认为在任何实际实施例的开发中，必须做出大量实施细节以实现开发者的特定目标，例如按照有关***或有关商业的限制，由一个实施例改变为另一个实施例。另外，应当认为这种开发工作可能是复杂和耗费时间的，但是对于本领域技术人员来说仅仅是常规工作。
在下列段落中参照附图以举例方式更具体地描述本发明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
本发明提供一种采用新型沟道孔电连接层材料的3D NAND闪存制备方法，参考图1，包括以下步骤：
S100，提供衬100；
S200，在所述衬底100上沉积衬底堆叠结构；在所述衬底表面形成有多层交错堆叠的层间介质层及控制栅极层，所述控制栅极层形成于相邻的层间介质层之间；所述层间介质层为氧化物200，所述控制栅极层为多晶硅层300。
S300，刻蚀所述衬底堆叠结构的步骤，具体为，刻蚀所述层间介质层氧化物200及多晶硅控制栅极层300以形成沟道孔，所述沟道孔通至所述衬底并形成一定深度的硅槽(未示出)；
S400，在所述硅槽内沉积石墨烯外延层400；
S500，形成沟道孔侧壁堆叠结构，具体为，在所述沟道孔的侧壁及石墨烯外延层400的表面上沉积堆叠结构，所述沟道孔侧壁堆叠结构包括阻挡层、存储层和隧穿层的氧化物-氮化物-氧化物结构(ONO)500，然后在外层氧化物外面沉积石墨烯层，并再在外面沉积氧化物层。
S600，刻蚀沟道孔侧壁堆叠结构，具体为，沿所述沟道孔侧壁堆叠结构的底壁向下刻蚀，通至所述石墨烯外延层并形成一定深度的凹槽；同时去除覆盖所述衬底堆叠结构顶面的所述沟道孔侧壁堆叠结构以露出所述衬底堆叠结构顶面，并去除所述沟道孔侧壁堆叠结构最外侧的氧化物层。
S700，沉积石墨烯连接层600，在所述沟道孔侧壁堆叠结构的侧壁和所述凹槽的表面沉积石墨烯层以将沟道孔侧壁堆叠结构中的石墨烯层和石墨烯外延层连通
S800，填充插塞700，具体为，在石墨烯连接层内部沉积氮化硅作为沟道孔填充插塞。
上述工艺中，所述沉积石墨烯为采用感应耦合等离子-化学气相沉积(ICP-CVD)的工艺，并以乙炔(C2H2)为原料。
以上所述，仅为本发明较佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。
Claims (8)
1.一种采用新型沟道孔电连接层材料的3D NAND闪存制备方法，其特征在于，包括以下步骤：
提供衬底；
在所述衬底上沉积衬底堆叠结构；
刻蚀所述衬底堆叠结构的步骤，具体为，刻蚀所述衬底堆叠结构以形成沟道孔，所述沟道孔通至所述衬底并形成一定深度的硅槽；
在所述硅槽内沉积石墨烯外延层；
形成沟道孔侧壁堆叠结构；
刻蚀所述沟道孔侧壁堆叠结构；
沉积石墨烯连接层，所述石墨烯连接层将沟道孔侧壁堆叠结构中的石墨烯层和石墨烯外延层连通。
2.如权利要求1所述的制备方法，其特征在于，在所述衬底表面形成有多层交错堆叠的层间介质层及牺牲介质层或多层交错堆叠的层间介质层及控制栅极层，所述牺牲介质层或控制栅极层形成于相邻的层间介质层之间；所述层间介质层为氧化物，所述牺牲介质层为氮化物，所述控制栅极层为多晶硅层或石墨烯层。
3.如权利要求2所述的制备方法，其特征在于，在形成石墨烯外延层后，还包括形成沟道孔侧壁堆叠结构，具体为，在所述沟道孔的侧壁及石墨烯外延层的表面上沉积堆叠结构，所述沟道孔侧壁堆叠结构包括阻挡层、存储层和隧穿层的氧化物-氮化物-氧化物结构(ONO)，然后在外层氧化物外面生成石墨烯层，并再在外面沉积氧化物层。
4.如权利要求3所述的制备方法，其特征在于，刻蚀沟道孔侧壁堆叠结构，具体为，沿所述沟道孔侧壁堆叠结构的底壁向下刻蚀，通至所述石墨烯外延层并形成一定深度的凹槽；同时去除覆盖所述衬底堆叠结构顶面的所述沟道孔侧壁堆叠结构以露出所述衬底堆叠结构顶面，并去除所述沟道孔侧壁堆叠结构最外侧的氧化物层。
5.如权利要求4所述的制备方法，其特征在于，沉积石墨烯连接层，在所述沟道孔侧壁堆叠结构的侧壁和所述凹槽的表面沉积石墨烯层以将沟道孔侧壁堆叠结构中的石墨烯层和石墨烯外延层连通。
6.如权利要求4所述的制备方法，其特征在于，填充插塞，具体为，在石墨烯连接层内部沉积氮化硅作为沟道孔填充插塞。
7.如权利要求1-5任意一项所述的方法，其特征在于，所述沉积石墨烯为采用感应耦合等离子-化学气相沉积(ICP-CVD)的工艺，并以乙炔(C2H2)为原料。
8.一种采用新型沟道孔电连接层材料的3D NAND闪存，其特征在于，所述电连接层材料为石墨烯，所述闪存由权利要求1-6任意一项所述方法制备。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711138109.1A CN107994029B (zh) | 2017-11-16 | 2017-11-16 | 一种采用新型沟道孔电连接层材料的3d nand闪存制备方法及闪存 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711138109.1A CN107994029B (zh) | 2017-11-16 | 2017-11-16 | 一种采用新型沟道孔电连接层材料的3d nand闪存制备方法及闪存 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107994029A CN107994029A (zh) | 2018-05-04 |
| CN107994029B true CN107994029B (zh) | 2020-07-21 |
Family
ID=62030416
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201711138109.1A Active CN107994029B (zh) | 2017-11-16 | 2017-11-16 | 一种采用新型沟道孔电连接层材料的3d nand闪存制备方法及闪存 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107994029B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109273456B (zh) * | 2018-09-25 | 2020-06-23 | 长江存储科技有限责任公司 | 三维存储器的制造方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103680611A (zh) * | 2012-09-18 | 2014-03-26 | 中芯国际集成电路制造(上海)有限公司 | 3d nand存储器以及制作方法 |
| CN106129010A (zh) * | 2016-09-07 | 2016-11-16 | 武汉新芯集成电路制造有限公司 | 一种形成3d nand闪存的方法 |
| CN107017258A (zh) * | 2016-01-28 | 2017-08-04 | 三星电子株式会社 | 包括垂直存储器装置的集成电路装置及其制造方法 |
| CN107293550A (zh) * | 2014-01-17 | 2017-10-24 | 旺宏电子股份有限公司 | 存储器元件及其制作方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5694272B2 (ja) * | 2012-10-25 | 2015-04-01 | 株式会社東芝 | 半導体装置及びその製造方法 |
| US9397110B2 (en) * | 2014-05-21 | 2016-07-19 | Macronix International Co., Ltd. | 3D independent double gate flash memory |
-
2017
- 2017-11-16 CN CN201711138109.1A patent/CN107994029B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103680611A (zh) * | 2012-09-18 | 2014-03-26 | 中芯国际集成电路制造(上海)有限公司 | 3d nand存储器以及制作方法 |
| CN107293550A (zh) * | 2014-01-17 | 2017-10-24 | 旺宏电子股份有限公司 | 存储器元件及其制作方法 |
| CN107017258A (zh) * | 2016-01-28 | 2017-08-04 | 三星电子株式会社 | 包括垂直存储器装置的集成电路装置及其制造方法 |
| CN106129010A (zh) * | 2016-09-07 | 2016-11-16 | 武汉新芯集成电路制造有限公司 | 一种形成3d nand闪存的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN107994029A (zh) | 2018-05-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107946310B (zh) | 一种采用气隙作为介电层的3d nand闪存制备方法及闪存 | |
| US10038007B2 (en) | Three-dimensional semiconductor devices | |
| US8482138B2 (en) | Three-dimensional semiconductor memory device | |
| KR101052921B1 (ko) | 버티컬 플로팅 게이트를 구비하는 플래시 메모리소자의제조방법 | |
| CN103594473B (zh) | 非易失性存储器件及其制造方法 | |
| US9543313B2 (en) | Nonvolatile memory device and method for fabricating the same | |
| WO2018093446A1 (en) | Three-dimensional memory device having select gate electrode that is thicker than word lines and method of making thereof | |
| US10593696B2 (en) | Semiconductor memory device and method for manufacturing same | |
| US20130313629A1 (en) | Three-dimensional semiconductor memory device and a method of fabricating the same | |
| TWI652804B (zh) | Semiconductor memory device | |
| US20150079748A1 (en) | Nonvolatile memory device and method for fabricating the same | |
| CN103426824A (zh) | 制造非易失性存储器件的方法 | |
| CN109742080B (zh) | 一种三维存储器及其制备方法 | |
| US20170103998A1 (en) | Vertical Semiconductor Devices and Methods of Manufacturing the Same | |
| CN107818984A (zh) | 一种3d nand存储器件及其制造方法 | |
| CN107994027B (zh) | 一种sono刻蚀中负载效应影响的减轻方法 | |
| US10840262B2 (en) | Memory device and manufacturing methods thereof | |
| CN107994029B (zh) | 一种采用新型沟道孔电连接层材料的3d nand闪存制备方法及闪存 | |
| CN107968093B (zh) | 一种提高共源极钨墙与钨栅极之间击穿电压的3d nand制备方法 | |
| CN109411481A (zh) | 一种半导体器件及其制造方法 | |
| CN111540749B (zh) | 三维存储器及其形成方法 | |
| CN108933145B (zh) | 三维存储器 | |
| CN107994030B (zh) | 一种基于氧化物-石墨烯薄膜堆叠的3d nand闪存制备方法及闪存 | |
| CN116249350A (zh) | 半导体结构及其制作方法、存储器装置、存储器*** | |
| CN107994033B (zh) | 一种基于氧化物-多晶硅薄膜堆叠的3d nand沟道孔成形方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |