CN107978520A - 金属的生长工艺 - Google Patents

金属的生长工艺 Download PDF

Info

Publication number
CN107978520A
CN107978520A CN201711184083.4A CN201711184083A CN107978520A CN 107978520 A CN107978520 A CN 107978520A CN 201711184083 A CN201711184083 A CN 201711184083A CN 107978520 A CN107978520 A CN 107978520A
Authority
CN
China
Prior art keywords
tungsten
annealing
temperature
metal
growth technique
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201711184083.4A
Other languages
English (en)
Other versions
CN107978520B (zh
Inventor
许爱春
李�远
彭浩
左明光
詹侃
唐浩
万先进
郁赛华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze Memory Technologies Co Ltd
Original Assignee
Yangtze Memory Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangtze Memory Technologies Co Ltd filed Critical Yangtze Memory Technologies Co Ltd
Priority to CN201711184083.4A priority Critical patent/CN107978520B/zh
Publication of CN107978520A publication Critical patent/CN107978520A/zh
Application granted granted Critical
Publication of CN107978520B publication Critical patent/CN107978520B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • General Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

本发明涉及金属的生长工艺,包括以下步骤:在炉管内放入基体;将基体加热至沉积温度;在炉管内通入气态的六氟化钨和氢气,在基体上沉积得到钨薄膜;通过对炉管进行高温退火,实现对钨薄膜的高温退火。本发明通过在金属钨的生长工艺中加入高温退火步骤,降低了沉积形成的钨的电阻率和应力,进一步减小了整个器件的电阻和晶圆的弯曲。此外,对于三维存储器中的其他金属结构,本次创新性的退火工艺对其他结构制成具有重要的指导意义。

Description

金属的生长工艺
技术领域
本发明涉及半导体的制造工艺领域,特别涉及一种金属的生长工艺。
背景技术
随着半导体技术的不断发展,目前存储器制造技术已经逐步从简单的平面结构过渡到较为复杂的三维结构,三维存储器的技术研发是国际研发的主流之一。
随着存储器技术的发展由二维到三维,对工艺的要求也越来越严苛。同时,作为栅极材料的金属钨的生长方式也逐渐从物理气相沉积慢慢发展到化学气相沉积。通常情况下,所谓的化学气相沉积,是在中温或者高温下,通过气态的初始化合物之间的气相化学反应而形成固体物质沉积在基体上,特殊情况下,通过等离子和激光辅助技术促进化学反应,也可以使沉积在较低的温度下进行。
在目前的三维存储器结构中,金属钨栅极结构由于具有很高的深宽比,为了实现良好的金属栅极的填充性能,一般采用低温环境的化学气相沉积的生长方式。但是在低温条件下,形成的金属钨栅通常会具有较高的电阻率和应力,这是因为,金属钨的化学气相沉积过程中会用到反应气体六氟化钨(WF6)与氢气(H2)。在钨生长时,氟元素很容易积聚在金属钨晶粒的晶界且无法逃逸出去,这会增加整个金属钨薄膜的电阻率,同时低温生长时薄膜也会存在很大的应力。
金属钨栅的高电阻率会直接导致整个器件的电阻升高,同时金属钨栅的高应力也会对后续的光刻过程造成影响。
发明内容
本发明的目的是为解决以上问题的至少一个,本发明提供一种金属的生长工艺。
一种金属的生长工艺,包括以下步骤:
在炉管内放入基体。
将基体加热至沉积温度。
在炉管内通入气态的金属初始化合物和辅助气体,在基体上沉积得到金属薄膜。
对金属薄膜高温退火。
其中,通过对炉管高温退火实现对金属薄膜的高温退火,炉管高温退火的温度为650~750℃,退火的时长为1.5~3.5小时。
其中,沉积温度为200~400℃。
其中,金属为钨,初始化合物为六氟化钨,辅助气体为氢气,基体为包括硅衬底和堆叠结构的晶圆。
其中,炉管高温退火的温度为700℃,退火的时长为2小时。
本发明通过在金属钨的生长工艺中加入高温退火步骤,降低了沉积形成的钨的电阻率和应力,进一步减小了整个器件的电阻和晶圆的弯曲。此外,对于三维存储器的其他金属结构,本次创新性的退火工艺对其他结构制成具有重要的指导意义。
附图说明
通过阅读下文优选实施方式的详细描述,各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的,而并不认为是对本发明的限制。而且在整个附图中,用相同的参考符号表示相同的部件。在附图中:
图1示出了根据本发明实施方式的金属的生长工艺的流程图。
具体实施方式
下面将参照附图更详细地描述本公开的示例性实施方式。虽然附图中显示了本公开的示例性实施方式,然而应当理解,可以以各种形式实现本公开而不应被这里阐述的实施方式所限制。相反,提供这些实施方式是为了能够更透彻地理解本公开,并且能够将本公开的范围完整的传达给本领域的技术人员。
如图1所示,一种金属的生长工艺,包括以下步骤:在炉管内放入基体;将基体加热至沉积温度;在炉管内通入气态的金属初始化合物和辅助气体,在基体上沉积得到金属薄膜;通过对炉管进行高温退火,实现对金属薄膜的高温退火。
该工艺可应用与在晶圆结构中沉积钨形成钨栅极的制成中。当金属为钨时,在炉管内放入带有堆叠结构和硅衬底的晶圆结构,现将晶圆结构加热至200~400℃的沉积温度,然后在炉管内通入气体的六氟化钨和氢气,在晶圆结构上沉积得到钨薄膜。然后对炉管整体进行高温退火,高温退火温度为650~750℃,退火时长为1.5~3.5小时。经过这一过程,可以将最终制成的存储器件的电阻降低20%左右,同时消灭晶圆弯曲的概率。
在钨生长的实施例中,分别选取沉积温度设为250℃、300℃和400℃的三个实施例,将炉管高温退火的参数均设为700℃/2h,对退火前和退火后获得的金属钨薄膜进行电阻率和应力的对比,对比结果如下表所示:
经过上表可知,在沉积温度250℃时,高温退火步骤能够将钨沉积的电阻率降低16%自身应力降低37%,在沉积温度为300℃时,高温退火步骤能够将钨沉积的电阻率降低8.5%自身应力降低15%,在沉积温度为395时,高温退火步骤能够将钨沉积的电阻率降低4.5%自身应力降低3%。
综上所述,本发明是在金属钨沉积完成的情况下,利用炉管对金属钨高温退火的方式,一方面用高温将集聚在晶界的氟逸出,减少氟含量。另一方面通过晶粒合并生长的方式提高了金属钨的结晶程度,使晶界处造成的应力集中得以释放。通过减少氟含量与增加结晶程度的方式,达到了降低金属钨薄膜的电阻率与应力的目的。
以上所述,仅为本发明较佳的具体实施方式,但本发明的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本发明揭露的技术范围内,可轻易想到的变化或替换,都应涵盖在本发明的保护范围之内。因此,本发明的保护范围应以所述权利要求的保护范围为准。

Claims (5)

1.金属的生长工艺,其特征在于,包括以下步骤:
在炉管内放入基体;
将基体加热至沉积温度;
在炉管内通入气态的金属初始化合物和辅助气体,在基体上沉积得到金属薄膜;
对金属薄膜进行高温退火。
2.如权利要求1所述的金属钨的生长工艺,其特征在于,
通过对炉管高温退火实现对金属薄膜的高温退火,炉管高温退火的温度为650~750℃,退火的时长为1.5~3.5小时。
3.如权利要求1所述的金属钨的生长工艺,其特征在于,
沉积温度为200~400℃。
4.如权利要求1所述的金属钨的生长工艺,其特征在于,
金属为钨,初始化合物为六氟化钨,辅助气体为氢气,基体为包括硅衬底和堆叠结构的晶圆。
5.如权利要求2所述的金属钨的生长工艺,其特征在于,
炉管高温退火的温度为700℃,退火的时长为2小时。
CN201711184083.4A 2017-11-23 2017-11-23 金属的生长工艺 Active CN107978520B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711184083.4A CN107978520B (zh) 2017-11-23 2017-11-23 金属的生长工艺

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711184083.4A CN107978520B (zh) 2017-11-23 2017-11-23 金属的生长工艺

Publications (2)

Publication Number Publication Date
CN107978520A true CN107978520A (zh) 2018-05-01
CN107978520B CN107978520B (zh) 2020-01-31

Family

ID=62011210

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711184083.4A Active CN107978520B (zh) 2017-11-23 2017-11-23 金属的生长工艺

Country Status (1)

Country Link
CN (1) CN107978520B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114293253A (zh) * 2021-12-03 2022-04-08 威镝精工科技(苏州)有限责任公司 一种可用于x射线准直器的金属钨管及其制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030045039A1 (en) * 2001-09-05 2003-03-06 Shin Dong Suk Method of fabricating a semiconductor device having reduced contact resistance
US6642118B2 (en) * 2002-01-14 2003-11-04 Mactronix International Co., Ltd. Method for eliminating polysilicon residue by fully converting the polysilicon into silicon dioxide
CN103852496A (zh) * 2014-03-07 2014-06-11 天津大学 基于准定向氧化钨纳米线的气敏传感器元件的制备方法
CN107034467A (zh) * 2017-03-13 2017-08-11 深圳先进技术研究院 一种具有金刚石涂层的硬质合金件及其制备方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030045039A1 (en) * 2001-09-05 2003-03-06 Shin Dong Suk Method of fabricating a semiconductor device having reduced contact resistance
US6642118B2 (en) * 2002-01-14 2003-11-04 Mactronix International Co., Ltd. Method for eliminating polysilicon residue by fully converting the polysilicon into silicon dioxide
CN103852496A (zh) * 2014-03-07 2014-06-11 天津大学 基于准定向氧化钨纳米线的气敏传感器元件的制备方法
CN107034467A (zh) * 2017-03-13 2017-08-11 深圳先进技术研究院 一种具有金刚石涂层的硬质合金件及其制备方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114293253A (zh) * 2021-12-03 2022-04-08 威镝精工科技(苏州)有限责任公司 一种可用于x射线准直器的金属钨管及其制备方法

Also Published As

Publication number Publication date
CN107978520B (zh) 2020-01-31

Similar Documents

Publication Publication Date Title
US9978937B2 (en) Methods of forming and using materials containing silicon and nitrogen
US4359490A (en) Method for LPCVD co-deposition of metal and silicon to form metal silicide
CN100481350C (zh) 制造薄膜晶体管的方法
US20140084472A1 (en) Compound dielectric anti-copper-diffusion barrier layer for copper connection and manufacturing method thereof
CN106660801A (zh) 石墨烯结构及其制备方法
CN107658310A (zh) 降低晶片翘曲的共源极阵列形成方法
TW202044581A (zh) 形成單晶六方氮化硼層以及電晶體的方法
CN107978520A (zh) 金属的生长工艺
WO2017073984A1 (ko) 실리콘계 용융 조성물 및 이를 이용한 sic 단결정의 제조 방법
CN100539023C (zh) 半导体元件及其制作方法
TWI517265B (zh) 薄膜電晶體的製造方法
CN103633012B (zh) 改善硅片翘曲度的方法
CN107425007A (zh) 一种3d nand存储器件的金属栅极制备方法
CN112349777B (zh) 具有钙钛矿复合栅结构的GaN HEMT光电探测器及其制备方法
CN102376756B (zh) 多晶硅栅极结构
US20180108740A1 (en) Method for making an electrical contact on a graphite layer, contact obtained by using such a method and electronic device using such a contact
CN106158644B (zh) 半导体器件的栅极结构及防止其产生空洞的方法
KR20150108182A (ko) 반도체 장치의 제조 방법
CN105448693A (zh) 钨电极的形成方法
CN113481484B (zh) 电阻温度系数趋于零的钴锗合金薄膜的制备方法
CN107437501A (zh) 一种栅极结构及其制造方法
CN104576516B (zh) 金属互连结构的制造方法
JPS6320386B2 (zh)
KR20030050652A (ko) 텅스텐막의 형성 방법
CN107093548B (zh) 制备SiC基MOS器件栅介质薄膜的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant