CN107978517B - 半导体器件及其制作方法、电子装置 - Google Patents
半导体器件及其制作方法、电子装置 Download PDFInfo
- Publication number
- CN107978517B CN107978517B CN201610919656.2A CN201610919656A CN107978517B CN 107978517 B CN107978517 B CN 107978517B CN 201610919656 A CN201610919656 A CN 201610919656A CN 107978517 B CN107978517 B CN 107978517B
- Authority
- CN
- China
- Prior art keywords
- layer
- carbon
- semiconductor device
- manufacturing
- containing transfer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 76
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 29
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims abstract description 65
- 229910052799 carbon Inorganic materials 0.000 claims abstract description 65
- 238000005530 etching Methods 0.000 claims abstract description 48
- 239000000758 substrate Substances 0.000 claims abstract description 24
- 239000010410 layer Substances 0.000 claims description 182
- 238000000034 method Methods 0.000 claims description 70
- 229920002120 photoresistant polymer Polymers 0.000 claims description 40
- 230000008569 process Effects 0.000 claims description 40
- 239000000654 additive Substances 0.000 claims description 9
- 230000000996 additive effect Effects 0.000 claims description 9
- 239000011241 protective layer Substances 0.000 claims description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 8
- 238000009832 plasma treatment Methods 0.000 claims description 8
- 229910052710 silicon Inorganic materials 0.000 claims description 8
- 239000010703 silicon Substances 0.000 claims description 8
- 229910003481 amorphous carbon Inorganic materials 0.000 claims description 7
- 230000008878 coupling Effects 0.000 claims description 6
- 238000010168 coupling process Methods 0.000 claims description 6
- 238000005859 coupling reaction Methods 0.000 claims description 6
- 238000001900 extreme ultraviolet lithography Methods 0.000 claims description 5
- 238000011010 flushing procedure Methods 0.000 claims description 2
- 230000009467 reduction Effects 0.000 abstract description 10
- 239000000463 material Substances 0.000 description 14
- 229910052732 germanium Inorganic materials 0.000 description 9
- 239000012212 insulator Substances 0.000 description 9
- 238000000059 patterning Methods 0.000 description 5
- 238000000231 atomic layer deposition Methods 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 238000005240 physical vapour deposition Methods 0.000 description 4
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 3
- 229910000673 Indium arsenide Inorganic materials 0.000 description 3
- 229910003811 SiGeC Inorganic materials 0.000 description 3
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 3
- 150000001875 compounds Chemical class 0.000 description 3
- 239000000470 constituent Substances 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 238000001459 lithography Methods 0.000 description 3
- 229910003465 moissanite Inorganic materials 0.000 description 3
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 3
- 229910010271 silicon carbide Inorganic materials 0.000 description 3
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000004528 spin coating Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- ISQINHMJILFLAQ-UHFFFAOYSA-N argon hydrofluoride Chemical compound F.[Ar] ISQINHMJILFLAQ-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000013067 intermediate product Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000007935 neutral effect Effects 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 239000000047 product Substances 0.000 description 1
- 239000013077 target material Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- High Energy & Nuclear Physics (AREA)
- Inorganic Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Drying Of Semiconductors (AREA)
Abstract
本发明提供一种半导体器件及其制作方法、电子装置，该制作方法包括：提供半导体衬底，在所述半导体衬底上形成含碳转移层以及位于所述含碳转移层之上的图形化的掩膜层；以所述图形化的掩膜层为掩膜分多步蚀刻所述含碳转移层，直到达到设定蚀刻深度为止，其中，在每步蚀刻中包括下述步骤：以所述图形化的掩膜层为掩膜蚀刻所述含碳转移层一定深度；去除所述含碳转移层侧壁上的应力层；在所述含碳转移层侧壁上形成第一侧壁保护层。该制作方法可以改善含碳转移层的颈缩剖面线扭曲问题，进而改善关键尺寸缩小能力和线宽粗糙度。该半导体器件和电子装置由于上述制作方法使关键尺寸缩小能力和性能提高。
Description
技术领域
本发明涉及半导体技术领域，具体而言涉及一种半导体器件及其制作方法、电子装置。
背景技术
EUV(Extreme Ultraviolet Lithography，极紫外光刻)基础的图形化使未来技术节点继续缩小的有力支撑。然而，EUV与其他光刻技术一样也会在图形粗糙度和蚀刻阻抗方面遇到共同的挑战，这些挑战随着器件工作在更小的关键尺寸特征上变得更关键和重要。然而，如图1所示，常规的LWR(线宽粗糙度)改善方法，例如HBr等离子体处理，H2等离子体处理，光刻胶(PR)离子注入等，存在严重的光刻胶损失。
此外，在常规的图形化工艺中，为了实现精确的图形传递和选择性常常会用到转移层，注入无定形碳(ACL)的含碳材料常用作转移层。然而，对于2xnm及以下技术节点，ACL蚀刻会遭受线扭曲(line wiggling)，出现颈缩剖面问题(necking profile)。如图2所示，ACL蚀刻出现线扭曲，出现颈缩剖面问题，即图中A位置的化学侧面蚀刻比B位置严重的多。而颈缩剖面问题会导致LER(线边缘粗糙度)和关键尺寸缩小能力受到限制。这是因为常规的无定形碳层蚀刻以及随后的薄膜蚀刻会在其表面生成高应力层，并且增强了线扭曲，这使得LER和关键尺寸缩小能力变差。
因此，需要提出一种新的半导体器件的制作方法，以至少部分地解决上述问题。
发明内容
在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
针对现有技术的不足，本发明提出一种新的半导体器件的制作方法，可以改善含碳转移层的颈缩剖面线扭曲问题，进而改善关键尺寸缩小能力和线宽粗糙度。
为了克服目前存在的问题，本发明一方面提供一种半导体器件的制作方法，其包括下述步骤：提供半导体衬底，在所述半导体衬底上形成含碳转移层以及位于所述含碳转移层之上的图形化的掩膜层；以所述图形化的掩膜层为掩膜分多步蚀刻所述含碳转移层，直到达到设定蚀刻深度为止，其中，在每步蚀刻中包括下述步骤：以所述图形化的掩膜层为掩膜蚀刻所述含碳转移层一定深度；去除所述含碳转移层侧壁上的应力层；在所述含碳转移层侧壁上形成第一侧壁保护层。
进一步地，所述含碳转移层为无定形碳层。
进一步地，通过Ar、CH4、N2或CO2等离子冲刷去除所述应力层。
进一步地，所述第一侧壁保护层为硅层。
进一步地，通过直流添加等离子体工艺形成所述第一侧壁保护层。
进一步地，所述直流添加等离子体工艺通过N2、Ar等离子体与直流耦合实现。
进一步地，所述图形化的掩膜层为图形化的光刻胶层。
进一步地，所述图形化的光刻层通过下述步骤形成：在所述含碳转移层上形成光刻胶层，并通过光刻工艺使所述光刻胶层图形化，以形成图形化的光刻胶层；通过定向带状束等离子工艺对所述图形化的光刻胶层实施等离子处理，以改善所述图形化的光刻胶层的线宽粗糙度。
进一步地，所述定向带状束等离子工艺沿所述图形化光刻胶层的长度方向实施。
进一步地，所述定向带状束等离子工艺采用H2、HBr或Ar气体。
进一步地，形成所述图形化的光刻层的步骤还包括：在所述图形化的光刻胶层的侧壁上形成第二侧壁保护层。
进一步地，所述第二侧壁保护层为硅层。
进一步地，通过直流添加等离子体工艺形成所述第二侧壁保护层。
进一步地，所述直流添加等离子体工艺通过N2或Ar等离子体与直流耦合实现。
进一步地，通过极紫外光刻工艺图形化所述光刻胶层。
本发明提出的半导体器件的制作方法，在蚀刻含碳转移层时，分多步进行，在每步步骤先蚀刻一定深度，然后去除蚀刻过程中产生的应力层，以防止该应力层在后续蚀刻中引起和加重线扭曲和颈缩剖面问题，随后在转移层的侧壁上形成保护层，该保护层可以防止在后续蚀刻过程中在转移层已经图形化的部分的侧壁上再次形成应力层，并导致线扭曲和颈缩剖面问题，并且该保护层还可以改善线边缘粗糙度。采用本发明提出的半导体器件的制作方法，经过多步蚀刻达到设定蚀刻深度后，可以获得具有良好剖面和线边缘粗糙度的图形化的含碳转移层。
本发明又一方面提供一种采用上述方法制作的半导体器件，该半导体器件包括：半导体衬底，所述半导体衬底上图形化的含碳转移层，在所述图形化的含碳转移层的侧壁上形成有保护层。
本发明提出的半导体器件具有良好的剖面和线边缘粗糙度。
本发明再一方面提供一种电子装置，其包括如上所述的半导体器件以及与所述半导体器件相连接的电子组件。
本发明提出的电子装置，由于具有上述半导体器件，因而具有类似的优点。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。
附图中：
图1示出了光刻胶层在等离子刻蚀前和HBr等离子体处理之后的高度变化；
图2示出了无定形碳层图形化过程中出现的线扭曲和颈缩剖面问题；
图3示出了根据本发明一实施方式的半导体器件的制作方法的步骤流程图
图4A～图4E示出了根据本发明一实施方式的半导体器件的制作方法依次实施各步骤所获得半导体器件的剖面示意图；
图5示出了根据本发明一实施方式的电子装置的示意图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大自始至终相同附图标记表示相同的元件。
应当明白，当元件或层被称为“在…上”、“与…相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在…上”、“与…直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
空间关系术语例如“在…下”、“在…下面”、“下面的”、“在…之下”、“在…之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在…下面”和“在…下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
如前所述，目前的ACL蚀刻会遭受线扭曲，出现颈缩剖面问题，使得关键尺寸缩小能力和线边缘粗糙度变差，进而影响最终的器件性能。为解决上述问题，本发明提出了一种半导体器件的制作方法，可以改善含碳转移层的颈缩剖面线扭曲问题，进而改善关键尺寸缩小能力和线宽粗糙度，如图3所示，该制作方法包括：步骤301，提供半导体衬底，在所述半导体衬底上形成含碳转移层以及位于所述含碳转移层之上的图形化的掩膜层；步骤302，以所述图形化的掩膜层为掩膜蚀刻所述含碳转移层一定深度；步骤303，去除所述含碳转移层侧壁上的应力层；步骤304，在所述含碳转移层侧壁上形成侧壁保护层；重复步骤S302至步骤S304，直到达到设定蚀刻深度为止。
本发明提出的半导体器件的制作方法，在蚀刻含碳转移层时，分多步进行，在每步步骤先蚀刻一定深度，然后去除蚀刻过程中产生的应力层，以防止该应力层在后续蚀刻中引起和加重线扭曲和颈缩剖面问题，随后在转移层的侧壁上形成保护层，该保护层可以防止在后续蚀刻过程中在转移层已经图形化的部分的侧壁上再次形成应力层，并导致线扭曲和颈缩剖面问题，并且该保护层还可以改善线边缘粗糙度。采用本发明提出的半导体器件的制作方法，经过多步蚀刻达到设定蚀刻深度后，可以获得具有良好剖面和线边缘粗糙度的图形化的含碳转移层。
为了彻底理解本发明，将在下列的描述中提出详细的结构及步骤，以便阐释本发明提出的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
实施例一
下面将参照图4A～图4E对本发明一实施方式的半导体器件的制作方法做详细描述。
首先，如图4A所示，提供半导体衬底400，在所述半导体衬底400上形成含碳转移层401以及位于所述含碳转移层401之上的图形化的掩膜层402。
其中，半导体衬底400可以是以下所提到的材料中的至少一种：Si、Ge、SiGe、SiC、SiGeC、InAs、GaAs、InP或者其它III/V化合物半导体，还包括这些半导体构成的多层结构等或者为绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。作为示例，在本实施例中，半导体衬底400的构成材料选用单晶硅。
含碳转移层401示例性地，例如为无定形碳层，其用于实现更好地图形传递。含碳转移层401可以通过本领域常用的方法，例如PVD(物理气相沉积)、CVD(化学气相沉积)、ALD(原子层沉积)、旋涂法等形成。
图形化的掩膜层402用于定义蚀刻形状，例如NAND快闪存储器中的字线(或控制栅)形状等。图形化的掩膜层402可以采用光刻胶材料或硬掩膜材料。当采用硬掩膜材料时，其可以采用常用的诸如氧化物、氮化物、氮氧化物等硬掩膜材料，并通过常用的光刻蚀刻工艺进行图形化。
当采用光刻胶层材料时，其可以采用常用的正性或负性光阻材料，并通过常用的光刻技术进行图形化，例如193nm ArF(氟化氩)光刻技术等。
示例性地，在本实施例中，图形化的掩膜层402采用光刻胶材料，其通过下述步骤形成：
首先，在含碳转移层401上形成光刻胶层，并通过光刻工艺使所述光刻胶层图形化，以形成图形化的光刻胶层。示例性地，在本实施例中，采用极紫外(EVU)光刻工艺图形化该光刻胶层。
接着，对所述图形化的光刻胶层实施等离子处理，以改善所述图形化的光刻胶层的线宽粗糙度。示例性地，在本实施例中，通过定向带状束等离子工艺(directed ribbonbeam technology)对所述图形化的光刻胶层情形照射来实施等离子处理，一方面使光刻胶层侧壁回流，改善线宽粗糙度(LWR)，另一方面可以防止光刻胶层高度损失。示例性地，在本实施例中，所述定向带状束等离子工艺沿所述图形化光刻胶层的长度方向实施，或沿接触孔/沟槽的长度方向实施。所述定向带状束等离子工艺采用H2、HBr、Ar气体或其它可以改善线宽粗糙度和线边缘粗糙度的常规化学气体。在本实施例中，所谓的长度方向，以图4A～图4E为例，指的是垂直纸面的方向。
接着，在所述图形化的光刻胶层的侧壁上形成第一侧壁保护层。示例性地，所述第一侧壁保护层为硅层，其可以通过直流添加等离子体工艺(DC superimposed plasma)形成。示例性地，所述直流添加等离子体工艺通过N2或Ar等离子体与直流耦合实现。
在本实施例中，通过定向带状束等离子工艺对所述图形化的光刻胶层情形照射来实施等离子处理可以减少施加在光刻胶层顶部的等离子体，从而减少光刻胶层高度损失，因此一方面可以改善线宽粗糙度/线边缘粗糙度，另一方面可以减少光刻胶层损失，这样可以实现更好地图形传递，以最终实现更好的光刻蚀刻结果。
接着，如图4B所示，以所述图形化的掩膜层402为掩膜蚀刻所述含碳转移层401一定深度。
示例性地，通过合适的湿法或干法蚀刻工艺，以图形化的掩膜层402为掩膜蚀刻所述含碳转移层401一定深度，以将掩膜层402的图形化转移到含碳转移层的上部部分区域中。在这里，所述一定深度指的是，相对设定的蚀刻深度或相对含碳转移层401的厚度的几分之一的深度。即，本实施例中，含碳转移层401的蚀刻分多步进行，每步仅蚀刻部分深度，通过多步重复蚀刻步骤来完成整个含碳转移层401的蚀刻过程。
进一步地，在含碳转移层401的蚀刻过程中，等离子体中中性离子对含碳转移层表面的照射会导致形成薄的压应力层403，该压应力层403会增强线扭曲和颈缩剖面问题，使得关键尺寸缩小能力和线宽粗糙度/线边缘粗糙度度更差。
接着，如图4C所示，去除所述含碳转移层401侧壁上的应力层403。
示例性地，通过冲刷(flush)方法去除所述含碳转移层401侧壁上的应力层403。示例性地，可以采用Ar、CH4、N2或CO2冲刷工艺来去除压应力层403，以防止其增强线扭曲和颈缩剖面问题，使得关键尺寸缩小能力和线宽粗糙度/线边缘粗糙度度更差。
接着，如图4D所示，在所述含碳转移层401侧壁上形成第二侧壁保护层404。
示例性地，所述第二侧壁保护层404为硅层，其可以通过直流添加等离子体工艺(DC superimposed plasma)形成。示例性地，所述直流添加等离子体工艺通过N2或Ar等离子体与直流耦合实现。
在本实施例中，第二侧壁保护层404形成在压应力层403所在位置，通过，或形成在压应力层403去除后露出的位置。在本实施例中，通过形成侧壁保护层，可以防止在后续蚀刻过程中在含碳转移层401已经图形化的部分的侧壁上再次形成应力层，并导致线扭曲和颈缩剖面问题，并且该侧壁保护层还可以改善线边缘粗糙度。
接着，重复图4B至图4D的操作，直到达到设定蚀刻深度为止。即，重复图4B至图4D的操作直到将含碳转移层401完成设定深度的蚀刻或完全图形化为止，得到如图4所示的结构。
至此，完成了根据本发明实施例的方法实施的工艺步骤，可以理解的是，本实施例半导体器件制作方法不仅包括上述步骤，在上述步骤之前、之中或之后还可包括其他需要的步骤，例如当形成图4E所示的结构之后，可以继续以图形化的含碳转移层为掩膜蚀刻下方的硬掩膜材料层或目标材料层(图未示)。
本实施例提出的半导体器件的制作方法，在蚀刻含碳转移层时，分多步进行，在每步步骤先蚀刻一定深度，然后去除蚀刻过程中产生的应力层，以防止该应力层在后续蚀刻中引起和加重线扭曲和颈缩剖面问题，随后在转移层的侧壁上形成侧壁保护层，该侧壁保护层可以防止在后续蚀刻过程中在转移层已经图形化的部分的侧壁上再次形成应力层，并导致线扭曲和颈缩剖面问题，并且该保护层还可以改善线边缘粗糙度。采用本发明提出的半导体器件的制作方法，经过多步蚀刻达到设定蚀刻深度后，可以获得具有良好剖面和线边缘粗糙度的图形化的含碳转移层。
实施例二
本发明还提供一种采用上述方法制作的半导体器件，如图4E所示，该半导体器件包括：半导体衬底400，所述半导体衬底上图形化的含碳转移层401，在所述图形化的含碳转移层的侧壁上形成有保护层405。
其中，半导体衬底400可以是以下所提到的材料中的至少一种：Si、Ge、SiGe、SiC、SiGeC、InAs、GaAs、InP或者其它III/V化合物半导体，还包括这些半导体构成的多层结构等或者为绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。作为示例，在本实施例中，半导体衬底400的构成材料选用单晶硅。
含碳转移层401示例性地，例如为无定形碳层，其用于实现更好地图形传递。含碳转移层401可以通过本领域常用的方法，例如PVD(物理气相沉积)、CVD(化学气相沉积)、ALD(原子层沉积)、旋涂法等形成。
保护层405示例性地为硅层，其可以通过直流添加等离子体工艺(DCsuperimposed plasma)形成。
本实施例的半导体器件具有良好的剖面和线边缘粗糙度，因而具有更好的关键尺寸缩小能力和器件性能。
实施例三
本发明的再一个实施例提供一种电子装置，包括半导体器件以及与所述半导体器件相连的电子组件。其中，该半导体器件包括：半导体衬底，所述半导体衬底上图形化的含碳转移层，在所述图形化的含碳转移层的侧壁上形成有保护层。
其中，半导体衬底可以是以下所提到的材料中的至少一种：Si、Ge、SiGe、SiC、SiGeC、InAs、GaAs、InP或者其它III/V化合物半导体，还包括这些半导体构成的多层结构等或者为绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。半导体衬底上可以形成有器件，例如NMOS和/或PMOS等。同样，半导体衬底中还可以形成有导电构件，导电构件可以是晶体管的栅极、源极或漏极，也可以是与晶体管电连接的金属互连结构，等等。此外，在半导体衬底中还可以形成有隔离结构，所述隔离结构为浅沟槽隔离(STI)结构或者局部氧化硅(LOCOS)隔离结构。作为示例，在本实施例中，半导体衬底的构成材料选用单晶硅。
其中，该电子组件，可以为分立器件、集成电路等任何电子组件。
本实施例的电子装置，可以是手机、平板电脑、笔记本电脑、上网本、游戏机、电视机、VCD、DVD、导航仪、照相机、摄像机、录音笔、MP3、MP4、PSP等任何电子产品或设备，也可为任何包括该半导体器件的中间产品。
其中，图5示出手机的示例。手机500的外部设置有包括在外壳501中的显示部分502、操作按钮503、外部连接端口504、扬声器505、话筒506等。
本发明实施例的电子装置，由于所包含的半导体器件具有良好的剖面和线边缘粗糙度，因而具有更好的关键尺寸缩小能力和器件性能。因此该电子装置同样具有类似的优点。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。
Claims (13)
1.一种半导体器件的制作方法，其特征在于，包括下述步骤：
提供半导体衬底，在所述半导体衬底上形成含碳转移层以及位于所述含碳转移层之上的图形化的光刻胶层；
通过定向带状束等离子工艺对所述图形化的光刻胶层实施等离子处理，以改善所述图形化的光刻胶层的线宽粗糙度；
以所述图形化的掩膜层为掩膜分多步蚀刻所述含碳转移层，直到达到设定蚀刻深度为止，
其中，在每步蚀刻中包括下述步骤：
以所述图形化的掩膜层为掩膜蚀刻所述含碳转移层一定深度；
去除所述含碳转移层侧壁上的应力层；
在所述含碳转移层侧壁上形成第一侧壁保护层。
2.根据权利要求1所述的半导体器件的制作方法，其特征在于，所述含碳转移层为无定形碳层。
3.根据权利要求2所述的半导体器件的制作方法，其特征在于，通过Ar、CH4、N2或CO2等离子冲刷去除所述应力层。
4.根据权利要求1所述的半导体器件的制作方法，其特征在于，所述第一侧壁保护层为硅层。
5.根据权利要求4所述的半导体器件的制作方法，其特征在于，通过直流添加等离子体工艺形成所述第一侧壁保护层。
6.根据权利要求5所述的半导体器件的制作方法，其特征在于，所述直流添加等离子体工艺通过N2、Ar等离子体与直流耦合实现。
7.根据权利要求1所述的半导体器件的制作方法，其特征在于，所述定向带状束等离子工艺沿所述图形化光刻胶层的长度方向实施。
8.根据权利要求1所述的半导体器件的制作方法，其特征在于，所述定向带状束等离子工艺采用H2、HBr或Ar气体。
9.根据权利要求1所述的半导体器件的制作方法，其特征在于，形成所述图形化的光刻层的步骤还包括：
在所述图形化的光刻胶层的侧壁上形成第二侧壁保护层。
10.根据权利要求9所述的半导体器件的制作方法，其特征在于，所述第二侧壁保护层为硅层。
11.根据权利要求10所述的半导体器件的制作方法，其特征在于，通过直流添加等离子体工艺形成所述第二侧壁保护层。
12.根据权利要求11所述的半导体器件的制作方法，其特征在于，所述直流添加等离子体工艺通过N2或Ar等离子体与直流耦合实现。
13.根据权利要求1所述的半导体器件的制作方法，其特征在于，通过极紫外光刻工艺图形化所述光刻胶层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610919656.2A CN107978517B (zh) | 2016-10-21 | 2016-10-21 | 半导体器件及其制作方法、电子装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610919656.2A CN107978517B (zh) | 2016-10-21 | 2016-10-21 | 半导体器件及其制作方法、电子装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107978517A CN107978517A (zh) | 2018-05-01 |
| CN107978517B true CN107978517B (zh) | 2020-07-07 |
Family
ID=62004589
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610919656.2A Active CN107978517B (zh) | 2016-10-21 | 2016-10-21 | 半导体器件及其制作方法、电子装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107978517B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111243950B (zh) * | 2020-01-16 | 2023-12-22 | 北京北方华创微电子装备有限公司 | 一种刻蚀方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4424621A (en) * | 1981-12-30 | 1984-01-10 | International Business Machines Corporation | Method to fabricate stud structure for self-aligned metallization |
| CN101800175A (zh) * | 2010-02-11 | 2010-08-11 | 中微半导体设备(上海)有限公司 | 一种含硅绝缘层的等离子刻蚀方法 |
| CN101800174A (zh) * | 2010-02-11 | 2010-08-11 | 中微半导体设备(上海)有限公司 | 一种含碳层的等离子刻蚀方法 |
| CN103681234A (zh) * | 2012-09-10 | 2014-03-26 | 中芯国际集成电路制造(上海)有限公司 | 自对准双重图形的形成方法 |
| CN106910679A (zh) * | 2015-12-22 | 2017-06-30 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制备方法、电子装置 |
-
2016
- 2016-10-21 CN CN201610919656.2A patent/CN107978517B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4424621A (en) * | 1981-12-30 | 1984-01-10 | International Business Machines Corporation | Method to fabricate stud structure for self-aligned metallization |
| CN101800175A (zh) * | 2010-02-11 | 2010-08-11 | 中微半导体设备(上海)有限公司 | 一种含硅绝缘层的等离子刻蚀方法 |
| CN101800174A (zh) * | 2010-02-11 | 2010-08-11 | 中微半导体设备(上海)有限公司 | 一种含碳层的等离子刻蚀方法 |
| CN103681234A (zh) * | 2012-09-10 | 2014-03-26 | 中芯国际集成电路制造(上海)有限公司 | 自对准双重图形的形成方法 |
| CN106910679A (zh) * | 2015-12-22 | 2017-06-30 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制备方法、电子装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN107978517A (zh) | 2018-05-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10049919B2 (en) | Semiconductor device including a target integrated circuit pattern | |
| US9466486B2 (en) | Method for integrated circuit patterning | |
| US20200027735A1 (en) | Semiconductor structure and method for forming same | |
| US20160308027A1 (en) | Process of manufacturing fin-fet device | |
| US7699996B2 (en) | Sidewall image transfer processes for forming multiple line-widths | |
| US20190025694A1 (en) | High resolution photomask or reticle and its method of fabrication | |
| US10483269B2 (en) | EEPROM device | |
| JP5323493B2 (ja) | ストレッサを有する半導体デバイスおよびその製造方法 | |
| US8524604B2 (en) | Method for forming fine pattern of semiconductor device | |
| CN107731666B (zh) | 双重图形化的方法 | |
| CN107978517B (zh) | 半导体器件及其制作方法、电子装置 | |
| CN108010835B (zh) | 一种半导体器件及其制作方法、电子装置 | |
| US20120276745A1 (en) | Method for fabricating hole pattern in semiconductor device | |
| US10685871B2 (en) | Method for forming semiconductor structure | |
| CN107993978B (zh) | 一种半导体器件及其制作方法、电子装置 | |
| KR101892815B1 (ko) | 스페이서 구조체 및 그 제조 방법 | |
| CN107482008B (zh) | 一种半导体器件及其制作方法、电子装置 | |
| CN107665822B (zh) | 一种半导体器件及其制作方法、电子装置 | |
| CN107403754B (zh) | 一种半导体器件及其制作方法、电子装置 | |
| CN106356303B (zh) | 一种半导体器件及其制作方法、电子装置 | |
| JP2009021550A (ja) | 半導体装置の製造方法 | |
| CN107464781B (zh) | 一种半导体器件及其制作方法、电子装置 | |
| CN104064449B (zh) | 一种半导体器件的制造方法 | |
| CN113496874B (zh) | 半导体结构及半导体结构的形成方法 | |
| CN110491835B (zh) | 一种半导体器件及其制作方法、电子装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |