CN107977320A - 存储***及其损耗均衡方法 - Google Patents
存储***及其损耗均衡方法 Download PDFInfo
- Publication number
- CN107977320A CN107977320A CN201710741407.3A CN201710741407A CN107977320A CN 107977320 A CN107977320 A CN 107977320A CN 201710741407 A CN201710741407 A CN 201710741407A CN 107977320 A CN107977320 A CN 107977320A
- Authority
- CN
- China
- Prior art keywords
- line
- memory block
- write
- write operation
- wear leveling
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
- G06F12/023—Free address space management
- G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
- G06F12/023—Free address space management
- G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
- G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
- G06F3/0614—Improving the reliability of storage systems
- G06F3/0619—Improving the reliability of storage systems in relation to data integrity, e.g. data losses, bit errors
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
- G06F3/0614—Improving the reliability of storage systems
- G06F3/0616—Improving the reliability of storage systems in relation to life time, e.g. increasing Mean Time Between Failures [MTBF]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0638—Organizing or formatting or addressing of data
- G06F3/064—Management of blocks
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
- G06F3/065—Replication mechanisms
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
- G06F3/0671—In-line storage system
- G06F3/0673—Single storage device
- G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
- G06F3/0671—In-line storage system
- G06F3/0683—Plurality of storage devices
- G06F3/0688—Non-volatile semiconductor memory arrays
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/10—Providing a specific technical effect
- G06F2212/1032—Reliability improvement, data loss prevention, degraded operation etc
- G06F2212/1036—Life time enhancement
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/72—Details relating to flash memory management
- G06F2212/7201—Logical to physical mapping or translation of blocks or pages
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/72—Details relating to flash memory management
- G06F2212/7204—Capacity control, e.g. partitioning, end-of-life degradation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/72—Details relating to flash memory management
- G06F2212/7205—Cleaning, compaction, garbage collection, erase control
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/72—Details relating to flash memory management
- G06F2212/7211—Wear leveling
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Human Computer Interaction (AREA)
- Computer Security & Cryptography (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
一种存储***包括:存储器件,其对存储器件中包括的多个存储块之中的存储块中包括的线执行写入操作;计数单元,其对多个存储块中的每个存储块的写入计数进行计数,并且输出写入计数;第一损耗均衡单元,其通过将多个存储块中的每个存储块的线移位来执行损耗均衡操作;以及第二损耗均衡单元,其基于写入计数来检测多个存储块之中的热存储块和冷存储块,并且将热存储块与冷存储块交换,其中第二损耗均衡单元基于写入计数来选择多个存储块之中的至少一个存储块,并且检查是否对选中的存储块中包括的线中的每个线执行了写入操作。
Description
相关申请的交叉引用
本申请要求2016年10月24日在韩国知识产权局提交的申请号为10-2016-0138356的韩国专利申请的优先权,其公开通过引用整体合并于此。
技术领域
示例性实施例涉及一种存储***,更具体地,涉及一种对非易失性存储器件执行损耗均衡的存储***及其操作方法。
背景技术
半导体存储器件通常被分为易失性存储器件和非易失性存储器件。
虽然易失性存储器件具有高的写入和读取速度,但是当电源被切断时其丢失储存在其中的数据。易失性存储器件的示例包括动态随机存取存储器(DRAM)、静态RAM(SRAM)等。虽然非易失性存储器件具有相对低的写入速度和读取速度,但是即使在电源被切断时其仍保留储存在其中的数据。因此,通常,当需要储存不管电源状态如何都应该被保留的数据时,使用非易失性存储器件。非易失性存储器件的代表性示例包括只读存储器(ROM)、掩模ROM(MROM)、可编程ROM(PROM)、可擦除可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)、快闪存储器、相变RAM(PCRAM)、磁性RAM(MRAM)、电阻式RAM(RRAM)、铁电RAM(FRAM)等。
诸如RRAM和PCRAM的非易失性存储器件具有有限的写入耐久性。写入耐久性可以被定义为在储存介质失去其可靠性之前允许存储块的编程循环/写入循环的数量。写入耐久性可以通过估计存储器被使用的多么频繁和多么均匀来计算。
因此,当写入操作集中在特定单元时,存储器件的寿命可能会迅速降低。通常,为了解决上述问题,执行损耗均衡操作,使得对存储器件的单元区域更均匀地执行写入操作。损耗均衡操作是用于改善储存介质的写入耐久性的技术。在这种技术中,当将数据写入储存介质时,对各个存储单元执行分布式写入操作。因此,可以减少储存介质的特定存储单元的重复使用,并且可以更均匀地使用存储单元。通常,损耗均衡操作通过存储器控制器来执行。例如,存储器控制器控制存储单元使得:当从主机接收到对储存介质的写入请求时,考虑到重写操作的数量,通过执行逻辑地址与物理地址之间的适当映射操作来主要对空存储单元之中被较少使用的存储单元执行写入操作。
发明内容
各种实施例涉及一种存储***及其操作方法,该存储***能够检查对存储区域的重复写入操作并对存储区域分类,使得对存储区域均匀地执行写入操作。
根据本发明的实施例,存储***包括:存储器件,被配置为对存储器件中包括的多个存储块之中的存储块中包括的一个或更多个线执行写入操作;计数单元,被配置为对所述多个存储块中的每个存储块的写入计数进行计数,并且输出写入计数;第一损耗均衡单元,被配置为通过将所述多个存储块中的每个存储块的所述一个或更多个线移位来执行损耗均衡操作;以及第二损耗均衡单元,被配置为基于写入计数来检测所述多个存储块之中的热存储块和冷存储块,并且将热存储块与冷存储块交换,其中第二损耗均衡单元基于写入计数来选择所述多个存储块之中的至少一个存储块,并且检查是否对选中的存储块中包括的所述一个或更多个线中的每个线执行了写入操作。
根据本发明的实施例,存储***的操作方法包括:对存储器件的多个存储块的写入操作的数量进行计数,并且输出写入计数;通过将所述多个存储块中的每个存储块中包括的多个线移位来执行第一损耗均衡操作;通过基于写入计数检测所述多个存储块之中的热存储块和冷存储块以及将热存储块与冷存储块交换来执行第二损耗均衡操作;基于写入计数来选择所述多个存储块中的至少一个存储块,以及通过检查是否对选中的存储块中包括的所述多个线中的每个线执行了写入操作来检测热线。
根据本发明的实施例,存储***的操作方法包括:对可变电阻存储器件的多个存储块的写入操作的数量计数,且输出写入计数;通过将所述多个存储块中的每个存储块中包括的多个线移位来执行第一损耗均衡操作;通过基于写入计数检测所述多个存储块之中的热存储块和冷存储块以及将热存储块与冷存储块交换来执行第二损耗均衡操作;基于写入计数来选择所述多个存储块中的至少一个存储块,且根据对所述多个线执行的写入操作的数量来将选中的存储块中包括的所述多个线分组为顶部组、中间组和底部组;以及当选中的存储块的写入计数大于或等于第一参考值时,在规则循环中,根据被分组的线的数量和对底部组执行的写入操作的数量来将顶部组的线检测为热线。
附图说明
参考附图通过下面的详细描述,本发明的上述特征和优点以及其它特征和优点对于本发明所属领域的技术人员将变得更加明显,其中:
图1是图示根据本发明的实施例的存储***的框图。
图2是图示根据本发明的实施例的在图1的存储器件中执行的损耗均衡操作的示图。
图3是图示根据本发明的另一实施例的在图1的存储器件中执行的损耗均衡操作的示图。
图4A和图4B是图示将用于图3的损耗均衡操作的多个线重新分组的示例性操作的示图。
图5是图示根据本发明的实施例的图1的存储***的操作的流程图。
具体实施方式
下面将参考附图更详细地描述各种实施例。然而,本公开可以以不同的形式实施,并且不应被解释为局限于本文所阐述的实施例。相反,提供这些实施例,使得本公开将是彻底和完整的,并且将向本领域技术人员充分地传达本公开的范围。贯穿本公开,在本公开的各个附图和实施例中,相同的附图标记表示相同的部分。
应注意,附图是简化的原理图,因此不一定按比例绘制。在一些情况下,附图的各个部分可能已被夸大,以便更清楚地图示所示实施例的某些特征。
还应注意到,在下面的描述中,为了便于理解本发明,阐述了具体细节,然而,在没有这些具体细节中的一些的情况下,可以实践本发明。而且,应注意,众所周知的结构和/或过程可能仅仅被简要描述或者根本没有被描述,以避免不必要的众所周知的细节与本公开混淆。
还应注意的是,在一些情况下,对相关领域的技术人员明显的是,关于一个实施例描述的元件(也称为特征)可以单独使用或与另一实施例的其他元件组合使用,除非另外具体说明。
图1是图示根据本发明的实施例的存储***100的框图。
参考图1,存储***100可以包括存储器控制器200和存储器件300。存储器控制器200可以响应于来自主机(未示出)的请求而产生命令CMD和地址ADD,并且将数据DATA储存在存储器件300中或从存储器件300读取数据DATA。
图1所示的存储器件300可以是或包括PCRAM。然而,本公开不限于此。在其他实施例中,存储器件300可以是或包括诸如MRAM、RRAM和FRAM的可变电阻存储器件。可变电阻存储器件可以通过存储单元的电阻来划分储存在其中的数据。此外,可变电阻存储器件可以支持重写操作,而不需要在将数据写入存储器件之前执行擦除操作。即,通过写入操作,已经储存在存储单元中的数据“0”可以被改变为数据“1”,或者数据“1”可以被改变为数据“0”。因此,存储器件300可以基于被执行写入操作的单元,例如,基于线或字来被损耗。
存储器件300可以包括多个存储块310至330。存储块310至330中的每个存储块可以包括多个线,即第一线至第N线。如上所述,因为写入操作基于线来执行,所以存储器件300可以基于线或者基于包括第一线至第N线的存储块来执行损耗均衡操作。
存储器控制器200可以包括损耗均衡模块220。如图1所示,损耗均衡模块220可以包括计数单元221以及第一损耗均衡单元222和第二损耗均衡单元223。当从主机接收到写入操作的请求时,计数单元221可以对存储器件300的存储块310至330中的每个存储块的写入操作的数量进行计数。基于由计数单元221计数的写入操作的数量,第一损耗均衡单元222和第二损耗均衡单元223可以分别执行静态损耗均衡操作和动态损耗均衡操作。
静态损耗均衡操作可以在规则循环(regular cycle)中将存储区域移位,而不管每个存储区域的损耗程度如何。动态损耗均衡操作可以比较各个存储区域的损耗程度,并且可以将热区域与冷区域交换。如上所述,存储器件300基于线来执行写入操作。然而,为了检查由于基于线的写入操作而导致的损耗程度,写入操作的频率必须基于线来测量,即,应该计数针对每个线的写入操作的数量。这会在存储***100的操作中引起大量开销。
在实施例中,计数单元221可以基于存储块来对写入操作的数量进行计数。第二损耗均衡单元223可以通过将具有大计数数量的存储块与具有小计数数量的存储块交换来执行存储块310至330之间的动态损耗均衡操作。此外,第一损耗均衡单元222可以通过将存储块310至330中的每个存储块的第一线至第N线移位来执行静态损耗均衡操作。因此,可以基本上补偿存储块中的第一线至第N线之间的损耗程度的不平衡。
存储器控制器200还可以包括地址映射单元210。地址映射单元210可以将从主机传输的数据的逻辑地址转换成与存储器件300的物理区域相对应的物理地址。地址映射单元210可以将逻辑地址与物理地址之间的对应关系储存在包括在其中的映射表中,并且根据随后的操作来更新储存在映射表中的对应关系。
具体地,当损耗均衡模块220移位或交换存储区域时,储存在存储区域中的数据被移动。例如,已经分别储存在第一线至第N线中的数据中的每个可以被移动到随后的线。可替换地,储存在存储块310至330之中的热存储块和冷存储块中的数据彼此交换。因此,数据的逻辑地址与储存数据的存储区域的物理地址之间的关系可以被改变。地址映射单元210可以将改变的关系更新到映射表。这种通过地址映射单元210执行的逻辑地址与物理地址之间的映射操作是公知的技术,因此省略其详细描述。
图2是图示根据本发明的实施例的在图1的存储器件300中执行的损耗均衡操作的示图。
参考图2,作为示例,图示了包括M个存储块BLOCK0至BLOCKM的存储器件300,存储块BLOCK0至BLOCKM的每个存储块包括N个线LINE1至LINEN。在图2中,附图标记“WCNT”表示写入操作的数量,在下面也被称为写入计数。
计数单元221可以对存储块BLOCK0至BLOCKM中的每个存储块的写入计数WCNT进行计数,并且管理存储块BLOCK0至BLOCKM中的每个存储块的写入计数WCNT。第二损耗均衡单元223可以执行检测存储块BLOCK0至BLOCKM之中具有最大写入计数WCNT的热存储块和具有最小写入计数WCNT的冷存储块以及将热存储块与冷存储块交换的动态损耗均衡操作。此外,第一损耗均衡单元222可以执行在规则循环中将存储块BLOCK0至BLOCKM中的每个存储块的第一线LINE1至第N线LINEN移位的静态损耗均衡操作。例如,第一损耗均衡单元222可以执行在规则循环中设置并移位第一线LINE1至第N线LINEN之中未被执行写入操作的间隙线的起始间隙损耗均衡操作。
图2所示的损耗均衡操作可以在减小存储***的开销的同时,减轻被执行写入操作的存储块的线之间的损耗程度的不平衡。
本发明的另一实施例提供了一种有效方法,该有效方法用于当写入操作过度集中于特定线或对相邻线执行了相对大量的写入操作时,实质上减小相应线上的写入操作的数量。该方法包括基于执行写入操作的线来执行动态损耗均衡操作。
如图3所示,存储器件300可以包括M个存储块(未示出)。根据实施例,M个存储块中的一些可以被选择并被额外监测。这个实施例可以减小由于额外监测操作而引起的存储***100的负担。参考图3,作为示例,图示了从M个存储块选择四个存储块BLOCK2、BLOCK3、BLOCK7和BLOCK9。然而,本公开不限于此。考虑到由于额外监测操作引起的开销,可以相应地调整选中的存储块的数量。
要被选择用于额外监测的存储块可以在规则循环中来更新。额外监测操作可以被提供以单独管理在损耗程度上具有相对大的不平衡的存储块,并且可以在规则循环中对写入操作进行计数以及替换存储块。因此,计数单元221不仅可以检查通过对存储块的所有写入操作的数量进行计数而获得的第一计数WCNT,还可以检查通过对规则循环中的写入操作的数量进行计数而获得的第二计数△WCNT。基于第二计数△WCNT,可以选择多个存储块之中具有在预设上限范围内的值的存储块。每次经过规律周期,第二损耗均衡单元223可以检查存储块的第二计数△WCNT,选择新添加的存储块,以及根据检查结果来用现有的存储块替换新添加的存储块。
选中的存储块可以由第二损耗均衡单元223来监测。为了对选中的存储块的线执行动态损耗均衡操作,第二损耗均衡单元223可以检查对线执行的写入操作。参考图3,第二损耗均衡单元223可以产生标志数据F以检查对包括在选中的存储块BLOCK2、BLOCK3、BLOCK7和BLOCK9中的线LINE1至LINEN的写入操作。
根据第一实施例,由第二损耗均衡单元223产生的标志数据F可以包括1比特位数据。第二损耗均衡单元223可以通过检查是否已经对多个线LINE1至LINEN中的每个线执行了写入操作来产生标志数据F。例如,在已经对线LINE1至LINEN中的每个线执行了写入操作的情况下,对应的标志数据F可以转变为高电平“1”。在还未对线LINE1至LINEN中的每个线执行写入操作的情况下,对应的标志数据F可以变为低电平“0”。第二损耗均衡单元223可以在规则循环中对高电平的标志数据F的数量进行计数,从而检查第三计数△FCNT。
第二损耗均衡单元223可以基于第二计数ΔWCNT和第三计数△FCNT在规则循环中对选中的存储块BLOCK2、BLOCK3、BLOCK7和BLOCK9的线LINE1至LINEN执行动态损耗均衡操作。为此,第二损耗均衡单元223可以将第二计数△WCNT与第一阈值V1进行比较,并且将第三计数△FCNT与第二阈值V2进行比较。这里,第一阈值V1可以基于存储器件300的写入耐久性,即基于允许对多个线LINE1至LINEN执行的写入操作的最大计数来设置。即,基于影响储存在存储器件300中的数据的写入计数,第一阈值V1可以被设置为以预定比例小于写入计数的值。此外,第二阈值V2可以基于线LINE1到LINEN的数量来设置。
第二损耗均衡单元223可以在规则循环中执行比较操作。如果第二计数△WCNT大于或等于第一阈值V1且第三计数△FCNT小于或等于第二阈值V2,则第二损耗均衡单元223可以将已经被执行了写入操作的线,即对应的标志数据F已经转变为高电平的线,检测为热线。当对相应存储块执行的写入操作的数量大于参考值时,第二计数△WCNT可以大于或等于第一阈值V1。当对相应存储块执行的大于参考值的写入操作集中于特定线时,第三计数△FCNT可以小于或等于第二阈值V2。
因此,第二损耗均衡单元223可以将这样的特定线检测为热线。第一损耗均衡单元222可以额外地移位检测到的热线。可替换地,第二损耗均衡单元223可以通过将检测到的热线与冷线交换来执行动态损耗均衡操作。在这方面,对应的标志数据F为低电平的线或没有储存数据的新空线可以被选择作为冷线。
根据第一实施例的使用1比特位标志数据F的损耗均衡操作可以检查是否对每个线执行了写入操作,从而有效地保持线之间的写入计数的平衡,该线中的每个线为用于写入操作的单元。然而,由于检查了是否已经执行了写入操作,因此不可能检查对相应线执行了多少次写入操作。因此,即使当已经被执行了写入操作的线之间的写入计数的偏差相对大时,也可能难以检查偏差。
在根据第二实施例的损耗均衡操作中,当选中的存储块被监测时,对选中的存储块的多个线执行的写入操作的数量可以被检查。参考图3,第二损耗均衡单元223可以检查对多个线LINE1至LINEN的写入操作的数量,并且产生标志数据F。这里,由第二损耗均衡单元223产生的标志数据F可以包括2比特位数据并且被如表1所示地定义。
<表1>
数据 | 定义 |
00 | 底部组(最小值) |
01 | 第一中间组(底部组+1) |
10 | 第二中间组(第一中间组+1) |
11 | 顶部组(﹥第二中间组) |
即,第二损耗均衡单元223可以使用2比特位标志数据F来检查对多个线LINE1至LINEN中的每个线执行的写入操作的数量,并且根据多个线LINE1至LINEN的写入操作的数量来将多个线LINE1至LINEN分组。多个线LINE1至LINEN可以被分成如表1所示的四个组。四个组可以包括:底部组,其中已经执行的写入操作的数量是最小数量(例如,0);第一中间组,其中已经执行的写入操作的数量比最小数量大1;第二中间组,其中已经执行的写入操作的数量比第一中间组的已经执行的写入操作的数量大1;以及顶部组,其中已经执行的写入操作的数量大于第二中间组的已经执行的写入操作的数量。四个组基于2比特位标志数据F而分别被表示为第一数据至第四数据00、01、10和11。
此外,因为第二损耗均衡单元223将多个线LINE1至LINEN划分为有限数量的组(即,四个组),所以随着写入操作被不断执行,需要将多个线LINE1至LINEN重新分组。例如,随着写入操作被不断执行,已经包括在底部组中的所有线可以被移动到中间组或顶部组。在这种情况下,需要将包括在中间组或顶部组中的线重新分组。将参考图4A和图4B来详细描述该重新分组操作。
图4A和图4B是图示将用于图3的损耗均衡操作的多个线重新分组的操作的示图。图4A和图4B图示包括16个线LINE的单个存储块作为示例,并且示出了随着写入操作被执行,线LINE的标志数据FLAG的变化。
参考图4A和图4B,在步骤1处,第三线至第七线和第九线至第十一线被定义为底部组。该步骤是执行大量写入操作之前的初始步骤。其每个线都未被执行写入操作的线可以被包括在底部组中。第二损耗均衡单元223可以为被分配在底部组中的第三线至第七线和第九线至第十一线产生具有第一数据00的标志数据FLAG。此外,第二损耗均衡单元223可以产生并储存表示对底部组执行的写入操作的数量的第四计数ΔBCNT。可以检查到表示相应存储块的写入计数的第二计数△WCNT也具有小值“15”。
随着写入操作被不断执行,多个线LINE的标志数据FLAG可以由第二损耗均衡单元223来改变。参考图4A和图4B的步骤2,与步骤1相比,与第一线至第七线和第九线至第十一线相对应的标志数据FLAG已经改变。即,与第一线和第二线相对应的标志数据FLAG从第二数据01变为第三数据10。这表示已经再一次分别对第一线和第二线执行了写入操作,使得属于第一中间组的第一线和第二线被分类为第二中间组。此外,分别再一次对第三线至第七线和第九线至第十一线执行写入操作,使得属于底部组的所有线现在被分类为属于第一中间组。
因此,可以检查到包括在底部组中的第三线至第七线和第九线至第十一线全都被移动到第一中间组,并且所有线LINE都属于除了底部组之外的中间组和顶部组。最终,包括在中间组或顶部组中的线可以被重新分类。用于将线重新分类的方法可以取决于相应存储块的写入计数,即第二计数△WCNT。
参考图4A,与根据写入操作的第一线至第七线和第九线至第十一线的标志数据FLAG的变化相比,第二计数△WCNT已经从值“15”大大增加到值“34”。即,第二计数△WCNT由于集中于顶部组中的第八线的写入操作而大大增加。例如,在已经分别对第一线至第七线和第九线至第十一线执行了10次写入操作时,已经对顶部组中的第八线执行了9次写入操作。因此,包括在顶部组和第二中间组中的线之间的写入计数的间隙被进一步扩大。因此,当包括在第一中间组和第二中间组中的线被再次分别重新分类为底部组和第一中间组时,顶部组的第八线可以保持原样。如步骤3所示,属于第一中间组的第三线至第七线、第九线至第十一线以及第十四至第十六线被重新分类为底部组,属于第二中间组的第一线、第二线、第十二线以及第十三线被重新分类为第一中间组。
另一方面,参考图4B,第二计数△WCNT与根据写入操作的第一线至第七线和第九线至第十一线的标志数据FLAG的变化成比例地增加。即,可以表示第二计数△WCNT通过分别对第一线至第七线和第九线至第十一线执行一次写入操作来增加,使得对其他线没有执行写入操作。因此,包括在顶部组和第二中间组中的线之间的写入计数的间隙不大。因此,包括在第一中间组和第二中间组中的线分别被重新分类为底部组和第一中间组,而包括在顶部组中的线可以被重新分类为第二中间组。如步骤3所示,属于第一中间组的第三线至第七线、第九线至第十一线以及第十四线至第十六线被重新分类为底部组,而属于第二中间组的第一线、第二线、第十二线以及第十三线被重新分类为第一中间组。此外,属于顶部组的第八线被重新分类为第二中间组。参考图4A和图4B,对底部组执行的写入操作的数量可以通过重新分组操作来改变。由此,第二损耗均衡单元223可以将第四计数ΔBCNT增加1并且将其储存。
根据表1所示的定义,第一中间组和第二中间组的写入计数△BCNT+1和△BCNT+2可以使用表示底部组的写入计数的第四计数△BCNT来检查。此外,第二损耗均衡单元223可以使用线的数量和每组的写入计数而从表示相应存储块的写入计数的第二计数△WCNT计算顶部组的写入计数(△WCNT-(线的数量*写入计数))。因此,第二损耗均衡单元223可以通过考虑第二计数△WCNT和第四计数△BCNT以及各个组的线的数量来计算顶部组的写入计数,然后根据计算的写入计数来将顶部组中的每个线检测为热线。
图5是图示根据本发明的实施例的图1的存储***的操作的流程图。
1)计数写入操作(S510)
计数单元221(参考图1)可以对在存储器件300(参考图1)中执行的写入操作的数量进行计数。计数单元221不仅可以对包括在存储器件300中的存储块310至330(参考图1)的整个写入计数(即,第一计数WCNT)进行计数,还可以对基于存储块310至330中的每个存储块的在规则循环中的写入计数(即,第二计数△WCNT)进行计数。
2)第一损耗均衡和第二损耗均衡(S520)
第一损耗均衡单元222和第二损耗均衡单元223(参考图1)可以基于由计数单元221计数的写入计数来对存储器件300的多个存储块310至330执行第一损耗均衡操作和第二损耗均衡操作。即,第一损耗均衡单元222可以通过将包括在存储块310至330中的每个存储块中的线LINE1至LINEN(参考图2)移位来执行静态损耗均衡操作。第二损耗均衡单元223可以通过基于由计数单元221计数的写入计数来检测多个存储块310至330之中的热存储块和冷存储块以及将热存储块与冷存储块交换来执行动态损耗均衡操作。
3)选择监测块(S530)
第二损耗均衡单元223可以根据由计数单元221计数的写入计数来选择存储块310至330之中的至少一个存储块。这里,第二损耗均衡单元223可以在规则循环中检查存储块310至330的写入计数,并且选择其写入计数在预设上限范围(MAX)内的预定数量的存储块。可替换地,第二损耗均衡单元223可以在规则循环中检查存储块310至330之中除了先前选中的存储块之外的第一存储块的写入计数。第二损耗均衡单元223可以在第一存储块之中选择其写入计数大于或等于参考值的第二存储块作为检查结果,然后在第二存储块和先前选中的存储块之中选择其写入计数为预设上限范围(MAX)的预定数量的存储块。
4)检查/分组写入操作线(S540)
根据第一实施例,第二损耗均衡单元223可以检查是否已经对在步骤S530处选中的存储块中包括的多个线LINE1至LINEN执行了写入操作。为此,1比特位标志数据可以被分配给多个线LINE1至LINEN中的每个线。第二损耗均衡单元223可以改变多个线LINE1至LINEN之中已经被执行了写入操作的线的标志数据,并且通过对其标志数据已经转换为高电平的线的数量(即,第三计数△FCNT)进行计数来检查是否已经对多个线LINE1至LINEN执行了写入操作。
根据第二实施例,第二损耗均衡单元223可以使用2比特位标志数据来检查对多个线LINE1至LINEN执行的写入操作的数量,并且根据对包括在选中的存储块中的线LINE1至LINEN中的每个线执行的写入操作的数量来将多个线LINE1至LINEN分组。这里,2比特位标志数据可以被分配给线LINE1至LINEN的每个线。第二损耗均衡单元223可以使用2比特位标志数据的第一数据至第四数据00、01、10和11来将多个线LINE1至LINEN分类为底部组、第一中间组、第二中间组以及顶部组,并且将对底部组执行的写入操作的数量单独储存为第四计数△BCNT。
此外,随着写入操作被不断执行,第二损耗均衡单元223可以将多个线LINE1至LINEN重新分组。在底部组的所有线被重新分类为第一中间组、第二中间组或顶部组并且底部组中不再有线的情况下,第二损耗均衡单元223可以分别将第一中间组和第二中间组的线重新分类为底部组和第一中间组。第二损耗均衡单元223可以分别将第一中间组和第二中间组的线的标志数据从第二数据01和第三数据10改变为第一数据00和第二数据01。这里,第二损耗均衡单元223可以将表示对底部组的写入操作的数量的计数增加1并储存。如果选中的存储块的写入计数小于参考值,则顶部组的线也可以被重新分类为第二中间组。
5)比较计数并检测热线(S550和S560)
在步骤S550处,第二损耗均衡单元223可以检查选中的存储块的写入计数。如果写入计数大于或等于第一阈值V1(在步骤550处为“是”),则在步骤S560处,第二损耗均衡单元223可以针对包括在选中的存储块中的多个线LINE1至LINEN来检测热线。
根据第一实施例,可以将在步骤S540处被计数的其标志数据已经转变为高电平的线的数量与第二阈值V2进行比较。当计数的线的数量小于或等于第二阈值V2时,与高电平的标志数据相对应的线可以被检测为热线。第一损耗均衡单元222可以将检测到的热线额外地移位,或者第二损耗均衡单元223可以选择其标志数据未被改变的线作为冷线,并且将检测到的热线与选中的冷线交换。
根据第二实施例,顶部组可以根据在步骤S540处被分类的底部组、第一中间组、第二中间组和顶部组的线的数量以及对底部组执行的写入操作的数量两者而被检测为热线。第二损耗均衡单元223可以基于对底部组执行的写入操作的数量来检查对第一中间组和第二中间组执行的写入操作的数量。此外,对顶部组执行的写入操作的数量可以使用储存的写入操作的数量和每个组的线的数量、从选中的存储块的写入计数来计算。因此,第二损耗均衡单元223可以根据计算结果来将顶部组的线检测为热线。如果顶部组的线被检测为热线,则第一损耗均衡单元222可以将检测到的热线额外地移位,或者第二损耗均衡单元223可以将检测到的热线与底部组的线交换。
根据各种实施例,可以单独检查是否已经对存储器件中的被执行写入操作的基本区域(例如每个线)执行了写入操作。因此,可以容易地检测到已经执行了相对大量的写入操作的区域,从而可以有效地执行损耗均衡操作。为了实现此,基于包括多个线的存储块来对写入操作进行计数,并且选择要被监测的线。对于选中的线,仅检查写入操作是否已经被执行,以代替对写入操作的数量进行计数,从而可以减少操作存储***的开销。
此外,已经被执行写入操作的线使用最小值信息来分类为若干组,从而防止已经被执行写入操作的线之间的写入计数的偏差被过度增加,并且可以减少当检测到热线时可以发生的错误。
尽管为了说明的目的已经描述了各种实施例,但是对于本领域技术人员将明显的是,在不脱离所附权利要求所限定的本公开的精神和范围的情况下,可以进行各种改变和修改。
Claims (20)
1.一种存储***,包括:
存储器件,被配置为对存储器件中包括的多个存储块之中的存储块中包括的一个或更多个线执行写入操作;
计数单元,被配置为对所述多个存储块中的每个存储块的写入计数进行计数,并且输出写入计数;
第一损耗均衡单元,被配置为通过将所述多个存储块中的每个存储块的所述一个或更多个线移位来执行损耗均衡操作;以及
第二损耗均衡单元,被配置为基于写入计数来检测所述多个存储块之中的热存储块和冷存储块,并且将热存储块与冷存储块交换,
其中,第二损耗均衡单元基于写入计数来选择所述多个存储块之中的至少一个存储块,并且检查是否对选中的存储块中包括的所述一个或更多个线中的每个线执行了写入操作。
2.如权利要求1所述的存储***,其中,在规则循环中,当选中的存储块的写入计数大于或等于第一参考值并且被执行了写入操作的第一线的数量小于或等于第二参考值时,第二损耗均衡单元将第一线检测为热线。
3.如权利要求1所述的存储***,其中,第二损耗均衡单元产生标志数据以检查对所述一个或更多个线的写入操作,以及其中,存储器件是可变电阻存储器件。
4.一种用于存储***的操作方法,包括:
对存储器件的多个存储块的写入操作的数量进行计数,并且输出写入计数;
通过将所述多个存储块中的每个存储块中包括的多个线移位来执行第一损耗均衡操作;
通过基于写入计数检测所述多个存储块之中的热存储块和冷存储块以及将热存储块与冷存储块交换来执行第二损耗均衡操作;
基于写入计数来选择所述多个存储块中的至少一个存储块,以及通过检查是否对选中的存储块中包括的所述多个线中的每个线执行了写入操作来检测热线。
5.如权利要求4所述的操作方法,其中,在规则循环中,当选中的存储块的写入计数大于或等于第一参考值并且被执行了写入操作的第一线的数量小于或等于第二参考值时,第一线被检测为热线。
6.如权利要求5所述的操作方法,还包括:
通过将检测到的热线移位来执行第一损耗均衡操作。
7.如权利要求5所述的操作方法,还包括:
在所述多个线之中选择未被执行写入操作的第二线作为冷线;以及
将检测到的热线与选中的冷线交换。
8.如权利要求5所述的操作方法,还包括:
产生分配给选中的存储块中包括的所述多个线中的每个线的1比特位的标志数据。
9.如权利要求8所述的操作方法,其中,通过检查是否对所述多个线执行了写入操作来检测热线的步骤包括:
将所述多个线之中被执行了写入操作的线的标志数据从低电平改变为高电平;
对改变为高电平的标志数据的数量进行计数;以及
当选中的存储块的写入计数大于或等于第一参考值时,将计数的标志数据的数量与第二参考值进行比较。
10.如权利要求4所述的操作方法,其中,选择所述多个存储块中的至少一个存储块的步骤包括:
在规则循环中检查所述多个存储块的写入计数;以及
选择写入计数在预设上限范围内的预定数量的存储块作为检查结果。
11.如权利要求4所述的操作方法,其中,选择所述多个存储块中的至少一个存储块的步骤包括:
在规则循环中,检查所述多个存储块之中除了先前选中的存储块之外的第一存储块的写入计数;
在第一存储块之中选择写入计数大于或等于第三参考值的第二存储块作为检查结果;以及
在第二存储块和先前选中的存储块之中选择写入计数在预设上限范围内的预定数量的存储块。
12.如权利要求5所述的操作方法,其中,写入操作基于所述多个线来执行。
13.如权利要求12所述的操作方法,其中,第一参考值基于允许对所述多个线执行的写入操作的最大计数来设置,以及第二参考值基于线的数量来设置。
14.一种用于存储***的操作方法,包括:
对可变电阻存储器件的多个存储块的写入操作的数量进行计数,并且输出写入计数;
通过将所述多个存储块中的每个存储块中包括的多个线移位来执行第一损耗均衡操作;
通过基于写入计数检测所述多个存储块之中的热存储块和冷存储块以及将热存储块与冷存储块交换来执行第二损耗均衡操作;
基于写入计数来选择所述多个存储块中的至少一个存储块,并且根据对所述多个线执行的写入操作的数量来将选中的存储块中包括的所述多个线分组为顶部组、中间组和底部组;以及
当选中的存储块的写入计数大于或等于第一参考值时,在定期循环中,根据被分组的线的数量和对底部组执行的写入操作的数量来将顶部组的线检测为热线。
15.如权利要求14所述的操作方法,还包括:
产生分配给选中的存储块中包括的所述多个线中的每个线的2比特位的标志数据。
16.如权利要求15所述的操作方法,其中,将所述多个线分组的步骤包括:
使用2比特位标志数据的第一数据至第四数据来将所述多个线分类为底部组、第一中间组、第二中间组以及顶部组;以及
储存对底部组执行的写入操作的数量。
17.如权利要求16所述的操作方法,其中,将所述多个线分类为底部组、第一中间组、第二中间组以及顶部组的步骤包括:
将所述多个线之中未被执行写入操作的线分类为底部组;
将底部组的线之中被执行了一次写入操作的线分类为第一中间组;
将第一中间组的线之中被再一次执行了写入操作的线分类为第二中间组;以及
将第二中间组的线之中被至少再一次执行了写入操作的线分类为顶部组。
18.如权利要求17所述的操作方法,其中,当底部组的所有线被分类为第一中间组、第二中间组或顶部组时,将所述多个线分组的步骤还包括:
分别将第一中间组和第二中间组的线重新分类为底部组和第一中间组;以及
将对底部组执行的写入操作的数量增加1。
19.如权利要求18所述的操作方法,其中,将第一中间组和第二中间组的线重新分类的步骤包括:
当选中的存储块的写入计数小于或等于第二参考值时,将顶部组的线重新分类为第二中间组。
20.如权利要求16所述的操作方法,其中,将顶部组的线检测为热线的步骤包括:
使用被分组的线的数量和储存的写入操作的数量来从写入计数计算对顶部组执行的写入操作的数量;以及
根据计算结果来将顶部组的线检测为热线。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020160138356A KR102664704B1 (ko) | 2016-10-24 | 2016-10-24 | 메모리 시스템 및 이를 이용한 웨어-레벨링 방법 |
KR10-2016-0138356 | 2016-10-24 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN107977320A true CN107977320A (zh) | 2018-05-01 |
CN107977320B CN107977320B (zh) | 2021-06-25 |
Family
ID=61969697
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201710741407.3A Active CN107977320B (zh) | 2016-10-24 | 2017-08-25 | 存储***及其损耗均衡方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US9990153B2 (zh) |
KR (1) | KR102664704B1 (zh) |
CN (1) | CN107977320B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI688958B (zh) * | 2019-08-23 | 2020-03-21 | 群聯電子股份有限公司 | 冷區域判斷方法、記憶體控制電路單元與記憶體儲存裝置 |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10409716B2 (en) * | 2017-10-11 | 2019-09-10 | Western Digital Technologies, Inc. | Non-volatile memory with adaptive wear leveling |
US11056206B2 (en) * | 2017-10-11 | 2021-07-06 | Western Digital Technologies, Inc. | Non-volatile memory with dynamic wear leveling group configuration |
US10656844B2 (en) * | 2017-10-11 | 2020-05-19 | Western Digital Technologies, Inc. | Non-volatile memory with regional and inter-region wear leveling |
KR102507646B1 (ko) * | 2018-02-01 | 2023-03-09 | 에스케이하이닉스 주식회사 | 메모리 시스템 및 그의 동작방법 |
CN108920386B (zh) * | 2018-07-20 | 2020-06-26 | 中兴通讯股份有限公司 | 面向非易失性内存的磨损均衡及访问方法、设备和存储介质 |
US11537307B2 (en) * | 2018-08-23 | 2022-12-27 | Micron Technology, Inc. | Hybrid wear leveling for in-place data replacement media |
US10761739B2 (en) | 2018-08-23 | 2020-09-01 | Micron Technology, Inc. | Multi-level wear leveling for non-volatile memory |
CN111459850B (zh) * | 2020-05-18 | 2023-08-15 | 北京时代全芯存储技术股份有限公司 | 记忆体装置以及运作方法 |
US11941281B2 (en) * | 2022-04-01 | 2024-03-26 | Nxp B.V. | Non-volative memory system configured to mitigate errors in read and write operations |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20090248962A1 (en) * | 2008-04-01 | 2009-10-01 | Samsung Electronics Co., Ltd. | Memory system and wear leveling method thereof |
US20100293350A1 (en) * | 2009-01-19 | 2010-11-18 | Qimonda Ag | Method of operating an integrated circuit, integrated circuit and memory module |
CN102508785A (zh) * | 2011-11-02 | 2012-06-20 | 清华大学 | 一种磨损均衡方法及装置 |
CN102511038A (zh) * | 2009-09-25 | 2012-06-20 | 株式会社东芝 | 存储器*** |
US20130145079A1 (en) * | 2011-12-02 | 2013-06-06 | Samsung Electronics Co., Ltd. | Memory system and related wear-leveling method |
CN103218306A (zh) * | 2013-03-29 | 2013-07-24 | 四川长虹电器股份有限公司 | 一种实现基于ubi的动态磨损均衡的方法 |
US20140204663A1 (en) * | 2011-12-22 | 2014-07-24 | Robert W. Faber | Efficient pcms refresh mechanism |
CN104268095A (zh) * | 2014-09-24 | 2015-01-07 | 上海新储集成电路有限公司 | 一种存储器及基于该存储器进行数据读/写操作的方法 |
US20160062683A1 (en) * | 2013-08-29 | 2016-03-03 | Micron Technology, Inc. | Sub-sector wear leveling in memories |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5478855B2 (ja) | 2008-08-08 | 2014-04-23 | ルネサスエレクトロニクス株式会社 | 不揮発性メモリ制御方法及び半導体装置 |
US10198318B2 (en) | 2014-10-27 | 2019-02-05 | Hitachi, Ltd. | Storage apparatus having nonvolatile memory device, and nonvolatile memory device |
JP2016085677A (ja) | 2014-10-28 | 2016-05-19 | 富士通株式会社 | メモリ管理方法、メモリ管理プログラム及び情報処理装置 |
-
2016
- 2016-10-24 KR KR1020160138356A patent/KR102664704B1/ko active IP Right Grant
-
2017
- 2017-06-09 US US15/618,597 patent/US9990153B2/en active Active
- 2017-08-25 CN CN201710741407.3A patent/CN107977320B/zh active Active
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20090248962A1 (en) * | 2008-04-01 | 2009-10-01 | Samsung Electronics Co., Ltd. | Memory system and wear leveling method thereof |
US20100293350A1 (en) * | 2009-01-19 | 2010-11-18 | Qimonda Ag | Method of operating an integrated circuit, integrated circuit and memory module |
CN102511038A (zh) * | 2009-09-25 | 2012-06-20 | 株式会社东芝 | 存储器*** |
CN102508785A (zh) * | 2011-11-02 | 2012-06-20 | 清华大学 | 一种磨损均衡方法及装置 |
US20130145079A1 (en) * | 2011-12-02 | 2013-06-06 | Samsung Electronics Co., Ltd. | Memory system and related wear-leveling method |
US20140204663A1 (en) * | 2011-12-22 | 2014-07-24 | Robert W. Faber | Efficient pcms refresh mechanism |
CN103218306A (zh) * | 2013-03-29 | 2013-07-24 | 四川长虹电器股份有限公司 | 一种实现基于ubi的动态磨损均衡的方法 |
US20160062683A1 (en) * | 2013-08-29 | 2016-03-03 | Micron Technology, Inc. | Sub-sector wear leveling in memories |
CN104268095A (zh) * | 2014-09-24 | 2015-01-07 | 上海新储集成电路有限公司 | 一种存储器及基于该存储器进行数据读/写操作的方法 |
Non-Patent Citations (1)
Title |
---|
邹宏飞: "面向固态硬盘应用的高速闪存映射层的设计和研究", 《中国优秀硕士学位论文全文数据库 信息科技辑》 * |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI688958B (zh) * | 2019-08-23 | 2020-03-21 | 群聯電子股份有限公司 | 冷區域判斷方法、記憶體控制電路單元與記憶體儲存裝置 |
Also Published As
Publication number | Publication date |
---|---|
KR20180045089A (ko) | 2018-05-04 |
KR102664704B1 (ko) | 2024-05-14 |
US20180113636A1 (en) | 2018-04-26 |
CN107977320B (zh) | 2021-06-25 |
US9990153B2 (en) | 2018-06-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN107977320A (zh) | 存储***及其损耗均衡方法 | |
CN108182034B (zh) | 存储***及其操作方法 | |
US10656832B2 (en) | Memory system and operation method thereof | |
KR102606490B1 (ko) | 불휘발성 메모리 장치 및 컨트롤러를 포함하는 스토리지 장치 | |
CN103765392B (zh) | 存储器装置的损耗均衡 | |
US9711234B1 (en) | Non-volatile memory read/write disturb monitoring | |
US7330376B1 (en) | Method for memory data storage by partition into narrower threshold voltage distribution regions | |
CN108108810A (zh) | 包括非易失性存储器件的存储装置及访问方法 | |
CN106469029A (zh) | 数据分层存储处理方法、装置和存储设备 | |
CN104050097A (zh) | 在具有不同的最小可寻址数据单元大小的非易失性存储器单元之间进行选择 | |
CN110109611A (zh) | 存储***及其操作方法 | |
KR20090077538A (ko) | 반도체 메모리 장치 및 그것의 마모도 관리 방법 | |
CN108255415A (zh) | 建立多重命名空间方法与存取多重命名空间的数据的方法 | |
CN106971754A (zh) | 非易失性存储器设备、包括其的存储装置和操作其的方法 | |
CN103198019A (zh) | 文件***及其控制方法 | |
CN106502917A (zh) | 闪速存储器设备的磨损管理 | |
CN108959112A (zh) | 存储***及使用其的损耗均衡方法 | |
CN108986859A (zh) | 具有可重写原地存储器的数据存储设备 | |
CN107102816A (zh) | 存储***及其操作方法 | |
CN106547701A (zh) | 记忆装置及数据读取方法 | |
CN108572923A (zh) | 管理装置、信息处理装置以及管理方法 | |
CN105825884B (zh) | 存储器操作方法及相关的存储器装置 | |
CN108986863A (zh) | 具有可重写原地存储器的数据存储设备 | |
CN104599705A (zh) | 存储器件 | |
KR101891265B1 (ko) | 비휘발성 메모리를 사용하는 캐시의 관리 장치 및 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |