CN107976590A - 一种相位噪声测量的数据处理装置及方法 - Google Patents

Abstract

本发明公开了一种相位噪声测量的数据处理装置及方法，属于电子测试技术领域。本发明采用FPGA来实现流水线的抽取滤波、FFT和互相关运算，CPU通过后处理可以支持杂散识别和时钟抖动分析，独创的级联抽取滤波单元和运算单元可以提高相位噪声测量的数据处理速度和灵敏度。

Description

一种相位噪声测量的数据处理装置及方法

技术领域

本发明属于电子测试技术领域，具体涉及一种相位噪声测量的数据处理装置及方法。

背景技术

相位噪声是衡量信号源的短期频率稳定度的重要指标，它对电子***的性能有着重要影响。例如，雷达T/R组件中，本振的相位噪声会影响雷达的探测距离；通信***中，本振的相位噪声会影响***的解调误码率；接收机中，本振的相位噪声会影响测量灵敏度，因此，这些电子装备中相位噪声测试应用越来越广泛。

常用的相位噪声测量方法有鉴相、鉴频和数字化解调三种：参考源鉴相法主要应用于锁相信号源以及晶体振荡器的相位噪声测试，测量分析频偏范围宽、测量灵敏度较高；鉴频法主要应用于频率漂移信号源(例如VCO、DRO和YIG振荡器)的相位噪声测试，近端测量灵敏度较差、测量分析频偏范围也较窄；数字化测量法主要应用于稳态信号源的相位噪声测试，漂移信号源近端相位噪声测量误差较大，测量灵敏度较高、但测量分析频偏范围较窄。参考源鉴相法是目前应用最广泛的一种相位噪声测量方法，本发明就是解决该测量方法的数据处理问题。为了进一步提高的相位噪声测量灵敏度，上述测量方法结合互相关技术可以降低***噪声对灵敏度的限制。

图1是Keysight公司的E5052B信号源分析仪的相位噪声测量的数据处理框图，数据处理主要由FPGA、DSP和CPU三个部分组合完成。FPGA负责对采样数据做抽取滤波处理，产生的大量预处理数据，送DDRAM暂存；DSP负责对预处理数据做FFT和互相关运算，利用SDRAM储存计算过程中的数据，Flash用来加载DSP程序，CPU负责对测量数据做显示处理和加校准补偿。

现有技术通常将整个分析频偏范围划分为几段，逐段进行抽取滤波、运算和显示，测量速度较慢；如果需要采用互相关运算，测量速度将会更慢，FSUP系列信号源分析仪单次测量时间超过90秒。

现有技术每段通常只采用一次抽取滤波来产生预处理数据，离载波最近的那段由于抽取比很大，抽取增益也较大，在数据处理位宽一定时，输出数据的有效位数反而会减少，从而会影响***的测量准确度和灵敏度，E5052B信号源分析仪近端的相位噪声测量结果跳动就较大、准确度也只有±4dB。

现有的数据处理方案较为复杂，既采用了FPGA，又采用了DSP，同时也用到了大容量的外部存储器DDRAM和SDRAM等，工程设计难道较大，成本高。

发明内容

针对现有技术中存在的上述技术问题，本发明公开了一种相位噪声测量的数据处理装置及方法，设计合理，克服了现有技术的不足，具有良好的效果。

为了实现上述目的，本发明采用如下技术方案：

一种相位噪声测量的数据处理装置，包括级联抽取滤波单元、运算单元和显示处理单元；

级联抽取滤波单元，被配置为用于对ADC采样数据进行流水线的级联抽取滤波，并发产生8路预处理数据至运算单元；

运算单元，被配置为用于通过FPGA对8路预处理数据同时并行进行FFT和互相关运算，并将运算结果输出至显示处理单元；

显示处理单元，被配置为用于对运算数据做进一步显示处理和加校准补偿，首先将运算单元的输出数据采用均方根检波生成标准单边带相位噪声定义的对数形式显示数据，近载波测量数据由于受环路抑制，需要进行校准补偿，经补偿之后就得到最终显示结果。

优选地，所述级联抽取滤波单元的每级抽取比均为10，每段抽取滤波数据覆盖一个倍频程的相位噪声分析频偏范围，最大分析频偏范围为1Hz～100MHz。

优选地，每级抽取滤波均由5阶CIC抽取滤波器和FIR低通补偿滤波器组成，带外抑制大于60dB。

该装置的工作原理是：

将分析频偏范围划分为8段，对ADC采样数据进行级联抽取滤波，同时产生8段预处理数据，经基带分析产生对应分析频偏范围的原始相位噪声测量数据，在不影响单次测量时间的前提下，不同段内部默认分配了不同的互相关次数以提高测量灵敏度，互相关运算后的相位噪声测量数据，经检波和校准补偿后产生对数形式的显示结果。依据显示和分析需要，可以对相位噪声测量数据进一步做杂散识别和时钟抖动分析。

此外，本发明还提到一种相位噪声测量的数据处理方法，该方法采用上述所述的相位噪声测量的数据处理装置，进行相位噪声测量的数据处理，具体包括如下步骤：

步骤1：将1Hz～100MHz的分析频偏范围划分为8段，每段覆盖一个倍频程，通过级联抽取滤波单元对ADC输入数据进行预处理，产生8段预处理数据；

步骤2：通过运算单元对每段预处理数据进行基带分析，每段预处理数据经过复数累加平均之后，有效抵消两个测量通道不相关的内部噪声；

步骤3：每段分析频偏对应一组基带分析数据，对基带分析数据在指定频率索引范围内进行峰值检波和杂散判断，给出杂散识别结果；

步骤4：剔除杂散，对基带分析数据进行均方根检波产生显示点数据，显示点频率索引固定，对数等间隔步进，每个倍频程100个显示点；

步骤5：对显示数据进行校准补偿，得到最终的相位噪声测量值；

步骤6：根据时钟抖动与相关噪声的关系如式(1)所示，对相位噪声测量数据做积分运算，得到指定频偏范围内的时钟抖动值，具体计算公式为

其中，J[s]是以秒表示的时钟抖动值，f_c为载波频率，A为时钟抖动分析的起始频偏，B为时钟抖动分析的终止频偏，表示载波的单边带相位噪声。

本发明所带来的有益技术效果：

本发明公开的相位噪声测量的数据处理装置，构成简单、硬件成本低，无需外部存储芯片和DSP芯片，避免了同时开发FPGA和DPS程序的窘境。采用上述装置的噪声测量的数据处理方法，具有处理速度快、灵敏度高的优点，处理速度由第一段的RBW决定，没有任何大批量数据传输和转发的延迟，FPGA的FFT运算速度比DSP更快，同时不同段分配不同的互相关次数，在不影响处理速度的前提下可以大幅提高远端的测量灵敏度。

附图说明

图1是现有技术中E5052B相位噪声测量的数据处理方案框图。

图2是本发明公开的相位噪声测量的数据处理装置结构示意图。

图3是本发明中的级联抽取滤波单元的FPGA实现框图。

图4是本发明中的运算单元FPGA实现框图。

图5是本发明中的显示处理单元的实现框图。

具体实施方式

下面结合附图以及具体实施方式对本发明作进一步详细说明：

如图2所示，一种相位噪声测量的数据处理装置，包括级联抽取滤波单元、运算单元和显示处理单元；

级联抽取滤波单元，被配置为用于对ADC采样数据进行流水线的级联抽取滤波，并发产生8路预处理数据至运算单元；

运算单元，被配置为用于通过FPGA对8路预处理数据同时并行进行FFT和互相关运算，并将运算结果输出至显示处理单元；

显示处理单元，被配置为用于对运算数据做进一步显示处理和加校准补偿，首先将运算单元的输出数据采用均方根检波生成标准单边带相位噪声定义的对数形式显示数据，近载波测量数据由于受环路抑制，需要进行校准补偿，经补偿之后就得到最终显示结果。依据分析和显示需求，还支持杂散识别和时钟抖动分析。

该装置的工作原理是：

将分析频偏范围划分为8段，对ADC采样数据进行级联抽取滤波，同时产生8段预处理数据，经基带分析产生对应分析频偏范围的原始相位噪声测量数据，在不影响单次测量时间的前提下，不同段内部默认分配了不同的互相关次数以提高测量灵敏度，互相关运算后的相位噪声测量数据，经检波和校准补偿后产生对数形式的显示结果。依据显示和分析需要，可以对相位噪声测量数据进一步做杂散识别和时钟抖动分析。

实施例2：

在上述实施例的基础上，本发明还提到一种相位噪声测量的数据处理方法，该方法采用上述所述的相位噪声测量的数据处理装置，进行相位噪声测量的数据处理，具体包括如下步骤：

步骤1：将1Hz～100MHz的分析频偏范围划分为8段，每段覆盖一个倍频程，通过级联抽取滤波单元对ADC输入数据进行预处理，产生8段预处理数据；

步骤2：通过运算单元对每段预处理数据进行基带分析，每段预处理数据经过复数累加平均之后，有效抵消两个测量通道不相关的内部噪声；

步骤3：每段分析频偏对应一组基带分析数据，对基带分析数据在指定频率索引范围内进行峰值检波和杂散判断，给出杂散识别结果；

步骤4：剔除杂散，对基带分析数据进行均方根检波产生显示点数据，显示点频率索引固定，对数等间隔步进，每个倍频程100个显示点；

步骤5：对显示数据进行校准补偿，得到最终的相位噪声测量值；

步骤6：根据时钟抖动与相关噪声的关系如式(1)所示，对相位噪声测量数据做积分运算，得到指定频偏范围内的时钟抖动值，具体计算公式为

其中，J[s]是以秒表示的时钟抖动值，f_c为载波频率，A为时钟抖动分析的起始频偏，B为时钟抖动分析的终止频偏，表示载波的单边带相位噪声。

如图3所示，ADC采样数据经FIR低通滤波器，滤除分析带外信号，ADC采样频率为250MHz时，最大分析带宽为100MHz，经100MHz低通滤波器滤除带外噪声，带外抑制大于60dB，数据位宽扩展至32位。每级抽取滤波均由5阶CIC抽取滤波器和FIR低通补偿滤波器组成，带外抑制大于60dB，CIC抽取滤波器的抽取分均为10。经级联抽取滤波之后，每级抽取滤波覆盖一个倍频程，抽取之后的等效采样率如表1所示。依据等效采样率、窗函数等效噪声系数和RBW，计算该段FFT运算点数，将FFT点数靠到FFT运算IP核所支持的最近点数上。相位噪声测量时，常用的窗函数有Flat-Top窗、Blackman-Harris窗、Gaussian窗等。窗函数系数，可由CPU生成，通过PCIE总线写到FPGA的RAM中。每段支持两种不同的RBW，小的对应正常模式，大的对应快速模式。

如图4所示，预处理数据与窗函数系数流水相乘，产生指定点数的加窗数据，存入FIFO中。FFT的IP核，采用基2的蝶形运算，可支持的点数更多。IP核准备好后，将FIFO中的数据A、B，写入IP核的输入寄存器。FIFO数据读完后，重新启动加窗运算，运算结果存入FIFO中。A、B通道的IP核FFT运算均完之后，同步从A、B通道读数，一对一做共轭相乘，相乘结果存入FIFO，如图4中C所示，只需存储前一半点的运算结果，后一半点的数据信息与前一半点数据信息相同。共轭相乘的运算结果，按频率索引进行一对一累加，每段累加的平均次数如表1所示，整个累加过程也是流水运算，累加运算的中间值用RAM来存储，直至累加到指定的平均次数。每段运算完之后通过PCIE总线中断通知CPU。

表1数据处理的参数表

如图5所示，CPU通过PCIE总线读每段的运算结果，对于每段运算结果，首先进行局部峰值查找，如果该点幅度比相连几点的均值高10dB以上时，该点即判断为杂散，对其频率索引进行标记。显示点的频率索引固定，1个倍频程100个显示点、对数等间隔步进，以显示点为中心以该段的RBW为半径，将覆盖范围内的2个或1个原始点求均方根得到显示幅度，遇到杂散点应该用相临点的值替代，杂散不属于随机噪声。经叠加校准补偿值之后，就可以得到了最终的显示幅度，结果通常是以单边带相位噪声的形式来显示。通过式(1)利用单边带相位噪声的测试数据，可以进一步支持时钟抖动分析。

其中，J[s]是以秒表示的时钟抖动值，f_c为载波频率，A为时钟抖动分析的起始频偏，B为时钟抖动分析的终止频偏，表示载波的单边带相位噪声。

本发明具有以下特点：

本发明采用FPGA来实现流水线的抽取滤波、FFT和互相关运算，CPU通过后处理可以支持杂散识别和时钟抖动分析，独创的级联抽取滤波单元和运算单元可以提高相位噪声测量的数据处理速度和灵敏度。

本发明由级联抽取滤波单元、运算单元和显示处理单元组成，数据处理算法包括CIC抽取滤波、FIR补偿滤波、FFT运算、互相关运算、均方根运算以及时钟抖动分析等。

级联抽取滤波单元，每级抽取比均为10，每段抽取滤波数据覆盖一个倍频程的相位噪声分析频偏范围，最大分析频偏范围为1Hz～100MHz。

运算单元，采用了如图4所示流水线运算流程和方案，利用FPGA来加以实现，详述了相应的运算流程和控制原则。

显示处理单元，显示处理流程、杂散识别的判断方法、显示点的分布方式、相位噪声的检波方式，具有杂散识别和时钟抖动分析功能。

相位噪声测量的数据处理装置，给出由FPGA和CPU组成的硬件处理方案，也给出了各部分的具体实现方案、技术指标要求以及具体的实现步骤。

当然，上述说明并非是对本发明的限制，本发明也并不仅限于上述举例，本技术领域的技术人员在本发明的实质范围内所做出的变化、改型、添加或替换，也应属于本发明的保护范围。

Claims (4)

1.一种相位噪声测量的数据处理装置，其特征在于：包括级联抽取滤波单元、运算单元和显示处理单元；

级联抽取滤波单元，被配置为用于对ADC采样数据进行流水线的级联抽取滤波，并发产生8路预处理数据至运算单元；

运算单元，被配置为用于通过FPGA对8路预处理数据同时并行进行FFT和互相关运算，并将运算结果输出至显示处理单元；

显示处理单元，被配置为用于对运算数据做进一步显示处理和加校准补偿，将运算单元的输出数据采用均方根检波生成标准单边带相位噪声定义的对数形式显示数据，并对近载波测量数据进行校准补偿，得到最终显示结果。

2.根据权利要求1所述的相位噪声测量的数据处理装置，其特征在于：所述级联抽取滤波单元的每级抽取比均为10，每段抽取滤波数据覆盖一个倍频程的相位噪声分析频偏范围，最大分析频偏范围为1Hz～100MHz。

3.根据权利要求1所述的相位噪声测量的数据处理装置，其特征在于：每级抽取滤波均由5阶CIC抽取滤波器和FIR低通补偿滤波器组成，带外抑制大于60dB。

4.一种相位噪声测量的数据处理方法，其特征在于：采用如权利要求1所述的相位噪声测量的数据处理装置，具体步骤如下：

步骤1：将1Hz～100MHz的分析频偏范围划分为8段，每段覆盖一个倍频程，通过级联抽取滤波单元对ADC输入数据进行预处理，产生8段预处理数据；

步骤2：通过运算单元对每段预处理数据进行基带分析，每段预处理数据经过复数累加平均之后，有效抵消两个测量通道不相关的内部噪声；

步骤3：每段分析频偏对应一组基带分析数据，对基带分析数据在指定频率索引范围内进行峰值检波和杂散判断，给出杂散识别结果；

步骤4：剔除杂散，对基带分析数据进行均方根检波产生显示点数据，显示点频率索引固定，对数等间隔步进，每个倍频程100个显示点；

步骤5：对显示数据进行校准补偿，得到最终的相位噪声测量值；

步骤6：根据时钟抖动与相关噪声的关系如式(1)所示，对相位噪声测量数据做积分运算，得到指定频偏范围内的时钟抖动值，具体计算公式为

其中，J[s]是以秒表示的时钟抖动值，f_c为载波频率，A为时钟抖动分析的起始频偏，B为时钟抖动分析的终止频偏，表示载波的单边带相位噪声。