CN107946202B - 短制程阶段的三维存储器电性测试方法及测试结构 - Google Patents

短制程阶段的三维存储器电性测试方法及测试结构 Download PDF

Info

Publication number
CN107946202B
CN107946202B CN201711138160.2A CN201711138160A CN107946202B CN 107946202 B CN107946202 B CN 107946202B CN 201711138160 A CN201711138160 A CN 201711138160A CN 107946202 B CN107946202 B CN 107946202B
Authority
CN
China
Prior art keywords
dimensional storage
process stage
exit
short process
exposing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201711138160.2A
Other languages
English (en)
Other versions
CN107946202A (zh
Inventor
李辉
李桂花
李品欢
刘慧丽
仝金雨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze Memory Technologies Co Ltd
Original Assignee
Yangtze Memory Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangtze Memory Technologies Co Ltd filed Critical Yangtze Memory Technologies Co Ltd
Priority to CN201711138160.2A priority Critical patent/CN107946202B/zh
Publication of CN107946202A publication Critical patent/CN107946202A/zh
Application granted granted Critical
Publication of CN107946202B publication Critical patent/CN107946202B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

本发明提供一种短制程阶段的三维存储器电性测试方法及测试结构，属于半导体技术领域。所述方法包括：提供短制程阶段的三维存储器(阵列区尚无通孔)；研磨短制程阶段的三维存储器中待测区域的沟道孔至露出多晶硅插塞，并在露出的多晶硅插塞上沉积金属形成位线引出端；研磨短制程阶段的三维存储器中的台阶区至露出所有的栅极层，并在露出的栅极层上沉积金属形成字线引出端；对形成的位线引出端和字线引出端施加电压，完成待测区域的电性测试。本发明中，实现了对短制程阶段的三维存储器的电性测试，其能够有效地确保前段制程的可行性，进而为提高三维存储器成品的良率提供有力保障。

Description

短制程阶段的三维存储器电性测试方法及测试结构
技术领域
本发明涉及半导体技术领域，尤其涉及一种短制程阶段的三维存储器电性测试方法及测试结构。
背景技术
随着对集成度和存储容量需求的不断发展，三维存储器应运而生，其是一种基于平面存储器的新型产品，结构复杂并且制程周期相对较长。现阶段，在新产品研发生产过程中，通常有一些短制程阶段(Short Loop)需要对前期的产品器件性能进行测试以评估前段制程的可行性。但是由于制造周期限制等因素，往往无法等到前期完整的工艺制程(FullProcess)全部完成后再做测试评估，因而为前期的测试带来了很大困难；对于集成度高、结构复杂为三维存储器而言，如何对其进行短制程阶段器件性能的测试则更是难上加难；其中，短制程阶段的三维存储器，其结构如图1所示，其台阶区附近的俯视图如图2所示，可以看出其结构相当复杂。
目前，已有一些对于全制程的三维存储器的器件性能测试方式，通常是对其进行正面(Z方向)研磨至接触孔层，并将需要测试的栅极层以电路修补的方式连到一起，以完成电性测试。但是对于短制程阶段的三维存储器，由于其很多后续的层次和连接尚未做好，故全制程的三维存储器的器件性能测试方式并不能完美地适用于短制程阶段的三维存储器的器件性能测试。而现有的短制程阶段的三维存储器，通常又会遇到一些如图3所示的阵列区通孔未连上，栅极与坞墙短路，栅极接触未连上等问题；因此，寻求一个通用有效的方式对短制程阶段的三维存储器的器件性能进行测试，以确保前段制程的可行性，进而保障全制程得到的三维存储器成品的良率具有深远意义。
发明内容
为解决现有技术的不足，本发明提供一种短制程阶段的三维存储器电性测试方法及测试结构。
一方面，本发明提供一种短制程阶段的三维存储器电性测试方法，包括：
提供短制程阶段的三维存储器；
研磨所述短制程阶段的三维存储器中待测区域的沟道孔至露出多晶硅插塞，并在露出的多晶硅插塞上沉积金属形成位线引出端；
研磨所述短制程阶段的三维存储器中的台阶区至露出所有的栅极层，并在露出的栅极层上沉积金属形成字线引出端；
对所述位线引出端和所述字线引出端施加电压，完成待测区域的电性测试。
可选地，采用化学机械研磨工艺沿第三方向研磨所述短制程阶段的三维存储器中待测区域的沟道孔至露出多晶硅插塞；
可选地，采用化学机械研磨工艺沿第一方向或者第二方向研磨所述短制程阶段的三维存储器中的台阶区至露出所有的栅极层。
可选地，所述在露出的多晶硅插塞上沉积金属形成位线引出端，具体为：通过聚焦离子束在露出的多晶硅插塞上沉积钨形成位线引出端；
可选地，所述在露出的栅极层上沉积金属形成字线引出端，具体为：通过聚焦离子束在露出的栅极层上沉积钨形成字线引出端。
可选地，通过纳米探针对所述位线引出端和所述字线引出端施加电压，完成待测区域的电性测试。
另一方面，本发明提供一种短制程阶段的三维存储器电性测试结构，包括：
短制程阶段的三维存储器；
形成于所述短制程阶段的三维存储器的待测区域中的位线引出端；
形成于所述短制程阶段的三维存储器的台阶区中的字线引出端。
可选地，所述位线引出端形成于所述待测区域中沟道孔露出的多晶硅插塞上。
可选地，所述字线引出端形成于台阶区中露出的栅极层上。
可选地，所述位线引出端和所述字线引出端为金属钨。
本发明的优点在于：
本发明中，通过对短制程阶段的三维存储器中待测区域的沟道孔进行研磨至露出多晶硅插塞，并在露出的多晶硅插塞上沉积金属形成位线引出端；以及对其台阶区研磨至露出所有的栅极层，并在露出的栅极层上沉积金属形成字线引出端，实现了字线的电路修补和位线的电路修补，并通过对电路修补形成的端点施加电压，实现了对短制程阶段的三维存储器的电性测试；其能够有效的确保前段制程的可行性，进而为提高三维存储器成品的良率提供有力保障。
附图说明
通过阅读下文优选实施方式的详细描述，各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的，而并不认为是对本发明的限制。而且在整个附图中，用相同的参考符号表示相同的部件。在附图中：
附图1为短制程阶段的三维存储器的结构鸟瞰图；
附图2为短制程阶段的三维存储器的台阶区附近的俯视图；
附图3为短制程阶段的三维存储器中常见问题的示意图；
附图4为本发明提供的一种短制程阶段的三维存储器电性测试方法流程图；
附图5为本发明提供的位线引出端的示意图；
附图6为本发明提供的位线引出端和字线引出端的示意图；
附图7为本发明提供的通过聚焦离子束沉积金属的示意图；
附图8为本发明提供的位线引出端电流与电压的测试状态示意图。
具体实施方式
下面将参照附图更详细地描述本公开的示例性实施方式。虽然附图中显示了本公开的示例性实施方式，然而应当理解，可以以各种形式实现本公开而不应被这里阐述的实施方式所限制。相反，提供这些实施方式是为了能够更透彻地理解本公开，并且能够将本公开的范围完整地传达给本领域的技术人员。
实施例一
根据本发明的实施方式，提供一种短制程阶段的三维存储器电性测试方法，如图4所示，包括：
提供短制程阶段的三维存储器(阵列区尚无通孔(Via0))；
研磨短制程阶段的三维存储器中待测区域的沟道孔(Channel Hole)至露出多晶硅插塞(Poly Plug)，并在露出的多晶硅插塞上沉积金属形成位线引出端；
研磨短制程阶段的三维存储器中的台阶区至露出所有的栅极层(Gate Line)，并在露出的栅极层上沉积金属形成字线引出端；
对形成的位线引出端和字线引出端施加电压，完成待测区域的电性测试。
根据本发明的实施方式，采用化学机械研磨(Chemical Mechanical Polishing，简称CMP)工艺沿第三方向研磨短制程阶段的三维存储器中待测区域的沟道孔(ChannelHole)至露出多晶硅插塞(Poly Plug)；
根据本发明的实施方式，采用化学机械研磨(Chemical Mechanical Polishing，简称CMP)工艺沿第一方向或者第二方向研磨短制程阶段的三维存储器中的台阶区至露出所有的栅极层(Gate Line)。
其中，第一方向为附图1中所示的X方向，第二方向为附图1中所示的Y方向，第三方向为附图1中所示的Z方向。
根据本发明的实施方式，在露出的多晶硅插塞上沉积金属形成位线引出端，具体为：通过聚焦离子束(Focused Ion Beam，简称FIB)在露出的多晶硅插塞上沉积钨(W)形成位线引出端；其中，位线引出端具体如图5所示；需要说明地，附图5仅用于示例说明，位线引出端的位置不限于附图5中所示的位置。
根据本发明的实施方式，在露出的栅极层上沉积金属形成字线引出端，具体为：通过聚焦离子束(Focused Ion Beam，简称FIB)在露出的栅极层上沉积钨(W)形成字线引出端；其中，字线引出端具体如图6所示；需要说明地，附图6仅用于示例说明，字线引出端的位置不限于附图6中所示的位置。
本发明中，由于短制程阶段的三维存储器的当前工艺调节不够优化，因而通孔(Via0)没有长上，如图1所示，其当前包括衬底、栅极层(Gate Line)、沟道孔(ChannelHole)、共源极阵列(Array Common Source，简称ACS)等结构，因此对其进行电性测试时，需要首先实现位线的电路修补，即在Z方向上研磨待测区域的沟道孔至露出多晶硅插塞，并在露出的多晶硅插塞上沉积金属将待测区域的沟道孔连接起来并形成位线引出端；需要指出地，本发明中将待测区域的沟道孔连接起来，有效地避免了由于沟道孔本身的连接问题而造成多次测试问题；
进一步地，由于短制程阶段的三维存储器的工艺调节不够优化，台阶区中含有的接触孔(Contact Hole)很多都没有正常连接到栅极层上，所以传统的在正面(Z方向)将所有栅极层连出的接触孔连接起来进行测试的方法不能适用；本发明中，通过在横截面(X方向或者Y方向)研磨台阶区至所有栅极层露出，并在露出的栅极层上沉积金属将所有栅极层连接起来并形成引出端，实现了位线的电路修补，克服了传统方法不适用的问题；
更进一步地，本发明中，通过专业设备观测到的通过聚焦离子束沉积钨(镀钨)将所有栅极层连在一起，以及将沟道孔连出来的实际状态如图7所示。
根据本发明的实施方式，通过纳米探针(nano-prober)对形成的位线引出端和字线引出端施加电压，完成待测区域的电性测试；其中，如图8所示，示出了进行电路修补后的位线引出端的电流与电压的测试状态。
实施例二
根据本发明的实施方式，提供一种短制程阶段的三维存储器电性测试结构，包括：
短制程阶段的三维存储器(阵列区尚无通孔)；
形成于短制程阶段的三维存储器的待测区域中的位线引出端；
形成于短制程阶段的三维存储器的台阶区中的字线引出端。
根据本发明的实施方式，位线引出端形成于待测区域中沟道孔露出的多晶硅插塞上。
根据本发明的实施方式，字线引出端形成于台阶区中露出的栅极层上。
根据本发明的实施方式，位线引出端和字线引出端为金属钨。
本发明中，通过对短制程阶段的三维存储器中待测区域的沟道孔进行研磨至露出多晶硅插塞，并在露出的多晶硅插塞上沉积金属形成位线引出端；以及对其台阶区研磨至露出所有的栅极层，并在露出的栅极层上沉积金属形成字线引出端，实现了字线的电路修补和位线的电路修补，并通过对电路修补形成的端点施加电压，实现了对短制程阶段的三维存储器的电性测试；其能够有效的确保前段制程的可行性，进而为提高三维存储器成品的良率提供有力保障。
以上所述，仅为本发明较佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (8)

1.一种短制程阶段的三维存储器电性测试方法，其特征在于，包括：
提供短制程阶段的三维存储器，所述短制程阶段的三维存储器的阵列区尚无通孔；
研磨所述短制程阶段的三维存储器中待测区域的沟道孔至露出多晶硅插塞，并在露出的多晶硅插塞上沉积金属形成位线引出端；
研磨所述短制程阶段的三维存储器中的台阶区至露出所有的栅极层，并在露出的栅极层上沉积金属形成字线引出端；
对所述位线引出端和所述字线引出端施加电压，完成待测区域的电性测试。
2.根据权利要求1所述的方法，其特征在于，
采用化学机械研磨工艺沿第三方向研磨所述短制程阶段的三维存储器中待测区域的沟道孔至露出多晶硅插塞；
采用化学机械研磨工艺沿第一方向或者第二方向研磨所述短制程阶段的三维存储器中的台阶区至露出所有的栅极层。
3.根据权利要求1所述的方法，其特征在于，
所述在露出的多晶硅插塞上沉积金属形成位线引出端，具体为：通过聚焦离子束在露出的多晶硅插塞上沉积钨形成位线引出端；
在露出的栅极层上沉积金属形成字线引出端，具体为：通过聚焦离子束在露出的栅极层上沉积钨形成字线引出端。
4.根据权利要求1所述的方法，其特征在于，通过纳米探针对所述位线引出端和所述字线引出端施加电压，完成待测区域的电性测试。
5.一种短制程阶段的三维存储器电性测试结构，其特征在于，包括：
短制程阶段的三维存储器；
形成于所述短制程阶段的三维存储器的待测区域中的位线引出端；
形成于所述短制程阶段的三维存储器的台阶区中的字线引出端。
6.根据权利要求5所述的结构，其特征在于，所述位线引出端形成于所述待测区域中沟道孔露出的多晶硅插塞上。
7.根据权利要求5所述的结构，其特征在于，所述字线引出端形成于台阶区中露出的栅极层上。
8.根据权利要求5所述的结构，其特征在于，所述位线引出端和所述字线引出端为金属钨。
CN201711138160.2A 2017-11-16 2017-11-16 短制程阶段的三维存储器电性测试方法及测试结构 Active CN107946202B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711138160.2A CN107946202B (zh) 2017-11-16 2017-11-16 短制程阶段的三维存储器电性测试方法及测试结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711138160.2A CN107946202B (zh) 2017-11-16 2017-11-16 短制程阶段的三维存储器电性测试方法及测试结构

Publications (2)

Publication Number Publication Date
CN107946202A CN107946202A (zh) 2018-04-20
CN107946202B true CN107946202B (zh) 2018-12-14

Family

ID=61932552

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711138160.2A Active CN107946202B (zh) 2017-11-16 2017-11-16 短制程阶段的三维存储器电性测试方法及测试结构

Country Status (1)

Country Link
CN (1) CN107946202B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111243974B (zh) * 2020-01-16 2023-01-13 长江存储科技有限责任公司 一种用于标定3d nand位线与字线短接的方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103512508A (zh) * 2012-06-25 2014-01-15 中国科学院微电子研究所 半导体器件测试方法
CN106876367A (zh) * 2017-03-07 2017-06-20 长江存储科技有限责任公司 三维存储器测试结构及其制作方法、测试方法
CN106920797A (zh) * 2017-03-08 2017-07-04 长江存储科技有限责任公司 存储器结构及其制备方法、存储器的测试方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6717222B2 (en) * 2001-10-07 2004-04-06 Guobiao Zhang Three-dimensional memory
JP4302965B2 (ja) * 2002-11-01 2009-07-29 株式会社日立ハイテクノロジーズ 半導体デバイスの製造方法及びその製造システム

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103512508A (zh) * 2012-06-25 2014-01-15 中国科学院微电子研究所 半导体器件测试方法
CN106876367A (zh) * 2017-03-07 2017-06-20 长江存储科技有限责任公司 三维存储器测试结构及其制作方法、测试方法
CN106920797A (zh) * 2017-03-08 2017-07-04 长江存储科技有限责任公司 存储器结构及其制备方法、存储器的测试方法

Also Published As

Publication number Publication date
CN107946202A (zh) 2018-04-20

Similar Documents

Publication Publication Date Title
US6225626B1 (en) Through-the-substrate investigation of flip chip IC's
CN102810492B (zh) 金属栅cmp后的制程监控方法
CN102456538B (zh) 含未钝化金属层结构的塑封器件的开封方法
CN102565680B (zh) 半导体器件的失效分析方法
CN104465400B (zh) 无残留光学光刻胶石墨烯fet的制备及原位表征方法
CN107946202B (zh) 短制程阶段的三维存储器电性测试方法及测试结构
CN106298565B (zh) 半导体测试结构的制备方法以及测试方法
CN101459207B (zh) 一种Au/Cr-CZT复合电极的制备方法
CN106449465B (zh) 一种存储器芯片上测试单个比特的方法
CN105334086A (zh) Tem样品的制备方法及tem样品
CN106373905A (zh) 一种栅氧化层漏电点的定位方法
CN105206506B (zh) 晶圆的处理方法
CN106971952A (zh) 半导体器件失效分析样品及其制备方法、失效分析方法
JP2715288B2 (ja) 半導体素子の欠陥調査用試験片の製造方法
CN104317173B (zh) 一种提高剥离工艺成品率的方法
US20120178189A1 (en) Method for forming an over pad metalization (opm) on a bond pad
CN107993949A (zh) 三维存储器位线电容的测试方法
CN101908465A (zh) 化学机械研磨后残留物的去除方法
Gaidis Magnetic Back‐End Technology
CN105345651B (zh) 一种芯片截面抛光装置及抛光方法
CN211088241U (zh) 提高底部金属与焊垫辨识度的半导体结构
JP2003322599A (ja) 走査型プローブ顕微鏡用試料の作成方法
De Nardi et al. EEPROM Failure Analysis Methodology: Can Programmed Charges be Measured Directly by Electrical Techniques of Scanning Probe Microscopy (SPM)?
CN105161614A (zh) 一种磁隧道结纳米单元结构及其制备方法
CN106816441B (zh) 半导体结构的形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant