CN107943732B - 一种基于国产化fpga器件实现1553b总线模块 - Google Patents

一种基于国产化fpga器件实现1553b总线模块 Download PDF

Info

Publication number
CN107943732B
CN107943732B CN201711162979.2A CN201711162979A CN107943732B CN 107943732 B CN107943732 B CN 107943732B CN 201711162979 A CN201711162979 A CN 201711162979A CN 107943732 B CN107943732 B CN 107943732B
Authority
CN
China
Prior art keywords
module
bus
chip
fpga
initialization
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201711162979.2A
Other languages
English (en)
Other versions
CN107943732A (zh
Inventor
张霖
韩凯
严帅
王昕�
祝京
王林
罗兴科
静广宇
魏来
周天熠
张大铭
李萌
辛海华
汪文博
吴茜
赵雪梅
耿培涛
李皓伟
万端华
马蔚鹏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
China Academy of Launch Vehicle Technology CALT
Beijing Institute of Astronautical Systems Engineering
Original Assignee
China Academy of Launch Vehicle Technology CALT
Beijing Institute of Astronautical Systems Engineering
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by China Academy of Launch Vehicle Technology CALT, Beijing Institute of Astronautical Systems Engineering filed Critical China Academy of Launch Vehicle Technology CALT
Priority to CN201711162979.2A priority Critical patent/CN107943732B/zh
Publication of CN107943732A publication Critical patent/CN107943732A/zh
Application granted granted Critical
Publication of CN107943732B publication Critical patent/CN107943732B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Logic Circuits (AREA)
  • Stored Programmes (AREA)

Abstract

本发明一种基于国产化FPGA器件实现1553B总线模块，包括数据通信接口芯片、FPGA芯片、1553B总线协议芯片B61580；FPGA芯片负责处理1553B总线协议芯片B61580输出的总线数据，然后通过数据通信接口芯片发送给外部其他产品进行数据处理。所述FPGA芯片内部逻辑采用自顶向下设计，逻辑功能模块包括顶层模块、ACE读写接口模块、初始化模块、协议处理模块、用户功能模块和接口管理模块。本发明克服传统的1553B总线模块的实现方案为DSP+CPLD+1553B总线协议芯片，方案构成复杂且不够灵活的不足。

Description

一种基于国产化FPGA器件实现1553B总线模块
技术领域
本发明涉及一种基于国产化FPGA器件实现1553B总线模块，属于测量通信领域。
背景技术
1553B总线采用总线型架构，可以将多个终端链接在一起。终端有三种类型：BC(总线控制器)、RT(远程终端)和MT(监视器)。总线控制器用于管理和控制总线上的信息调度；总线监视器用于监视记录总线上的所有消息；1553B总线上最多可以存在31个远程终端，远程终端作为总线上的数据节点，受BC控制。1553B总线终端可以用1553B总线模块来实现，目前主要的实现方案是DSP+1553B总线协议芯片。本发明实现了一款基于国产化FPGA器件的1553B总线模块，该1553B总线模块的工作模式为RT/MT组合工作模式。1553B总线模块具备以下功能：既作为1553B总线上的MT，监听、接收总线上传输的所有数据，又作为总线上的RT，接收BC控制指令，并可以形成一定码率的数据流输出给外设。
发明内容
本发明所要解决的技术问题是：克服传统的1553B总线模块的实现方案为DSP+CPLD+1553B总线协议芯片，方案构成复杂且不够灵活的不足，提供一种基于国产化FPGA器件实现1553B总线模块。
本发明的技术方案是：一种基于国产化FPGA器件实现1553B总线模块，包括数据通信接口芯片、FPGA芯片、1553B总线协议芯片B61580；FPGA芯片负责处理1553B总线协议芯片B61580输出的总线数据，然后通过数据通信接口芯片发送给外部其他产品进行数据处理。
所述FPGA芯片选用深圳国微设计生产的SMQV300。
所述FPGA芯片内部逻辑采用自顶向下设计，逻辑功能模块包括顶层模块、ACE读写接口模块、初始化模块、协议处理模块、用户功能模块和接口管理模块。
所述ACE读写接口模块为整个逻辑的基础，ACE读写接口模块模拟FPGA读写1553B总线协议芯B61580内部RAM和寄存器的时序操作，为初始化模块和协议处理模块访问1553B总线协议芯B61580提供读写操作接口。
所述初始化模块完成对1553B总线协议芯B61580的初始化操作，整个初始化操作通过一个状态机完成，包括一次RAM清零、两次写寄存器和十三次写RAM操作，并通过初始化将1553B总线协议芯B61580设置为RT/MT工作模式。
所述协议处理模块作为整个逻辑的核心部分；初始化完成后进入协议处理模块，完成1553B消息数据的打包、组帧和存入FIFO操作。
所述用户功能模块利用FPGA自带的IPcore生成的FIFO模块，用于存储协议处理模块处理后的数据。
所述接口管理模块用于实现初始化模块和协议处理模块对ACE读写接口模块使用的调度和管理。
本发明与现有技术相比具有如下优点：
(1)避免使用国产CPLD，剔除应用CPLD带来的不稳定性因素；
(2)节省板卡空间，使用FPGA替代CPLD与DSP能有效减少元器件布局的空间，同时FPGA内部可综合FIFO IP核，因此能同时省掉外部FIFO所占用的板级空间；
(3)增强***可维护性和方便***升级，FPGA设计具有灵活的可编程特性，可根据需求随时维护升级，同时可以增强1553B总线模块的通用化；
(4)低成本，能有效节省器件成本及***维护和升级成本；
(5)高可靠性，FPGA配合61580S3实现1553B总线控制模块能避免多器件协调工作带来的不稳定性因素。
附图说明
图1为模块硬件***结构图。
图2为逻辑结构示意图。
图3为1553B总线模块逻辑功能示意图。
具体实施方式
下面就结合附图对本发明做进一步介绍。
1553B总线模块应用国产化FPGA技术研究是在关键技术国产化的背景下展开的，采用国产化FPGA加B61580实现1553B总线模块，打破了原有DSP、CPLD与1553B总线协议芯片实现1553模块长期依赖进口CPLD器件的瓶颈，是1553B总线应用一个全新的模块架构，可以为后续研究生产奠定基础。利用FPGA实现1553B总线模块的新方案在关键技术设计中尝试了很多新的思路和方法，现通过试验已证明设计的可行性，相信应用国产化FPGA实现1553B总线模块的技术将来会在测量***中得到广泛应用。
本发明一种基于国产化FPGA器件实现1553B总线模块，包括数据通信接口芯片、FPGA芯片、1553B总线协议芯片B61580；FPGA芯片负责处理1553B总线协议芯片B61580输出的总线数据，然后通过数据通信接口芯片发送给外部其他产品进行数据处理。所述FPGA芯片选用深圳国微设计生产的SMQV300。
所述FPGA芯片内部逻辑采用自顶向下设计，逻辑功能模块包括顶层模块、ACE读写接口模块、初始化模块、协议处理模块、用户功能模块和接口管理模块。
所述ACE读写接口模块为整个逻辑的基础，ACE读写接口模块模拟FPGA读写1553B总线协议芯B61580内部RAM和寄存器的时序操作，为初始化模块和协议处理模块访问1553B总线协议芯B61580提供读写操作接口。
所述初始化模块完成对1553B总线协议芯B61580的初始化操作，整个初始化操作通过一个状态机完成，包括一次RAM清零、两次写寄存器和十三次写RAM操作，并通过初始化将1553B总线协议芯B61580设置为RT/MT工作模式。
所述协议处理模块作为整个逻辑的核心部分；初始化完成后进入协议处理模块，完成1553B消息数据的打包、组帧和存入FIFO操作。
所述用户功能模块利用FPGA自带的IPcore生成的FIFO模块，用于存储协议处理模块处理后的数据。
所述接口管理模块用于实现初始化模块和协议处理模块对ACE读写接口模块使用的调度和管理。
本发明应用国产FPGA研制1553B总线模块，其总体设计结构如图1所示。总体硬件设计结构分为：数据通信接口、FPGA、1553B总线控制芯片B61580、电源管理模块和变压模块几个部分组成。通过1553B总线通信测试平台内部的PCI 1553B总线通信板卡向研制样机发送总线命令，FPGA处理B61580输出的总线数据，然后通过串口单元把数据传回1553B总线通信测试平台，1553B总线通信测试平台对数据进行判断处理，从而形成数据闭环测试。
新方案在硬件上采用B61580与FPGA结合使用，可以在不更改硬件连接的前提下，方便的将整个***移植于BC/RT/MT三种不同的应用***中。鉴于本专利应用的技术领域是测量***，测量***工作模式为RT/MT模式，所以新方案主要实现RT和MT模式。下面介绍利用FPGA来实现RT/MT功能的1553B总线接口***逻辑设计。
FPGA逻辑结构示意图如图2所示，整个逻辑功能由ACE读写接口、初始化模块、协议处理模块、用户功能模块、串口调试模块、接口管理模块这几部分组成。其中ACE读写接口为整个逻辑的基础，需要向其他模块提供访问B61580芯片的接口；初始化模块和协议处理模块是整个逻辑的核心部分，完成了最主要的逻辑功能；用户功能模块是本***和后端***的功能接口；串口调试模块是用来实现整个逻辑的调试功能，调试完成后需要将此模块删除；接口管理模块用于实现各部分之间的调度和管理。
1553B总线模块实现了如图3所示的逻辑功能。模块上电完成后初始化模块开始工作，完成61580芯片的初始化；初始化操作完成后协议处理模块开始工作，协议处理模块等待消息中断的发生，当中断来临时，根据命令字的不同，进入自检、同步、处理发送命令、接收遥测字、监视这五个中断处理程序，在每个中断服务程序中，都要将总线上传输的数据重新组帧后写入FIFO中。
本发明未详细说明部分属本领域技术人员公知常识。

Claims (2)

1.一种基于国产化FPGA器件实现1553B总线模块，其特征在于：包括数据通信接口芯片、FPGA芯片、1553B总线协议芯片B61580；FPGA芯片负责处理1553B总线协议芯片B61580输出的总线数据，然后通过数据通信接口芯片发送给外部其他产品进行数据处理；
所述FPGA芯片内部逻辑采用自顶向下设计，逻辑功能模块包括顶层模块、ACE读写接口模块、初始化模块、协议处理模块、用户功能模块和接口管理模块；
所述ACE读写接口模块为整个逻辑的基础，ACE读写接口模块模拟FPGA读写1553B总线协议芯片 B61580内部RAM和寄存器的时序操作，为初始化模块和协议处理模块访问1553B总线协议芯片 B61580提供读写操作接口；
所述初始化模块完成对1553B总线协议芯片 B61580的初始化操作，整个初始化操作通过一个状态机完成，包括一次RAM清零、两次写寄存器和十三次写RAM操作，并通过初始化将1553B总线协议芯片 B61580设置为RT/MT工作模式；
所述协议处理模块作为整个逻辑的核心部分；初始化操作完成后协议处理模块开始工作，协议处理模块等待消息中断的发生，当中断来临时，根据命令字的不同，进入自检、同步、处理发送命令、接收遥测字、监视这五个中断处理程序，在每个中断服务程序中，都要将总线上传输的数据重新组帧后写入FIFO中；
所述用户功能模块利用FPGA自带的IPcore生成的FIFO模块，用于存储协议处理模块处理后的数据；
所述接口管理模块用于实现初始化模块和协议处理模块对ACE读写接口模块使用的调度和管理。
2.根据权利要求1所述的一种基于国产化FPGA器件实现1553B总线模块，其特征在于：所述FPGA芯片选用深圳国微设计生产的SMQV300。
CN201711162979.2A 2017-11-21 2017-11-21 一种基于国产化fpga器件实现1553b总线模块 Active CN107943732B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711162979.2A CN107943732B (zh) 2017-11-21 2017-11-21 一种基于国产化fpga器件实现1553b总线模块

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711162979.2A CN107943732B (zh) 2017-11-21 2017-11-21 一种基于国产化fpga器件实现1553b总线模块

Publications (2)

Publication Number Publication Date
CN107943732A CN107943732A (zh) 2018-04-20
CN107943732B true CN107943732B (zh) 2020-05-12

Family

ID=61929397

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711162979.2A Active CN107943732B (zh) 2017-11-21 2017-11-21 一种基于国产化fpga器件实现1553b总线模块

Country Status (1)

Country Link
CN (1) CN107943732B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109992550B (zh) * 2019-03-29 2020-10-02 湖北三江航天万峰科技发展有限公司 基于cpci总线的多类型信息处理装置及方法
CN110188054B (zh) * 2019-05-27 2023-10-27 中国航空无线电电子研究所 1553总线网络产品
CN111475451B (zh) * 2020-04-16 2022-02-01 中国电子科技集团公司第五十八研究所 一种1553b通信总线消息监听板卡
CN115098420A (zh) * 2022-06-21 2022-09-23 枣庄学院 一种基于fpga的1553b总线协议的多功能接口***

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102141971A (zh) * 2011-01-13 2011-08-03 哈尔滨工业大学 具有大容量存储功能的1553b硬件定时通讯模块
CN202453880U (zh) * 2011-10-28 2012-09-26 中国航天科工集团第三研究院第八三五七研究所 一种基于fpga的低成本1553b总线接口电路
CN103218339A (zh) * 2013-04-24 2013-07-24 中国科学院空间科学与应用研究中心 一种1553b总线与rs485总线的通信转接***及控制方法
CN204695304U (zh) * 2015-06-03 2015-10-07 北京浩正泰吉科技有限公司 一种1553b总线pc104接口板
WO2016202396A1 (en) * 2015-06-18 2016-12-22 European Space Agency Bus failure detection transceiver architecture and transceiver operation method

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102141971A (zh) * 2011-01-13 2011-08-03 哈尔滨工业大学 具有大容量存储功能的1553b硬件定时通讯模块
CN202453880U (zh) * 2011-10-28 2012-09-26 中国航天科工集团第三研究院第八三五七研究所 一种基于fpga的低成本1553b总线接口电路
CN103218339A (zh) * 2013-04-24 2013-07-24 中国科学院空间科学与应用研究中心 一种1553b总线与rs485总线的通信转接***及控制方法
CN204695304U (zh) * 2015-06-03 2015-10-07 北京浩正泰吉科技有限公司 一种1553b总线pc104接口板
WO2016202396A1 (en) * 2015-06-18 2016-12-22 European Space Agency Bus failure detection transceiver architecture and transceiver operation method

Also Published As

Publication number Publication date
CN107943732A (zh) 2018-04-20

Similar Documents

Publication Publication Date Title
CN107943732B (zh) 一种基于国产化fpga器件实现1553b总线模块
CN109634728B (zh) 作业调度方法、装置、终端设备及可读存储介质
CN106647613B (zh) 基于mac的plc双机冗余方法及***
CN109873497B (zh) 一种基于智能验收装置的配电主站与终端自动联调验收方法
CN102736594B (zh) 一种智能配电终端统一平台模块化设计方法
CN103309830A (zh) VxWorks操作***下CPCI总线CAN通信模块的驱动器及驱动方法
CN107885517B (zh) 嵌入式***处理器程序加载电路
CN100470976C (zh) 一种综合自动化变电站调试装置
CN103984240A (zh) 一种基于反射内存网的分布式实时仿真方法
CN110532140B (zh) 一种1553b总线的仿真测试***
CN109728936B (zh) 高压链式静止无功发生器通信管理方法、装置及***
CN103457996B (zh) 一种协议一致性测试***内部数据存储方法及***
CN201489345U (zh) 双处理器运动控制卡
CN110247809B (zh) 双环网控制***的通信控制方法
CN207367033U (zh) 一种基于mac的plc双机冗余***
CN107817477B (zh) 一种雷达显控***的信号源***及实现方法
CN206863739U (zh) 一种带存储的数据通讯机
CN202856759U (zh) 一种基于可扩展标记语言与动态库综合实现的通信管理机
CN201749350U (zh) 小型plc的人机界面装置
CN107515565A (zh) 一种mes终端***
CN113965468A (zh) 一种公共框架网络设计方法
CN203119921U (zh) 智能数字网络***
CN108011751B (zh) 一种机载FlexRay通信接口装置与方法
CN105139127A (zh) 继电保护装置以及整箱数据克隆方法、恢复方法
CN109856485B (zh) 低功耗手环装置、手环调试***及调试方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant