CN107919400A - 一种InSe晶体管及其制备方法 - Google Patents

一种InSe晶体管及其制备方法 Download PDF

Info

Publication number
CN107919400A
CN107919400A CN201710927704.7A CN201710927704A CN107919400A CN 107919400 A CN107919400 A CN 107919400A CN 201710927704 A CN201710927704 A CN 201710927704A CN 107919400 A CN107919400 A CN 107919400A
Authority
CN
China
Prior art keywords
inse
layer
grid
thin film
protective layers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710927704.7A
Other languages
English (en)
Other versions
CN107919400B (zh
Inventor
钟旻
陈寿面
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai IC R&D Center Co Ltd
Original Assignee
Shanghai Integrated Circuit Research and Development Center Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Integrated Circuit Research and Development Center Co Ltd filed Critical Shanghai Integrated Circuit Research and Development Center Co Ltd
Priority to CN201710927704.7A priority Critical patent/CN107919400B/zh
Publication of CN107919400A publication Critical patent/CN107919400A/zh
Application granted granted Critical
Publication of CN107919400B publication Critical patent/CN107919400B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78681—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising AIIIBV or AIIBVI or AIVBVI semiconductor materials, or Se or Te

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明公开了一种InSe晶体管，包括：栅极；位于栅极上的栅极介电层；位于栅极介电层上的晶体生长衬底层；位于栅极上方的晶体生长衬底层上的InSe薄膜沟道层；围绕InSe薄膜沟道层的InSe保护层，位于栅极两侧上方位置的InSe保护层中设有源漏区；位于InSe薄膜沟道层及InSe保护层上的钝化层，钝化层将InSe薄膜沟道层封闭以与外部隔绝。本发明能够有效防止在晶体管制备工艺过程中易发生的InSe分解问题，并且能够与现有的CMOS工艺兼容，制备工艺简单可行，可方便制备出小尺寸、大规模的InSe晶体管阵列。本发明还公开了一种InSe晶体管的制备方法。

Description

一种InSe晶体管及其制备方法
技术领域
本发明涉及半导体集成电路制造工艺技术领域，更具体地，涉及一种InSe晶体管及其制备方法。
背景技术
随着半导体器件特征尺寸按摩尔定律等比缩小，芯片集成度不断提高，传统基于硅半导体器件由于工艺极限和各种负面效应，已很难再满足器件和电路的性能和功耗要求。国内外各大科研机构和半导体制造商纷纷研究各种新材料及新器件结构，以期取代现有的硅半导体器件。
近年来，石墨烯因其超高的电子迁移率(可达200000cm2/Vs)成为研究的热点，但是由于石墨烯不具备带隙(bandgap)，使得它在类似于晶体管的应用上前景黯淡。
2016年10月，石墨烯之父Andre Geim(安德烈·海姆)在《NatureNanotechnology》(《自然纳米科技》)上发表论文，首次制备出微米级图形尺寸的二维InSe(硒化铟)薄膜晶体管，并发现当硒化铟薄膜只有几层原子的厚度时，其性能大幅优于硅的电子属性。
跟石墨烯不同，硒化铟的能隙相当大，具有很好的开关特性。因此，采用硒化铟作为沟道制作的晶体管来代替现有的硅晶体管，将成为未来制备超高速、高性能半导体器件的一种选择。
目前，制备InSe薄膜晶体管的技术难点有两个：
1)InSe薄膜化学性质不稳定，很容易被空气中的氧气和水气分解，对晶体管制备工艺要求很高。
2)InSe薄膜的制备必须在特定的衬底上，其工艺与常规的CMOS工艺不兼容，很难制备出小尺寸、大规模的InSe晶体管阵列。
发明内容
本发明的目的在于克服现有技术存在的上述缺陷，提供一种InSe晶体管及其制备方法。
为实现上述目的，本发明的技术方案如下：
本发明提供了一种InSe晶体管，自下而上包括：
栅极；
位于栅极上的栅极介电层；
位于栅极介电层上的晶体生长衬底层；
位于栅极上方的晶体生长衬底层上的InSe薄膜沟道层；
围绕InSe薄膜沟道层的InSe保护层，位于栅极两侧上方位置的所述InSe保护层中设有源漏区；
位于InSe薄膜沟道层及InSe保护层上的钝化层，所述钝化层将InSe薄膜沟道层封闭以与外部隔绝。
优选地，还包括：位于源漏区上的源漏电极，位于晶体生长衬底层以下的层间介电层，以及位于层间介电层以下的半导体衬底；所述栅极和栅极上的栅极介电层位于层间介电层中。
优选地，所述栅极采用具有被氧化特性的金属材料形成，所述栅极介电层采用栅极的金属氧化物形成；所述晶体生长衬底层采用h-BN、β-Si3N4、SiC中的任意一种材料形成。
优选地，所述InSe薄膜沟道层中的InSe薄膜原子层厚度为3-15层。
优选地，所述InSe保护层采用具有被掺杂特性的二维晶体材料形成。
本发明还提供了一种上述的InSe晶体管的制备方法，包括以下步骤：
步骤S01：提供一表面具有层间介电层的半导体衬底，在所述层间介电层上形成一凹槽；
步骤S02：沉积栅极金属材料，在凹槽中形成金属栅极；
步骤S03：使金属栅极上表面被氧化形成金属氧化物，作为栅极介电层；
步骤S04：在上述器件表面依次形成晶体生长衬底层和InSe保护层；
步骤S05：对InSe保护层进行图形化，并在InSe保护层中形成源漏区；
步骤S06：在InSe保护层图形以内形成InSe薄膜沟道层；
步骤S07：在InSe薄膜沟道层及InSe保护层上形成钝化层。
优选地，步骤S03中，通过退火工艺，使凹槽中的金属栅极上表面被氧化，形成金属氧化物。
优选地，步骤S05中，通过光刻、掺杂和刻蚀，形成具有空腔的InSe保护层图形，并在InSe保护层的掺杂区域形成源漏区；步骤S06中，在栅极上方的晶体生长衬底层上通过自对准生长InSe薄膜，以在InSe保护层图形以内的空腔区域形成InSe薄膜沟道层。
优选地，在同一真空设备中沉积InSe薄膜、钝化层材料。
优选地，还包括：步骤S08：在两侧的源漏区进行金属沉积和抛光，形成源漏电极。
本发明能够有效防止在晶体管制备工艺过程中易发生的InSe分解问题，并且能够与现有的CMOS工艺兼容，制备工艺简单可行，可方便制备出小尺寸、大规模的InSe晶体管阵列。
附图说明
图1是本发明一较佳实施例的一种InSe晶体管结构示意图；
图2是本发明一较佳实施例的一种InSe晶体管的制备方法流程图；
图3-图10是本发明一较佳实施例中根据图2的方法制备InSe晶体管的工艺步骤示意图。
具体实施方式
下面结合附图，对本发明的具体实施方式作进一步的详细说明。
需要说明的是，在下述的具体实施方式中，在详述本发明的实施方式时，为了清楚地表示本发明的结构以便于说明，特对附图中的结构不依照一般比例绘图，并进行了局部放大、变形及简化处理，因此，应避免以此作为对本发明的限定来加以理解。
在以下本发明的具体实施方式中，请参阅图1，图1是本发明一较佳实施例的一种InSe晶体管结构示意图。如图1所示，本发明的一种InSe晶体管，自下而上至少包括：栅极103、栅极介电层104、晶体生长衬底层105、InSe薄膜沟道层106和InSe保护层107、钝化层108等器件结构。
请参阅图1。栅极介电层相连设置在位于下层的栅极和位于上层的晶体生长衬底层之间；栅极及栅极介电层的尺寸小于晶体生长衬底层的尺寸，并可大致位于晶体生长衬底层下方的中部位置。在晶体生长衬底层的下层还可相连设有层间介电层102；所述栅极和位于栅极之上的栅极介电层设于层间介电层中。在层间介电层的下层还可相连设有半导体衬底101。
所述栅极可采用具有可被氧化特性的金属材料形成，如Al，Ag，Cu等。所述栅极介电层可采用栅极的金属氧化物形成，例如当栅极采用Al，Ag，Cu等金属制作时，则栅极介电层可采用Al，Ag，Cu等的金属氧化物制作。
所述晶体生长衬底层可采用h-BN(六方氮化硼)、β-Si3N4(β相Si3N4)、SiC中的任意一种材料制作形成。
晶体生长衬底层可与栅极介电层一起共同形成金属栅极的栅介质层。
请参阅图1。在对应位于栅极上方的晶体生长衬底层上，设有InSe(硒化铟)薄膜沟道层。围绕InSe薄膜沟道层、与InSe薄膜沟道层同层设有InSe保护层；并且，在位于栅极两侧上方位置的所述InSe保护层中设有InSe晶体管的源漏区(即一侧为源区、另一侧为漏区)。
所述InSe薄膜沟道层的InSe薄膜原子层厚度可为3-15层。
所述InSe保护层可采用具有可被掺杂特性并且化学性质稳定的二维晶体材料制作形成，如石墨烯、石墨相氮化碳、二硫化钼等。所述InSe保护层可以掺杂P，B，C，Se等。所谓化学性质稳定是指二维晶体材料能在常温下的空气中保持薄膜性质稳定，不会与空气中的氧气，水分子等发生反应，导致薄膜被分解或变性。
请参阅图1。在位于InSe薄膜沟道层及InSe薄膜沟道层***的部分InSe保护层上还相连设有钝化层；可利用所述钝化层和InSe保护层将InSe薄膜包裹起来，对InSe薄膜沟道层实施封闭，使InSe薄膜与外部隔绝，有效地避免了InSe薄膜暴露在空气中，保持了InSe薄膜的化学性质稳定，从而保证了器件的性能和良率。
在InSe保护层两侧的源漏区上还可设有源漏电极109。源漏电极可采用金属材料制作，例如为Cu。
以下通过具体实施方式及附图，对本发明一种上述的InSe晶体管的制备方法进行详细说明。
请参阅图2，图2是本发明一较佳实施例的一种InSe晶体管的制备方法流程图；同时，请参阅图3-图10，图3-图10是本发明一较佳实施例中根据图2的方法制备InSe晶体管的工艺步骤示意图。如图2所示，本发明的一种上述的InSe晶体管的制备方法，包括以下步骤：
步骤S01：提供一表面具有层间介电层的半导体衬底，在所述层间介电层上形成一凹槽。
请参阅图3。首先，可采用常规的半导体衬底201，在半导体衬底201上生长形成层间介电层202。层间介电层202可采用常规材料形成。
然后，在所述层间介电层202上可通过光刻、刻蚀工艺形成凹槽203。在本实施例中，凹槽203的深度可为60nm(纳米)。
步骤S02：沉积栅极金属材料，在凹槽中形成金属栅极。
请参阅图4。接着，在凹槽203中沉积栅极金属材料，并可采用抛光工艺去除凹槽203外部多余的金属材料，从而在凹槽中形成金属栅极204。在本实施例中，栅极金属材料可为Al。
步骤S03：使金属栅极上表面被氧化形成金属氧化物，作为栅极介电层。
请参阅图5。接着，可通过退火工艺，使凹槽中金属栅极的栅极金属上表面被氧化，形成金属氧化物，作为栅极介电层205。在本实施例中，栅极介电层材料为Al2O3，厚度可为2nm。
步骤S04：在上述器件表面依次形成晶体生长衬底层和InSe保护层。
请参阅图6。之后，在栅极介电层和层间介电层上依次沉积形成晶体生长衬底层206和InSe保护层207。在本实施例中，晶体生长衬底层材料可为六方氮化硼(h-BN)，厚度为10nm。InSe保护层可为二硫化钼，厚度为6nm。
步骤S05：对InSe保护层进行图形化，并在InSe保护层中形成源漏区。
请参阅图7。接着，通过光刻、掺杂和刻蚀，对InSe保护层207进行图形化，形成中间具有空腔的InSe保护层图形；并利用InSe保护层材料的可掺杂性，通过掺杂在InSe保护层的掺杂区域形成源漏区208。在本实施例中，采用在栅极两侧上方位置的二硫化钼InSe保护层中掺杂C，来形成源漏区208。
步骤S06：在InSe保护层图形以内形成InSe薄膜沟道层。
请参阅图8。接着，在栅极上方的晶体生长衬底层上通过自对准生长InSe薄膜209，以在InSe保护层图形以内、即InSe保护层图形中间的空腔区域形成InSe薄膜沟道层。在本实施例中，可采用外延生长方法或原子沉积等方法生长InSe薄膜209，并在真空设备中沉积InSe薄膜。
步骤S07：在InSe薄膜沟道层及InSe保护层上形成钝化层。
请参阅图9。接着，在沉积InSe薄膜的同一真空设备中、在InSe薄膜沟道层及InSe保护层上继续沉积钝化层材料，并通过光刻和刻蚀，在InSe薄膜及InSe薄膜沟道层***的部分InSe保护层上形成钝化层210。在本实施例中，钝化层可为Si3N4，厚度在100nm左右。
还可继续执行步骤S08：在两侧的源漏区进行金属沉积和抛光，形成源漏电极。
请参阅图10。最后，在钝化层两侧的源漏区位置上进行金属沉积，并通过抛光平坦化，形成与钝化层表面平齐的源漏电极211。在本实施例中，源漏电极的材料可为Cu。
本发明为了避免在形成栅极时对InSe薄膜沟道层造成破坏，提出了先形成栅极的方法。本发明采用可以氧化的Al等栅极金属材料，通过退火氧化后，在Al栅极表面形成致密连续的Al2O3氧化物层，可作为栅极介电层。采用h-BN等形成的晶体生长衬底层，有利于二硫化钼InSe保护层和InSe薄膜的沉积，并且晶体生长衬底层可以和Al2O3共同构成InSe晶体管的栅介质层。在h-BN晶体生长衬底层上先沉积二硫化钼InSe保护层，然后通过光刻、掺杂和刻蚀工艺，在栅极两侧上方形成源漏区域。而在栅极上方的h-BN晶体生长衬底层上则可通过自对准生长的方式沉积InSe薄膜，形成InSe薄膜沟道层。在InSe薄膜沉积后，在同一真空设备中继续沉积钝化层，利用钝化层和源漏区的InSe保护层共同将InSe薄膜包裹起来，有效地避免了InSe暴露在空气中，保持了InSe薄膜的化学性质稳定，从而保证了器件的性能和良率。本发明能够有效保证InSe薄膜性能的稳定，同时可与传统CMOS工艺兼容，能制备出小尺寸、大规模的InSe晶体管阵列。
综上所述，本发明通过退火氧化使金属栅极表面形成栅极介电层，并通过自对准生长在晶体生长衬底层上沉积InSe薄膜；此外，采用具有化学性质稳定的二维晶体材料作为InSe沟道两侧的保护层，防止InSe薄膜在制作源漏区时接触空气被分解；利用掺杂工艺可使二维晶体材料变成源漏区；另一方面，InSe薄膜上的钝化层和InSe在同一真空设备中沉积，也避免了InSe被空气分解的可能。采用本发明方法能有效防止在晶体管工艺过程中InSe的分解，并且与现有的CMOS工艺兼容，制备工艺简单可行。
以上所述的仅为本发明的优选实施例，所述实施例并非用以限制本发明的专利保护范围，因此凡是运用本发明的说明书及附图内容所作的等同结构变化，同理均应包含在本发明的保护范围内。

Claims (10)

1.一种InSe晶体管，其特征在于，自下而上包括：
栅极；
位于栅极上的栅极介电层；
位于栅极介电层上的晶体生长衬底层；
位于栅极上方的晶体生长衬底层上的InSe薄膜沟道层；
围绕InSe薄膜沟道层的InSe保护层，位于栅极两侧上方位置的所述InSe保护层中设有源漏区；
位于InSe薄膜沟道层及InSe保护层上的钝化层，所述钝化层将InSe薄膜沟道层封闭以与外部隔绝。
2.根据权利要求1所述的InSe晶体管，其特征在于，还包括：位于源漏区上的源漏电极，位于晶体生长衬底层以下的层间介电层，以及位于层间介电层以下的半导体衬底；所述栅极和栅极上的栅极介电层位于层间介电层中。
3.根据权利要求2所述的InSe晶体管，其特征在于，所述栅极采用具有被氧化特性的金属材料形成，所述栅极介电层采用栅极的金属氧化物形成；所述晶体生长衬底层采用h-BN、β-Si3N4、SiC中的任意一种材料形成。
4.根据权利要求1所述的InSe晶体管，其特征在于，所述InSe薄膜沟道层中的InSe薄膜原子层厚度为3-15层。
5.根据权利要求1所述的InSe晶体管，其特征在于，所述InSe保护层采用具有被掺杂特性的二维晶体材料形成。
6.一种权利要求3所述的InSe晶体管的制备方法，其特征在于，包括以下步骤：
步骤S01：提供一表面具有层间介电层的半导体衬底，在所述层间介电层上形成一凹槽；
步骤S02：沉积栅极金属材料，在凹槽中形成金属栅极；
步骤S03：使金属栅极上表面被氧化形成金属氧化物，作为栅极介电层；
步骤S04：在上述器件表面依次形成晶体生长衬底层和InSe保护层；
步骤S05：对InSe保护层进行图形化，并在InSe保护层中形成源漏区；
步骤S06：在InSe保护层图形以内形成InSe薄膜沟道层；
步骤S07：在InSe薄膜沟道层及InSe保护层上形成钝化层。
7.根据权利要求6所述的InSe晶体管的制备方法，其特征在于，步骤S03中，通过退火工艺，使凹槽中的金属栅极上表面被氧化，形成金属氧化物。
8.根据权利要求6所述的InSe晶体管的制备方法，其特征在于，步骤S05中，通过光刻、掺杂和刻蚀，形成具有空腔的InSe保护层图形，并在InSe保护层的掺杂区域形成源漏区；步骤S06中，在栅极上方的晶体生长衬底层上通过自对准生长InSe薄膜，以在InSe保护层图形以内的空腔区域形成InSe薄膜沟道层。
9.根据权利要求6所述的InSe晶体管的制备方法，其特征在于，在同一真空设备中沉积InSe薄膜、钝化层材料。
10.根据权利要求6所述的InSe晶体管的制备方法，其特征在于，还包括：步骤S08：在两侧的源漏区进行金属沉积和抛光，形成源漏电极。
CN201710927704.7A 2017-10-09 2017-10-09 一种InSe晶体管及其制备方法 Active CN107919400B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710927704.7A CN107919400B (zh) 2017-10-09 2017-10-09 一种InSe晶体管及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710927704.7A CN107919400B (zh) 2017-10-09 2017-10-09 一种InSe晶体管及其制备方法

Publications (2)

Publication Number Publication Date
CN107919400A true CN107919400A (zh) 2018-04-17
CN107919400B CN107919400B (zh) 2020-10-02

Family

ID=61898715

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710927704.7A Active CN107919400B (zh) 2017-10-09 2017-10-09 一种InSe晶体管及其制备方法

Country Status (1)

Country Link
CN (1) CN107919400B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113066905A (zh) * 2021-04-12 2021-07-02 山东大学 一种通过光刻技术制备硒化铟光电探测器的方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060071205A1 (en) * 2004-09-24 2006-04-06 Hewlett-Packard Development Company, L.P. Nanocrystal switch
CN103928340A (zh) * 2014-04-19 2014-07-16 复旦大学 一种直接生长二维的二硫化钼背栅器件的方法
CN104078501A (zh) * 2014-06-13 2014-10-01 上海交通大学 一种基于二维半导体材料的低压场效应晶体管
US9082864B2 (en) * 2011-01-27 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN105428417A (zh) * 2015-11-24 2016-03-23 电子科技大学 自对准石墨烯/黑磷晶体管结构的制备方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060071205A1 (en) * 2004-09-24 2006-04-06 Hewlett-Packard Development Company, L.P. Nanocrystal switch
US9082864B2 (en) * 2011-01-27 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN103928340A (zh) * 2014-04-19 2014-07-16 复旦大学 一种直接生长二维的二硫化钼背栅器件的方法
CN104078501A (zh) * 2014-06-13 2014-10-01 上海交通大学 一种基于二维半导体材料的低压场效应晶体管
CN105428417A (zh) * 2015-11-24 2016-03-23 电子科技大学 自对准石墨烯/黑磷晶体管结构的制备方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
OSMAN MAKKAWI ET AL: "The Modulation of Photoluminscences Band Gap of Two-Dimensional InSe Nanosheets on h-BN Substrate", 《JOURNAL OF NANOSCIENCE AND NANOTECHNOLOGY》 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113066905A (zh) * 2021-04-12 2021-07-02 山东大学 一种通过光刻技术制备硒化铟光电探测器的方法

Also Published As

Publication number Publication date
CN107919400B (zh) 2020-10-02

Similar Documents

Publication Publication Date Title
Chen et al. Fermi-level depinning of 2D transition metal dichalcogenide transistors
TWI497644B (zh) 以石墨烯為基底的元件及其製造方法
US8309438B2 (en) Synthesizing graphene from metal-carbon solutions using ion implantation
KR101817020B1 (ko) 반도전성 그래핀 구조체들, 그러한 구조체들을 형성하는 방법들 및 그러한 구조체들을 포함하는 반도체 디바이스들
TW200849595A (en) Semiconductor device and semiconductor device manufacturing method
CN104538449B (zh) 一种石墨烯场效应晶体管结构及其大规模制作工艺
JP2009155168A (ja) 層状炭素構造体の製造方法および半導体装置の製造方法
CN107634099B (zh) 一种二维晶体材料场效应管及其制备方法
CN105762078A (zh) GaN基纳米沟道高电子迁移率晶体管及制作方法
Shi et al. Selective n-type doping in graphene via the aluminium nanoparticle decoration approach
WO2016045377A1 (zh) 一种制备纳米尺度场效应晶体管的方法
CN101941696B (zh) 一种适用于石墨烯基场效应管制造的纳米光刻方法
US8658461B2 (en) Self aligned carbide source/drain FET
WO2014038243A1 (ja) グラフェン－ｃｎｔ構造及びその製造方法
CN103903973A (zh) 利用旋涂液态金属种子层在石墨烯上生长高k介质的方法
CN103855022B (zh) 鳍式场效应晶体管的形成方法
WO2018010151A1 (zh) 一种场效应晶体管的制作方法及场效应晶体管
CN107919400A (zh) 一种InSe晶体管及其制备方法
CN107230632B (zh) 双栅极石墨烯场效应晶体管及其制造方法
CN107919395A (zh) 基于CaF2栅介质的零栅源间距金刚石场效应晶体管及制作方法
US20200235211A1 (en) Method of fabricating electrically isolated diamond nanowires and its application for nanowire mosfet
CN110323277B (zh) 场效应晶体管及其制备方法
CN107644906A (zh) 一种黑磷场效应晶体管及其制造方法
CN102569407A (zh) 硅基石墨烯场效应晶体管及其制作方法
CN108039373A (zh) 半导体器件及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant