CN107919387A - 一种半导体器件及其制造方法 - Google Patents
一种半导体器件及其制造方法 Download PDFInfo
- Publication number
- CN107919387A CN107919387A CN201610884207.9A CN201610884207A CN107919387A CN 107919387 A CN107919387 A CN 107919387A CN 201610884207 A CN201610884207 A CN 201610884207A CN 107919387 A CN107919387 A CN 107919387A
- Authority
- CN
- China
- Prior art keywords
- ion
- semiconductor substrate
- advance
- ion implanting
- angle
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 100
- 238000000034 method Methods 0.000 title claims abstract description 40
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 15
- 239000000758 substrate Substances 0.000 claims abstract description 60
- 238000002347 injection Methods 0.000 claims abstract description 31
- 239000007924 injection Substances 0.000 claims abstract description 31
- 239000000463 material Substances 0.000 claims abstract description 31
- 238000002955 isolation Methods 0.000 claims abstract description 26
- 150000002500 ions Chemical class 0.000 claims description 89
- 238000002513 implantation Methods 0.000 claims description 19
- -1 carbon ion Chemical class 0.000 claims description 9
- KRHYYFGTRYWZRS-UHFFFAOYSA-M Fluoride anion Chemical compound [F-] KRHYYFGTRYWZRS-UHFFFAOYSA-M 0.000 claims description 4
- 229910052799 carbon Inorganic materials 0.000 claims description 4
- IJGRMHOSHXDMSA-UHFFFAOYSA-N nitrogen Substances N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 4
- 229910052757 nitrogen Inorganic materials 0.000 claims description 4
- 230000015572 biosynthetic process Effects 0.000 claims 1
- 230000000694 effects Effects 0.000 description 12
- 239000007789 gas Substances 0.000 description 8
- 238000000137 annealing Methods 0.000 description 7
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- 238000005530 etching Methods 0.000 description 5
- 239000012212 insulator Substances 0.000 description 5
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 3
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 3
- 239000000243 solution Substances 0.000 description 3
- HEDRZPFGACZZDS-UHFFFAOYSA-N Chloroform Chemical compound ClC(Cl)Cl HEDRZPFGACZZDS-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- RWRIWBAIICGTTQ-UHFFFAOYSA-N difluoromethane Chemical compound FCF RWRIWBAIICGTTQ-UHFFFAOYSA-N 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 229910015844 BCl3 Inorganic materials 0.000 description 1
- WKBOTKDWSSQWDR-UHFFFAOYSA-N Bromine atom Chemical compound [Br] WKBOTKDWSSQWDR-UHFFFAOYSA-N 0.000 description 1
- KZBUYRJDOAKODT-UHFFFAOYSA-N Chlorine Chemical compound ClCl KZBUYRJDOAKODT-UHFFFAOYSA-N 0.000 description 1
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 1
- 229910003978 SiClx Inorganic materials 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical group [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- GDTBXPJZTBHREO-UHFFFAOYSA-N bromine Substances BrBr GDTBXPJZTBHREO-UHFFFAOYSA-N 0.000 description 1
- 229910052794 bromium Inorganic materials 0.000 description 1
- DIKBFYAXUHHXCS-UHFFFAOYSA-N bromoform Chemical compound BrC(Br)Br DIKBFYAXUHHXCS-UHFFFAOYSA-N 0.000 description 1
- VZGDMQKNWNREIO-UHFFFAOYSA-N carbon tetrachloride Substances ClC(Cl)(Cl)Cl VZGDMQKNWNREIO-UHFFFAOYSA-N 0.000 description 1
- 230000005465 channeling Effects 0.000 description 1
- 239000000460 chlorine Substances 0.000 description 1
- 229910052801 chlorine Inorganic materials 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000021615 conjugation Effects 0.000 description 1
- 239000013039 cover film Substances 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- PNDPGZBMCMUPRI-UHFFFAOYSA-N iodine Chemical compound II PNDPGZBMCMUPRI-UHFFFAOYSA-N 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 229930002839 ionone Natural products 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000001289 rapid thermal chemical vapour deposition Methods 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000002230 thermal chemical vapour deposition Methods 0.000 description 1
- FAQYAMRNWDIXMY-UHFFFAOYSA-N trichloroborane Chemical compound ClB(Cl)Cl FAQYAMRNWDIXMY-UHFFFAOYSA-N 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1025—Channel region of field-effect devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- High Energy & Nuclear Physics (AREA)
- Ceramic Engineering (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Manufacturing & Machinery (AREA)
- Element Separation (AREA)
Abstract
本发明提供一种半导体器件及其制造方法，所述方法包括：提供半导体衬底；在所述半导体衬底上形成具有窗口的掩膜层，所述窗口对应于所述半导体衬底中待形成的沟槽；以所述掩膜层为掩膜，刻蚀所述半导体衬底以形成沟槽；在所述沟槽中填充隔离材料以形成浅沟槽隔离结构；去除所述掩膜层；执行预先离子注入，以在所述半导体衬底的顶部靠近浅沟槽隔离结构处形成离子注入区域，所述预先离子注入为倾斜离子注入；对所述半导体衬底执行后续离子注入以形成阱区。根据本发明提供的方法形成的半导体器件性能稳定。
Description
技术领域
本发明涉及半导体技术领域，具体而言涉及一种半导体器件及制造方法。
背景技术
在诸如MOS管的半导体器件中，沟道的阈值电压对半导体器件的电学性能有很大的影响。现有的半导体器件，沟道的靠近浅沟槽隔离结构的角部处的阈值电压与沟道中的阈值电压存在不一致的现象，进而造成半导体器件性能不稳定甚至失效。
因此，有必要提出一种半导体器件及其制造方法，以解决现有的技术问题。
发明内容
在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
为了克服目前存在的问题，本发明提供了一种半导体器件的制造方法。所述方法包括：
提供半导体衬底；
在所述半导体衬底上形成具有窗口的掩膜层，所述窗口对应于所述半导体衬底中待形成的沟槽；
以所述掩膜层为掩膜，刻蚀所述半导体衬底以形成沟槽；
在所述沟槽中填充隔离材料以形成浅沟槽隔离结构；
去除所述掩膜层；
执行预先离子注入，以在所述半导体衬底的顶部靠近浅沟槽隔离结构处形成离子注入区域，所述预先离子注入为倾斜离子注入；
对所述半导体衬底执行后续离子注入以形成阱区。
示例性地，所述预先离子注入的注入源为BF2或B。
示例性地，所述预先离子注入的注入能量为2K-40KeV，所述预先离子注入的注入剂量为5×1012-5×1013离子/平方厘米。
示例性地，所述预先离子注入为倾斜离子注入，所述离子注入的方向与半导体衬底法线方向的夹角为30°-50°。
示例性地，所述预先离子注入的注入源包括碳离子、氟离子、氮离子中的一种或多种。
示例性地，所述预先离子注入的注入能量为4K-20KeV，所述预先离子注入的注入剂量为1×1013-1×1014离子/平方厘米。
示例性地，所述预先离子注入为倾斜离子注入，所述离子注入的方向与半导体衬底法线方向的夹角为30°-50°。
示例性地，所述预先离子注入为等离子体注入。
示例性地，所述后续离子注入所形成的阱区为P阱，所形成的半导体器件为NMOS器件。
本发明还提供一种半导体器件，其特征在于，所述半导体器件采用上述任一种方法制成。
根据本发明的半导体器件的离子注入区域可以弥补沟道的靠近浅沟槽隔离结构的角部处的离子由于隔离效应、退火效应等导致的注入剂量损失，因此可以使得半导体器件的沟道的阈值电压一致，使得半导体器件性能稳定。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。
附图中：
图1示出了根据本发明优选实施方式的半导体器件的制造方法流程图；以及
图2a-2f示出了图1中图示的制造方法依次实施所获得结构的剖面示意图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
现有的MOS管在制造过程中，往往需要对浅沟槽隔离结构进行退火处理。申请人发现，由于退火效应、隔离效应等，沟道的靠近浅沟槽隔离结构的角部处的离子注入剂量损失，从而使得沟道的阈值电压不一致，进而造成半导体器件性能不稳定甚至失效。
为了解决目前工艺中存在的上述问题，本发明提供了一种半导体器件的制造方法，包括：
提供半导体衬底；
在所述半导体衬底上形成具有窗口的掩膜层，所述窗口对应于所述半导体衬底中待形成的沟槽；
以所述掩膜层为掩膜，刻蚀所述半导体衬底以形成沟槽；
在所述沟槽中填充隔离材料以形成浅沟槽隔离结构；
去除所述掩膜层；
执行预先离子注入，以在所述半导体衬底的顶部靠近浅沟槽隔离结构处形成离子注入区域，所述预先离子注入为倾斜离子注入；
对所述半导体衬底执行后续离子注入以形成阱区。
所述预先离子注入的注入源为BF2或B。所述预先离子注入的注入能量为2K-40KeV，所述预先离子注入的注入剂量为5×1012-5×1013离子/平方厘米。所述预先离子注入为倾斜离子注入，所述离子注入的方向与半导体衬底法线方向的夹角为30°-50°。
所述预先离子注入的注入源包括碳离子、氟离子、氮离子中的一种或多种。所述预先离子注入的注入能量为4K-20KeV，所述预先离子注入的注入剂量为1×1013-1×1014离子/平方厘米。所述预先离子注入为倾斜离子注入，所述离子注入的方向与半导体衬底法线方向的夹角为30°-50°。
所述预先离子注入为等离子体注入。
所述后续离子注入所形成的阱区为P阱，所形成的半导体器件为NMOS器件。
与现有工艺相比，根据本发明的半导体器件的离子注入区域可以弥补沟道的靠近浅沟槽隔离结构的角部处的离子由于隔离效应、退火效应等导致的注入剂量损失，因此可以使得半导体器件的沟道的阈值电压一致，使得半导体器件性能稳定。
为了彻底理解本发明，将在下列的描述中提出详细的结构及/或步骤，以便阐释本发明提出的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。[示例性实施例一]
下面将参照图1以及图2a-2f对本发明一实施方式的半导体器件的制造方法做详细描述。
首先，执行步骤101：提供半导体衬底，在所述半导体衬底上形成具有窗口的掩模层，所述窗口对应于所述半导体衬底中待形成的沟槽。
具体地，在该步骤中，如图2a所示，首先提供半导体衬底201。所述半导体衬底201可以是以下所提到的材料中的至少一种：未掺杂的单晶硅、掺杂有杂质的单晶硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。作为示例，在本实施方式中，半导体衬底201的构成材料选用单晶硅。
接下来，在半导体衬底201上形成掩膜材料层203。具体地，在本实施方式中，掩膜材料层203可以为诸如SiN层的硬掩模材料层。需要说明的是，掩模材料层203与半导体衬底201之间还可以形成缓冲材料层202，以释放掩模材料层203与半导体衬底201之间的应力并增加掩模材料层203与半导体衬底201之间的结合力。作为示例，缓冲材料层202可以为SiO2层，厚度可以为100埃-400埃。
掩模材料层203和缓冲材料层202可以采用本领域技术人员所熟习的任何现有技术形成。优选地，掩模材料层203和缓冲材料层202可以选用化学气相沉积(CVD)的方法形成。例如低温化学气相沉积(LTCVD)、低压化学气相沉积(LPCVD)、快热化学气相沉积(RTCVD)、等离子体增强化学气相沉积(PECVD)等。
接着，对掩模材料层203和缓冲材料层202进行刻蚀，以在半导体衬底201上形成有具有窗口的掩模层203和缓冲层202。所述窗口可以通过光刻的方法形成。具体地，该过程可以包括：在掩模材料层203上通过旋涂的方式涂覆光刻胶层，然后依次实施曝光、显影等工艺形成具有窗口图案的光刻胶层，所述窗口对应于半导体衬底201中将要形成的沟槽。接着以具有窗口图案的光刻胶层为掩模对掩膜材料层203和缓冲材料层202进行刻蚀直至露出半导体衬底201，之后采用灰化工艺去除光刻胶层。
至此，在半导体衬底201上形成了具有窗口的掩模层203，并且在掩模层203和半导体衬底201之间还形成有可以用于释放应力的缓冲层202。
接着，执行步骤102：以所述掩膜层为掩膜，刻蚀半导体衬底以形成所述沟槽。
如图2b所示，以上述图案化的掩模层203为掩模，对半导体衬底201进行刻蚀，以形成沟槽204。沟槽204用于形成后续的浅沟槽隔离结构204’(图2c)。作为示例，可以采用干法刻蚀形成如图2b所示的沟槽204，刻蚀气体可以为含氟气体(例如CF4、SF6、CH2F2、CHF3和/或C2F6)等。沟槽204的深度可以根据所需要的浅沟槽隔离结构的实际需要尺寸确定。示例性地，沟槽204的深度可以为50nm-100nm。
接着，执行步骤103：在所述沟槽中填充隔离材料以形成浅沟槽隔离结构。
如图2c所示，在沟槽204中填充隔离材料，以形成浅沟槽隔离结构204’。隔离材料可以为氧化物(例如HARP)、具有高介电常数(例如大于3.9)的材料或者二者的结合。
作为示例，可以先在整个半导体衬底201上沉积隔离材料。隔离材料可以采用本领域技术人员所熟习的任何现有技术形成。作为示例，隔离材料可以通过上述化学气相沉积(CVD)的方法形成。需要说明的是，掩模层203上也同样沉积有隔离材料。然后再执行化学机械研磨，直至暴露出所述掩模层203顶部。
需要说明的是，在填充隔离材料之前，在沟槽204的侧壁和底壁可以形成衬里氧化层(未图示)，以改善后续填充于沟槽204的隔离材料与半导体衬底201之间的结合度，并降低漏电流。作为示例，可以采用热氧化工艺形成衬里氧化层。
接着，执行步骤104：去除所述掩膜层。
如图2d所示，可以采用各种刻蚀方法去除掩膜层203。例如，干法刻蚀、湿法刻蚀以及干法刻蚀和湿法刻蚀的组合。作为示例，可以通过含氟气体(例如CF4、SF6、CH2F2、CHF3和/或C2F6)、含氯气体(例如Cl2、CHCl3、CCl4和/或BCl3)、含溴气体(例如HBr和/或CHBr3)、含氧气体、含碘气体、其它合适的气体和/或等离子体来进行干法刻蚀，以去除掩模层203。
接着，执行步骤105：执行预先离子注入，以在所述半导体衬底的顶部靠近浅沟槽隔离结构处形成离子注入区域，所述预先离子注入为倾斜离子注入。
如图2e所示，对半导体衬底201执行倾斜离子注入。即，注入方向与半导体衬底201的法线方向之间具有夹角α。具体地，可以沟道一侧的浅沟槽隔离结构高于衬底的部分为掩膜，对靠近沟道另一侧的浅沟槽隔离结构处的区域进行倾斜离子注入。所述倾斜离子注入的注入源可以为硼离子，例如BF2或B。注入能量优选地可以为2K-40KeV，例如，20KeV。注入剂量优选地可以为5×1012-5×1013离子/平方厘米，例如，1×1013离子/平方厘米。夹角α优选地可以为30°-50°，例如40°。倾斜离子注入的注入源也可以为碳离子、氟离子、氮离子中的一种或多种。注入能量优选地可以为4K-20KeV，例如，10KeV。注入剂量优选地可以为1×1013-1×1014离子/平方厘米，例如，5×1013离子/平方厘米。夹角α优选地可以为30°-50°，例如40°。示例性地，在PMOS区域上形成掩膜，对NMOS区域执行离子注入。
通过倾斜离子注入之后，在半导体衬底201的顶部形成了离子注入区域205。由于倾斜注入的注入方向与半导体衬底201的法线方向之间具有夹角α，因此，在浅沟槽隔离结构204’附近也会形成离子注入区域。离子注入区域205可以弥补沟道的靠近浅沟槽隔离结构204’的角部处的离子由于隔离效应、退火效应等导致的注入剂量损失。
需要说明的是，虽然在本实施方式中，通过倾斜离子注入形成离子注入区域，但是，还可以采用其他的方法形成所述离子注入区域。例如，等离子体注入，只要其注入方向与半导体衬底201的法线方向具有夹角即可。
接着，执行步骤106：对所述半导体衬底执行后续离子注入。
如图2f所示，根据实际需要，对半导体衬底201执行后续离子注入。例如，可以对半导体衬底201执行阱区注入，以在半导体衬底中形成阱区206。示例性地，所述阱区为P阱。此外，还可以对半导体衬底201执行沟道注入、阈值电压调整注入等，以调整最终形成的半导体器件的阈值电压。
至此，完成了根据本发明示例性实施例一的方法实施的工艺步骤。可以理解的是，本实施例半导体器件制造方法不仅包括上述步骤，在上述步骤之前、之中或之后还可包括其他需要的步骤，其都包括在本实施制造方法的范围内。
与现有工艺相比，根据本发明的半导体器件的制造方法通过预先离子注入可以形成离子注入区域，该离子注入区域可以弥补沟道的靠近浅沟槽隔离结构的角部处的离子由于隔离效应、退火效应等导致的注入剂量损失，从而使得最终形成的半导体器件性能稳定。
[示例性实施例二]
如图2f所示，本发明还提供一种半导体器件。所半导体器件通过如图1中所示的方法制造。所述半导体器件主要包括半导体衬底201、浅沟槽隔离结构204’、离子注入区域205以及阱区206。所述半导体器件的具体结构可以参照上文中相应部分的描述，这里为了简洁，不再赘述。
与现有工艺相比，根据本发明的半导体器件的制造方法通过预先离子注入可以形成离子注入区域，该离子注入区域可以弥补沟道的靠近浅沟槽隔离结构的角部处的离子由于隔离效应、退火效应等导致的注入剂量损失，从而使得最终形成的半导体器件性能稳定。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。
Claims (10)
1.一种半导体器件的制造方法，其特征在于，所述方法包括：
提供半导体衬底；
在所述半导体衬底上形成具有窗口的掩膜层，所述窗口对应于所述半导体衬底中待形成的沟槽；
以所述掩膜层为掩膜，刻蚀所述半导体衬底以形成沟槽；
在所述沟槽中填充隔离材料以形成浅沟槽隔离结构；
去除所述掩膜层；
执行预先离子注入，以在所述半导体衬底的顶部靠近浅沟槽隔离结构处形成离子注入区域，所述预先离子注入为倾斜离子注入；
对所述半导体衬底执行后续离子注入以形成阱区。
2.根据权利要求1所述的方法，其特征在于，所述预先离子注入的注入源为BF2或B。
3.根据权利要求2所述的方法，其特征在于，所述预先离子注入的注入能量为2K-40KeV，所述预先离子注入的注入剂量为5×1012-5×1013离子/平方厘米。
4.根据权利要求2所述的方法，其特征在于，所述预先离子注入为倾斜离子注入，所述离子注入的方向与半导体衬底法线方向的夹角为30°-50°。
5.根据权利要求1所述的方法，其特征在于，所述预先离子注入的注入源包括碳离子、氟离子、氮离子中的一种或多种。
6.根据权利要求5所述的方法，其特征在于，所述预先离子注入的注入能量为4K-20KeV，所述预先离子注入的注入剂量为1×1013-1×1014离子/平方厘米。
7.根据权利要求5所述的方法，其特征在于，所述预先离子注入为倾斜离子注入，所述离子注入的方向与半导体衬底法线方向的夹角为30°-50°。
8.根据权利要求1所述的方法，其特征在于，所述预先离子注入为等离子体注入。
9.根据权利要求1所述的方法，其特征在于，所述后续离子注入所形成的阱区为P阱，所形成的半导体器件为NMOS器件。
10.一种半导体器件，其特征在于，所述半导体器件采用权利要求1-9中任一项所述的方法制成。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610884207.9A CN107919387A (zh) | 2016-10-10 | 2016-10-10 | 一种半导体器件及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610884207.9A CN107919387A (zh) | 2016-10-10 | 2016-10-10 | 一种半导体器件及其制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN107919387A true CN107919387A (zh) | 2018-04-17 |
Family
ID=61891901
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610884207.9A Pending CN107919387A (zh) | 2016-10-10 | 2016-10-10 | 一种半导体器件及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107919387A (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111192849A (zh) * | 2018-11-14 | 2020-05-22 | 长鑫存储技术有限公司 | 半导体结构的形成方法 |
| CN111415936A (zh) * | 2020-04-27 | 2020-07-14 | 上海华力微电子有限公司 | Nand闪存的制作方法 |
| WO2022028163A1 (zh) * | 2020-08-06 | 2022-02-10 | 长鑫存储技术有限公司 | 半导体结构及其制作方法 |
| US12002707B2 (en) | 2020-08-06 | 2024-06-04 | Changxin Memory Technologies, Inc. | Semiconductor structure and manufacturing method thereof |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5795801A (en) * | 1995-10-25 | 1998-08-18 | Samsung Electronics Co., Ltd. | MethodS of fabricating profiled device wells for improved device isolation |
| US20020076920A1 (en) * | 2000-11-30 | 2002-06-20 | Eung-Su Kim | Method of fabricating isolation structure for semiconductor device |
| CN1601722A (zh) * | 2003-09-23 | 2005-03-30 | 茂德科技股份有限公司 | 接触孔的制造方法以及半导体元件的制造方法 |
| CN103456673A (zh) * | 2012-05-29 | 2013-12-18 | 中芯国际集成电路制造(上海)有限公司 | 浅沟槽隔离的制造方法和cmos的制造方法 |
-
2016
- 2016-10-10 CN CN201610884207.9A patent/CN107919387A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5795801A (en) * | 1995-10-25 | 1998-08-18 | Samsung Electronics Co., Ltd. | MethodS of fabricating profiled device wells for improved device isolation |
| US20020076920A1 (en) * | 2000-11-30 | 2002-06-20 | Eung-Su Kim | Method of fabricating isolation structure for semiconductor device |
| CN1601722A (zh) * | 2003-09-23 | 2005-03-30 | 茂德科技股份有限公司 | 接触孔的制造方法以及半导体元件的制造方法 |
| CN103456673A (zh) * | 2012-05-29 | 2013-12-18 | 中芯国际集成电路制造(上海)有限公司 | 浅沟槽隔离的制造方法和cmos的制造方法 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111192849A (zh) * | 2018-11-14 | 2020-05-22 | 长鑫存储技术有限公司 | 半导体结构的形成方法 |
| CN111192849B (zh) * | 2018-11-14 | 2022-09-09 | 长鑫存储技术有限公司 | 半导体结构的形成方法 |
| CN111415936A (zh) * | 2020-04-27 | 2020-07-14 | 上海华力微电子有限公司 | Nand闪存的制作方法 |
| WO2022028163A1 (zh) * | 2020-08-06 | 2022-02-10 | 长鑫存储技术有限公司 | 半导体结构及其制作方法 |
| US12002707B2 (en) | 2020-08-06 | 2024-06-04 | Changxin Memory Technologies, Inc. | Semiconductor structure and manufacturing method thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101811796B1 (ko) | 급경사 접합 프로파일을 갖는 소스/드레인 영역들을 구비하는 반도체 소자 및 그 제조방법 | |
| US7718506B2 (en) | Isolation structure for MOS transistor and method for forming the same | |
| TWI446533B (zh) | 高壓電晶體 | |
| CN107919387A (zh) | 一种半导体器件及其制造方法 | |
| US6521493B1 (en) | Semiconductor device with STI sidewall implant | |
| KR101780147B1 (ko) | 다중 전압 반도체 소자 및 그 제조 방법 | |
| CN108615731A (zh) | 一种半导体器件及其制造方法 | |
| CN108695158A (zh) | 一种半导体器件及其制造方法 | |
| CN107464741A (zh) | 一种半导体器件及其制造方法、电子装置 | |
| CN108010835A (zh) | 一种半导体器件及其制作方法、电子装置 | |
| CN107799470A (zh) | 一种半导体器件及其制造方法、电子装置 | |
| CN106847682A (zh) | 一种半导体器件的制造方法 | |
| CN107305868A (zh) | 一种半导体器件的制造方法 | |
| CN106328505A (zh) | 半导体结构的形成方法 | |
| CN105845577A (zh) | 半导体器件结构及其制作方法 | |
| CN106252282B (zh) | 一种半导体器件及其制造方法、电子装置 | |
| CN105845575B (zh) | 一种半导体器件的制作方法 | |
| CN108630609A (zh) | 一种半导体器件的制造方法 | |
| CN102543823B (zh) | 一种浅沟槽隔离制作方法 | |
| CN106981424A (zh) | 一种半导体器件及其制造方法、电子装置 | |
| CN106876320B (zh) | 一种半导体器件及其制造方法 | |
| JP2008539592A (ja) | ブロッキング特性の異なるゲート絶縁膜を備えた半導体デバイス | |
| CN111834221A (zh) | Ldmos和其制作方法 | |
| CN107689324A (zh) | 一种半导体器件及其制备方法 | |
| KR100798790B1 (ko) | 반도체 소자 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20180417 |