CN107895342B - 一种基于fpga的高速颜色筛选方法的实现方法 - Google Patents

一种基于fpga的高速颜色筛选方法的实现方法 Download PDF

Info

Publication number
CN107895342B
CN107895342B CN201711220699.2A CN201711220699A CN107895342B CN 107895342 B CN107895342 B CN 107895342B CN 201711220699 A CN201711220699 A CN 201711220699A CN 107895342 B CN107895342 B CN 107895342B
Authority
CN
China
Prior art keywords
channel
value
register
pixel
accumulation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201711220699.2A
Other languages
English (en)
Other versions
CN107895342A (zh
Inventor
黄继业
陆燕怡
陈派宁
杨宇翔
吴爽
高明煜
何志伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hangzhou Dianzi University
Original Assignee
Hangzhou Dianzi University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hangzhou Dianzi University filed Critical Hangzhou Dianzi University
Priority to CN201711220699.2A priority Critical patent/CN107895342B/zh
Publication of CN107895342A publication Critical patent/CN107895342A/zh
Application granted granted Critical
Publication of CN107895342B publication Critical patent/CN107895342B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T1/00—General purpose image data processing
    • G06T1/20—Processor architectures; Processor configuration, e.g. pipelining
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T1/00—General purpose image data processing
    • G06T1/60—Memory management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00—Image analysis
    • G06T7/0002—Inspection of images, e.g. flaw detection
    • G06T7/0004—Industrial image inspection
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00—Image analysis
    • G06T7/90—Determination of colour characteristics
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2200/00—Indexing scheme for image data processing or generation, in general
    • G06T2200/28—Indexing scheme for image data processing or generation, in general involving image processing hardware
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00—Indexing scheme for image analysis or image enhancement
    • G06T2207/10—Image acquisition modality
    • G06T2207/10024—Color image
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00—Indexing scheme for image analysis or image enhancement
    • G06T2207/30—Subject of image; Context of image processing
    • G06T2207/30108—Industrial image inspection

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Quality & Reliability (AREA)
  • Facsimile Image Signal Circuits (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

本发明公开了一种基于FPGA的高速颜色筛选方法的实现方法，该方法首先对线阵CCD采集的一行的有效像素数进行像元划分，即确定起始像素位置和结束像素位置，并将位于起点像素与结束像素之间的像素分成N个通；接着对每个像素进行单点颜色判决，用从上位机接收的M组颜色阈值对采集的像素数据进行实时判断，如果采集到的像素数据落在八组颜色阈值中至少一组的数值范围内，则将采集的像素数据保存为1，否则为0；最后根据每个通道的累加值与从上位机接收的通道阈值的比较结果进行通道判决确定颜色筛选结果；该方法通过硬件的方式对采集的图像数据进行实时的处理判断，大大提高了颜色筛选的速度，并且降低了成本提高了***的集成度。

Description

一种基于FPGA的高速颜色筛选方法的实现方法
技术领域
本发明属于工业机器视觉领域，具体涉及到一种基于FPGA的高速颜色筛选方法的实现方法。
背景技术
在工业机器视觉领域，对筛选出满足颜色要求的被检测物的颜色筛选方法有着较为广泛的应用；而实现对被检测物的颜色筛选这种功能的关键在于设计并实现一套高效的颜色筛选算法，尤其是当被检测物处于高速运动的状态；在传统的技术中，通常将图像数据的采集与处理分离，在DSP或者上位机上进行图像处理算法的实现，这样不仅成本高昂而且不利于***集成；而且图像数据采集***与处理***之间的数据传输速度也会限制整个***的工作速度。
发明内容
本发明针对现有技术的不足，提出了一种基于FPGA的高速颜色筛选方法的实现方法：首先对线阵CCD采集的一行有效像素数进行像元划分，即确定起始像素位置和结束像素位置，并将位于起点像素与结束像素之间的像素分成N(60<＝N<＝64)个通道，接着对每个像素进行单点颜色判决，用从上位机接收的M(8<＝M<＝16)组颜色阈值对采集的像素数据进行实时判断；如果采集到的像素数据落在M组颜色阈值中至少一组的数值范围内，则将采集的像素数据保存为1，否则为0；最后根据每个通道的累加值与从上位机接收的通道阈值的比较结果进行通道判决，确定颜色筛选结果。
高速颜色筛选算法的实现步骤包括：
步骤一：对线阵CCD的有效像素数进行像元划分
1-1、定义起始像素位置寄存器PixelStart和结束像素位置寄存器PixelEnd，并由上位机对这两个寄存器赋值；
1-2、定义channel_pixel_num寄存器分为channel_pixel_num_min寄存器和channel_pixel_num_max寄存器；其中channel_pixel_num_min寄存器存储像素数较少的通道的像素个数值，这个寄存器的值为(PixelEnd-PixelStart)/N；channel_pixel_num_max寄存器存储像素数较多的通道的像素个数值，这个寄存器的值为channel_pixel_num_min+1；
1-3、定义一个N位寄存器channel_pixel_num_flag用来表示N个通道的像素个数，0-N位中，若该位的数值为1，则该通道的像素个数为寄存器channel_pixel_num_max的值，否则该通道的像素个数为寄存器channel_pixel_num_min的值；
1-4、用寄存器PixelEnd减去channel_pixel_num_min*N得到数值N1，0<＝N1<＝N；并将寄存器channel_pixel_num_flag的0至N1位置1，其余位置0。
步骤二：对每个像素进行单点颜色判决
2-1、定义M组颜色阈值寄存器，每组3个，共3*M个；其中每组中的3个寄存器分别为颜色R的阈值寄存器R_max_min,颜色G的阈值寄存器G_max_min,颜色B的阈值寄存器B_max_min,均为16位寄存器；低8位寄存低阈值，高8位寄存高阈值；并从上位机获取3*M个颜色阈值寄存器的值；
2-2、对于实时采集到的一个像数数据，如果其颜色R的值大于等于R_max_min的低8位的值且小于等于R_max_min的高8位的值，且其颜色G的值大于等于G_max_min的低8位的值且小于等于G_max_min的高8位的值，且其颜色B的值大于等于B_max_min的低8位的值且小于等于B_max_min的高8位的值,则结果保存为1，否则为0；
2-3、复制M组同样的比较结构，将实时采集到的一个图像数据与M组颜色阈值同时进行比较，每组将产生1位0或1的比较结果，将这M个比较结果组合成1个M位值寄存于一个M位的单点比较结果寄存器CMPout。
步骤三：进行通道判决确定颜色筛选结果
3-1、定义周期计数器PeriodCnt，实现周期循环计数，计数值为线阵CCD采集的一行的有效像素数值，在有效像素期间计数；
3-2、产生通道开始信号channel_start；
3-2-1、定义行计数器line_cnt，并将其初始为一个大于0的值；这样可以避免在周期计算器PeriodCnt等于0时产生channel_start信号；当周期计数器等于1时，即一个新的CCD采集周期开始，令行计数器line_cnt的值等于起始像素的位置值；当通道开始信号channel_start为1且line_cnt的值小于结束像素的位置值，令line_cnt的值等于line_cnt自身的值加上对应通道的像素个数的值；即令line_cnt等于line_cnt加上channel_pixel_num_min再加上channel_pixel_num_flag的最低位；并将channel_pixel_num_flag右移移1位：
3-2-2、当周期计数器PeriodCnt的值等于行计数器line_cnt的值时，令通道的开始信号channel_statr为1，其余时间为0；
3-3、定义累加寄存器pixel_accumulate，累加和寄存器accumulate_sum；跟据每个像素点的单点判决结果决定累加寄存器是否进行累加：如果单点比较结果寄存器CMPout中的M位中至少有1位的值为1，则累加寄存器加1否则累加寄存器保持原值；当通道开始信号channel_statr为1时，将累加寄存器pixel_accumulate的值锁存到累加和寄存器accumulate_sum中，并将累加寄存器pixel_accumulate清零；
3-4、由于线阵CCD的特性，一个图像数据采集周期只能完成一行有效像素的采集；在进行通道判决时需要将多行相同通道的累加和再进行累加，得到一个通道最后的累加结果，所以需要对当行各个通道的累加和进行存储，并对多行的相同通道的累加和进行累加；
3-4-1、调用宏功能模块生成一个大小为N*K*M1位的片上RAM存储器，地址宽度为log2N位，数据宽度为K*M1位；其中K的值等于log2(channel_pixel_num_max)，表示单行的一个通道的最大像素数的位宽；M1的值为进行通道判决需要累加的行数值。用不同的地址存储不同通道的累加和数据，因此需要N个地址来存储N个通道的累加和的值。每个地址上的数据为K*M1位，每K位为一行的一个通道的累加和，所以每个地址上存储了M1行相同通道的累加和；
3-4-2、定义通道计数器channel_cnt,用来为实现通道计数；在通道开始信号channel_start为1是令通道计数器channel_cnt的值加1；在周期计数器PeriodCnt计到其最大值时对通道计数器进行清零；
3-4-3、实现RAM存取及通道和累加状态机；当channel_cnt大于等于1时，即从第二个通道开始，以通道开始信号channel_statr作为这个状态机的启动信号，启动后进入读取RAM状态，将通道计数器channel_cnt的值作为地址从RAM中读出数据；接着进入移位并写入RAM状态，将从RAM读出的数据左移K位，并令低K位的值等于累加和寄存器accumulate_sum的值，把新得到的数据存回RAM的channel_cnt地址并转存给channel_accumulate寄存器，以此实现行的更新。接着进入行累加状态，对channel_accumulate的每K位进行累加，累加结果赋给寄存器channel_sum；接着进入比较状态，将channel_sum与从上位机接收的通道阈值进行比较，若大于等于通道阈值则结果为1，否则结果为0，寄存于寄存器comp。接着进入结果存储状态，定义N位结果寄存器result，把结果寄存器result右移N-1位，并将最高位的值赋为comp。接着进入空闲态等待下一个通道开始信号从新启动状态机；
3-5、在周期计数器PeriodCnt记到其最大值时将结果寄存器result锁存给寄存器ResultChannel；并将寄存器result清零，将寄存器ResultChannel的值输出得到颜色筛选结果。
与现有的技术相比，本发明的有益效果是：实现了一种基于FPGA的高速颜色筛选算法，通过硬件的方式对采集的图像数据进行实时的处理判断，大大提高了颜色筛选的速度，并且降低了成本提高了***的集成度。
附图说明
图1为颜色筛选算法流程图
具体实施方式
一种基于FPGA的高速颜色筛选算法的实现方法通过将线阵CCD采集一行的有效像素数进行像元划分，将有效像素划分成64(N＝64)个通道，在对实时采集的图像数据进行单点颜色判决，对落在至少一组颜色阈值范围内的像素结果保存为1，否则为0。对一个通道内的单点判决结果进行累加，并将多行的相同通道的累加和进行累加，结果与通道阈值做比较，实现通道判决，确定颜色筛选结果。
如图1所示：颜色筛选算法先从上位机获取颜色阈值参数，通道阈值参数以及像元划分参数。接着等待传感器开始采集有效像素，然后对采集到的一个像素的图像数据与颜色阈值进行比较，决定是否对累加器进行累加，在一个通道结束后对累加和结果进行存储，并对相同通道的多行累加和进行累加，接着将累加结果与通道阈值进行比较确定当前通道的颜色筛选结果，最后在N个通道都完成颜色筛选后输出颜色筛选结果，之后等待传感器开始采集下一行的有效像素。
高速颜色筛选算法的实现步骤包括：
步骤一：对线阵CCD的有效像素数进行像元划分
1-1、定义起始像素位置寄存器PixelStart和结束像素位置寄存器PixelEnd，并由上位机对这两个寄存器赋值；
1-2、定义channel_pixel_num_min寄存器存储像素数较少的通道的像素个数值，这个寄存器的值为(PixelEnd-PixelStart)/64；
1-3、定义channel_pixel_num_max寄存器存储像素数较多的通道的像素个数值，这个寄存器的值为channel_pixel_num_min+1；
1-4、定义一个64位寄存器channel_pixel_num_flag用来表示64个通道的像素个数，0-64位若该位的数值为1，则该通道的像素个数为寄存器channel_pixel_num_max的值，否则该通道的像素个数为寄存器channel_pixel_num_min的值；
1-5、用寄存器PixelEnd减去channel_pixel_num_min*64得到数值N1(0<＝N1<＝64)；并将寄存器channel_pixel_num_flag的0至N1位置1，其余位置0。
步骤二：对每个像素进行单点颜色判决
2-1、定义8组颜色阈值寄存器，每组3个，共24个；其中每组中的3个寄存器分别为颜色R的阈值寄存器R_max_min,颜色G的阈值寄存器G_max_min,颜色B的阈值寄存器B_max_min,均为16位寄存器；
低8位寄存低阈值，高8位寄存高阈值；并从上位机获取24个颜色阈值寄存器的值；
2-2、对于实时采集到的一个像数数据，如果其颜色R的值大于等于R_max_min的低8位的值且小于等于R_max_min的高8位的值，且其颜色G的值大于等于G_max_min的低8位的值且小于等于G_max_min的高8位的值，且其颜色B的值大于等于B_max_min的低8位的值且小于等于B_max_min的高8位的值,则结果保存为1，否则为0；
2-3、复制8组同样的比较结构，将实时采集到的一个图像数据与8组颜色阈值同时进行比较，每组将产生1位0或1的比较结果，将这8个比较结果组合成1个8位值寄存于一个8位的单点比较结果寄存器CMPout。
步骤三：进行通道判决确定颜色筛选结果
3-1、定义周期计数器PeriodCnt，实现周期循环计数，计数值为线阵CCD采集的一行的有效像素数值，在有效像素期间计数；
3-2、产生通道开始信号channel_start；
3-2-1、定义行计数器line_cnt，并将其初始为一个大于0的值；这样可以避免在周期计算器PeriodCnt等于0时产生channel_start信号；
当周期计数器等于1时，即一个新的CCD采集周期开始，令行
计数器line_cnt的值等于起始像素的位置值；当通道开始信号channel_start为1且line_cnt的值小于结束像素的位置值，令line_cnt的值等于line_cnt自身的值加上对应通道的像素个数的值；即令line_cnt等于line_cnt加上channel_pixel_num_min再加上channel_pixel_num_flag的最低位；并将channel_pixel_num_flag右移移1位：
3-2-2、当周期计数器PeriodCnt的值等于行计数器line_cnt的值时，令通道的开始信号channel_statr为1，其余时间为0；
3-3、定义累加寄存器pixel_accumulate，累加和寄存器accumulate_sum；跟据每个像素点的单点判决结果决定累加寄存器是否进行累加：如果单点比较结果寄存器CMPout中的8位中至少有1位的值为1，则累加寄存器加1否则累加寄存器保持原值；当通道开始信号channel_statr为1时，将累加寄存器pixel_accumulate的值锁存到累加和寄存器accumulate_sum中，并将累加寄存器pixel_accumulate清零；
3-4、由于线阵CCD的特性，一个图像数据采集周期只能完成一行有效像素的采集；在进行通道判决时需要将多行相同通道的累加和再进行累加，得到一个通道最后的累加结果，所以需要对当行各个通道的累加和进行存储，并对多行的相同通道的累加和进行累加；
3-4-1、调用宏功能模块生成一个大小为64*6*44位的片上RAM存储器，地址宽度为8位，数据宽度为6*44位；单行的一个通道的最大像素数的位宽为6，因此每个地址上可以储存44行相同通道的累加和；
3-4-2、定义通道计数器channel_cnt,用来为实现通道计数；在通道开始信号channel_start为1是令通道计数器channel_cnt的值加1；在周期计数器PeriodCnt计到其最大值时对通道计数器进行清零；
3-4-3、实现RAM存取及通道和累加状态机；当channel_cnt大于等于1时，即从第二个通道开始，以通道开始信号channel_statr作为这个状态机的启动信号，启动后进入读取RAM状态将，通道计数器channel_cnt的值作为地址从RAM中读出数据；接着进入移位并写入RAM状态，将从RAM读出的数据左移6位，并令低6位的值等于累加和寄存器accumulate_sum的值，把新得到的数据存回RAM的channel_cnt地址并转存给channel_accumulate寄存器，以此实现行的更新。接着进入行累加状态，对channel_accumulate的每6位进行累加，累加结果赋给寄存器channel_sum；接着进入比较状态，将channel_sum与从上位机接收的通道阈值进行比较，若大于等于通道阈值则结果为1，否则结果为0，寄存于寄存器comp。接着进入结果存储状态，定义64位结果寄存器result，把结果寄存器result右移63位，并将最高位的值赋为comp。接着进入空闲态等待下一个通道开始信号从新启动状态机；
3-5、在周期计数器PeriodCnt记到其最大值时将结果寄存器result锁存给寄存器ResultChannel；并将寄存器result清零，将寄存器ResultChannel的值输出得到颜色筛选结果。

Claims (1)

1.一种基于FPGA的高速颜色筛选方法的实现方法,其特征在于该方法具体包括以下步骤：
步骤一：对线阵CCD的有效像素数进行像元划分
1-1、定义起始像素位置寄存器PixelStart和结束像素位置寄存器PixelEnd，并由上位机对这两个寄存器赋值；
1-2、定义channel_pixel_num寄存器分为channel_pixel_num_min寄存器和channel_pixel_num_max寄存器；其中channel_pixel_num_min寄存器存储的值为(PixelEnd-PixelStart)/N；channel_pixel_num_max寄存器存储的值为channel_pixel_num_min+1；
1-3、定义一个N位寄存器channel_pixel_num_flag用来表示N个通道的像素个数，0-N位中，若该位的数值为1，则该通道的像素个数为寄存器channel_pixel_num_max的值，否则该通道的像素个数为寄存器channel_pixel_num_min的值；
1-4、用寄存器PixelEnd减去channel_pixel_num_min*N得到数值N1，0<＝N1<＝N；并将寄存器channel_pixel_num_flag的0至N1位置1，其余位置0；
步骤二：对每个像素进行单点颜色判决
2-1、定义M组颜色阈值寄存器，每组3个，共3*M个；其中每组中的3个寄存器分别为颜色R的阈值寄存器R_max_min,颜色G的阈值寄存器G_max_min,颜色B的阈值寄存器B_max_min,均为16位寄存器；低8位寄存低8位阈值，高8位寄存高8位阈值；并从上位机获取3*M个颜色阈值寄存器的值；
2-2、对于实时采集到的一个像素数据，如果其颜色R的值大于等于R_max_min的低8位的值且小于等于R_max_min的高8位的值，且其颜色G的值大于等于G_max_min的低8位的值且小于等于G_max_min的高8位的值，且其颜色B的值大于等于B_max_min的低8位的值且小于等于B_max_min的高8位的值,则结果保存为1，否则为0；
2-3、复制M组同样的比较结构，将实时采集到的一个图像数据与M组颜色阈值同时进行比较，每组将产生1位0或1的比较结果，将这M个比较结果组合成1个M位值寄存于一个M位的单点比较结果寄存器CMPout；
步骤三：进行通道判决确定颜色筛选结果
3-1、定义周期计数器PeriodCnt，实现周期循环计数，计数值为线阵CCD采集的一行的有效像素数值，在有效像素期间计数；
3-2、产生通道开始信号channel_start；
3-2-1、定义行计数器line_cnt，并将其初始为一个大于0的值；避免在周期计算器PeriodCnt等于0时产生channel_start信号；当周期计数器等于1时，即一个新的CCD采集周期开始，令行计数器line_cnt的值等于起始像素的位置值；当通道开始信号channel_start为1且line_cnt的值小于结束像素的位置值，令line_cnt的值等于line_cnt自身的值加上对应通道的像素个数的值；即令line_cnt等于line_cnt加上channel_pixel_num_min再加上channel_pixel_num_flag的最低位；并将channel_pixel_num_flag右移移1位：
3-2-2、当周期计数器PeriodCnt的值等于行计数器line_cnt的值时，令通道的开始信号channel_start 为1，其余时间为0；
3-3、定义累加寄存器pixel_accumulate，累加和寄存器accumulate_sum；跟据每个像素点的单点判决结果决定累加寄存器是否进行累加：如果单点比较结果寄存器CMPout中的M位中至少有1位的值为1，则累加寄存器加1否则累加寄存器保持原值；当通道开始信号channel_start为1时，将累加寄存器pixel_accumulate的值锁存到累加和寄存器accumulate_sum中，并将累加寄存器pixel_accumulate清零；
3-4、由于线阵CCD的特性，一个图像数据采集周期只能完成一行有效像素的采集；在进行通道判决时需要将多行相同通道的累加和再进行累加，得到一个通道最后的累加结果，所以需要对当行各个通道的累加和进行存储，并对多行的相同通道的累加和进行累加；
3-4-1、调用宏功能模块生成一个大小为N*K*M1位的片上RAM存储器，地址宽度为log2N位，数据宽度为K*M1位；其中K的值等于log2(channel_pixel_num_max)，表示单行的一个通道的最大像素数的位宽；M1的值为进行通道判决需要累加的行数值；用不同的地址存储不同通道的累加和数据，因此需要N个地址来存储N个通道的累加和的值；每个地址上的数据为K*M1位，每K位为一行的一个通道的累加和，所以每个地址上存储了M1行相同通道的累加和；
3-4-2、定义通道计数器channel_cnt,用来为实现通道计数；在通道开始信号channel_start为1是令通道计数器channel_cnt的值加1；在周期计数器PeriodCnt计到其最大值时对通道计数器进行清零；
3-4-3、实现RAM存取及通道和累加状态机；当channel_cnt大于等于1时，即从第二个通道开始，以通道开始信号channel_start作为这个状态机的启动信号，启动后进入读取RAM状态，将通道计数器channel_cnt的值作为地址从RAM中读出数据；接着进入移位并写入RAM状态，将从RAM读出的数据左移K位，并令低K位的值等于累加和寄存器accumulate_sum的值，把新得到的数据存回RAM的channel_cnt地址并转存给channel_accumulate寄存器，以此实现行的更新；接着进入行累加状态，对channel_accumulate的每K位进行累加，累加结果赋给寄存器channel_sum；接着进入比较状态，将channel_sum与从上位机接收的通道阈值进行比较，若大于等于通道阈值则结果为1，否则结果为0，寄存于寄存器comp；接着进入结果存储状态，定义N位结果寄存器result，把结果寄存器result右移N-1位，并将最高位的值赋为寄存器comp存储的值；接着进入空闲态等待下一个通道开始信号从新启动状态机；
3-5、在周期计数器PeriodCnt记到其最大值时将结果寄存器result锁存给寄存器ResultChannel；并将寄存器result清零，将寄存器ResultChannel的值输出得到颜色筛选结果。
CN201711220699.2A 2017-11-29 2017-11-29 一种基于fpga的高速颜色筛选方法的实现方法 Active CN107895342B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711220699.2A CN107895342B (zh) 2017-11-29 2017-11-29 一种基于fpga的高速颜色筛选方法的实现方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711220699.2A CN107895342B (zh) 2017-11-29 2017-11-29 一种基于fpga的高速颜色筛选方法的实现方法

Publications (2)

Publication Number Publication Date
CN107895342A CN107895342A (zh) 2018-04-10
CN107895342B true CN107895342B (zh) 2021-02-19

Family

ID=61806486

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711220699.2A Active CN107895342B (zh) 2017-11-29 2017-11-29 一种基于fpga的高速颜色筛选方法的实现方法

Country Status (1)

Country Link
CN (1) CN107895342B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108961298A (zh) * 2018-07-25 2018-12-07 安徽师范大学 一种基于线阵ccd图像流的快速连通域检测fpga实现方法
CN109102540B (zh) * 2018-08-16 2022-01-28 杭州电子科技大学 基于fpga的标记面积块下限分离分道方法
CN109146953B (zh) * 2018-09-11 2021-12-10 杭州电子科技大学 基于fpga的标记面积块上限分离分道方法
CN109660774B (zh) * 2018-11-29 2020-12-01 杭州电子科技大学 基于fpga的线阵错位图像复合去彩边方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030145751A1 (en) * 2002-02-06 2003-08-07 Quad/Tech, Inc. Color registration control system for a printing press
CN101172274B (zh) * 2007-11-14 2011-05-25 天津市华核科技有限公司 一种枸杞子分级分选装置及其方法
CN103916643A (zh) * 2013-01-05 2014-07-09 朱孝艳 一种高速智能线阵彩色ccd相机
CN104427218B (zh) * 2013-09-02 2017-11-21 北京计算机技术及应用研究所 超高清ccd图像多通道采集与实时传输***及方法
CN104438135A (zh) * 2014-12-25 2015-03-25 天津市光学精密机械研究所 一种彩色双ccd脱绒棉种色选***及实现方法

Also Published As

Publication number Publication date
CN107895342A (zh) 2018-04-10

Similar Documents

Publication Publication Date Title
CN107895342B (zh) 一种基于fpga的高速颜色筛选方法的实现方法
US20210073569A1 (en) Pooling device and pooling method
CN1925455A (zh) 一种基于令牌桶的报文限速方法
CN111404542B (zh) 一种双指数核信号计数方法及装置
CN114442108A (zh) 应用于激光测距的多步直方图峰值提取方法及***
CN105630712B (zh) 计数器及计数方法
CN114169362A (zh) 一种基于时空相关滤波的事件流数据去噪方法
CN215450218U (zh) 直方图统计装置
EP2579507A1 (en) Method and system for counting data packets
JP4527674B2 (ja) 動き検出処理装置および方法
JP7251426B2 (ja) 付着物検出装置および付着物検出方法
CN110532104B (zh) 一种多通道数据实时排序方法及***
CN110996005B (zh) 一种实时数字图像增强方法及***
US20100161695A1 (en) System for determining median values of video data
CN103093485B (zh) 全景视频柱面图像存储方法及***
US8059893B2 (en) Method for single pass blob image analysis
CN106814231A (zh) 一种数字高捕获率方法
CN111724426A (zh) 一种背景建模方法及用于背景建模的相机
WO2021031154A1 (zh) 神经网络的特征图装载方法及设备
CN114930306A (zh) 带宽均衡方法和装置
CN107680030B (zh) 一种图像处理器及处理方法
KR101394493B1 (ko) 라벨 병합 기간이 없는 단일 스캔 라벨러
CN106940875A (zh) 灰度图像背景处理建表方法
CN220383165U (zh) 图像传感器中的像素单元、图像传感器和电子设备
CN111970374B (zh) 基于机器学习的数据节点分组方法、***及介质

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant