CN107885119A - 一种通用并行开关矩阵***及方法 - Google Patents

一种通用并行开关矩阵***及方法 Download PDF

Info

Publication number
CN107885119A
CN107885119A CN201711105192.2A CN201711105192A CN107885119A CN 107885119 A CN107885119 A CN 107885119A CN 201711105192 A CN201711105192 A CN 201711105192A CN 107885119 A CN107885119 A CN 107885119A
Authority
CN
China
Prior art keywords
pxi
main control
driver element
control unit
relay switch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201711105192.2A
Other languages
English (en)
Inventor
曹淑玉
白月胜
刘军智
李维亮
李振风
曹宁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CETC 41 Institute
Original Assignee
CETC 41 Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CETC 41 Institute filed Critical CETC 41 Institute
Priority to CN201711105192.2A priority Critical patent/CN107885119A/zh
Publication of CN107885119A publication Critical patent/CN107885119A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/042—Programme control other than numerical control, i.e. in sequence controllers or logic controllers using digital processors
    • G05B19/0428—Safety, monitoring
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2832—Specific tests of electronic circuits not provided for elsewhere
    • G01R31/2834—Automated test systems [ATE]; using microprocessors or computers
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/20—Pc systems
    • G05B2219/26—Pc applications
    • G05B2219/2656—Instrumentation

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Automation & Control Theory (AREA)
  • Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)

Abstract

本发明公开了一种通用并行开关矩阵***及方法，包括：主控单元、驱动单元和继电器开关单元；主控单元、驱动单元和继电器开关单元依次串联连接；主控单元包括：PXI总线和PXI接口电路；PXI总线与PXI控制器连接，所述PXI接口电路通过PXI总线接收PXI控制器的信息并传递给驱动单元。本发明有益效果：本发明利用“16BIT双电源转换收发器+8通道大电压大电流源驱动阵列”的组合形式作为继电器的驱动，该组合形式占用体积小、驱动能力强。

Description

一种通用并行开关矩阵***及方法
技术领域
本发明涉及一种通用并行开关矩阵***及方法。
背景技术
自动测试***往往要对几百甚至几千种被测单元进行测试，并且经常需要路由切换和对多路数据进行同时采集，这就对并行开关矩阵的规模要求越来越高。并且随着自动测试***的小型化发展，对并行开关矩阵的体积要求也越来越严格。现有的大规模并行开关矩阵多为台式仪器，这种台式仪器存在以下缺点：
1)体积庞大，便携性差，不适合搭建小型化自动测试***；
2)成本高；
3)维修性差。
还有一种现有的并行开关矩阵模块，这种模块化仪器虽然体积小，但缺点是规模太小，被测单元数量多时需要很多模块组合，在组建小型化自动测试***时比起台式仪器也没有太大的优势。
并行开关矩阵在自动测试***中具有非常重要的地位，在自动化测试***中，对各种信号的路由、切换是***的一项重要功能，也是***能否实现通用、可扩展、自动化、高效率的关键。并行开关矩阵能根据不同的测试需求，与其它功能单元搭配，组建自动测试***，并广泛应用于雷达、通信、电子对抗、敌我识别、精确制导等多种电子装备的自动测试设备中，是这些***中进行通道切换必不可少的部分。
现有的台式并行开关矩阵整体方案如图1所示，台式并行开关矩阵主要包括嵌入式CPU平台、GPIB接口、USB接口、并行开关矩阵、供电电路和散热设备等。主控机通过网口、GPIB接口或者USB接口与并行开关矩阵进行数据通信，开关矩阵接收来自主控机的控制命令，并对外部命令进行翻译和解释，将命令信息发送到数据总线，控制插槽内开关模块的开关切换。
上述方案存在如下不足：
(1)体积大
现有方案为台式仪器方案，尺寸约为宽×高×深＝425mm×175mm×480mm，体积较大；
(2)成本高
台式并行开关矩阵包含嵌入式CPU模块、GPIB接口、USB接口、并行开关矩阵、电源模块、散热设备、机箱等，结构件的多样性造成了其成本高；
(3)维修性差
现有的台式并行开关矩阵如果出现问题，需要拆开仪器的机箱，逐步定位发生问题的模块并更换，工作量大不易维修。
发明内容
为解决上述问题，本发明公开了一种通用并行开关矩阵***及方法，该***及方法集台式仪器与模块化仪器的优点于一身，具有多通道、小体积的优点，能够满足小型化自动测试***中路由切换和多路数据同时采集的需求。
为了实现上述目的，本发明采用如下技术方案：
本发明公开了一种通用并行开关矩阵***，包括：主控单元、驱动单元和继电器开关单元；
所述主控单元、驱动单元和继电器开关单元依次串联连接；
所述主控单元包括：PXI总线和PXI接口电路；
所述PXI总线与PXI控制器连接，所述PXI接口电路通过PXI总线接收PXI控制器的信息并传递给驱动单元；
所述主控单元通过PXI总线与PXI控制器连接，所述主控单元接收PXI控制器的控制指令并传送至驱动单元，驱动单元根据接收到的信息控制继电器开关单元中各继电器的工作状态。
进一步地，本发明通用并行开关矩阵***还包括：电源单元，所述电源单元与主控单元、驱动单元和继电器开关单元分别连接，所述电源单元从主控单元的PXI总线上取电后分别为主控单元、驱动单元和继电器开关单元供电。
进一步地，所述驱动单元包括：FPGA控制电路以及与所述FPGA控制电路分别连接的双电源转换收发器和多通道源驱动阵列；所述FPGA控制电路接收来自主控单元的控制信息后对双电源转换收发器进行配置，所述双电源转换收发器将FPGA控制电路的输出电压转换为继电器开关单元所需要的电压；所述多通道源驱动阵列根据接收到的控制指令控制继电器开关单元的工作状态。
优选地，所述继电器开关单元包括若干个SPST继电器；所述双电源转换收发器为16BIT双电源转换收发器，所述16BIT双电源转换收发器连接2片8通道大电压大电流源驱动阵列，每一片8通道大电压大电流源驱动阵列连接8个SPST继电器。
进一步地，所述SPST继电器为80个。
进一步地，所述继电器开关单元连接160路公型连接器，实现信号的输入输出。
本发明还公开了一种通用并行开关矩阵***的工作方法，包括：
主控单元通过PXI总线获取PXI控制器的控制指令，并传递给驱动单元；
驱动单元读取接收到的控制指令后，首先将输出电压转换为继电器开关单元所需要的供电电压，然后通过多通道源驱动阵列控制继电器开关单元中继电器的开关状态。
本发明有益效果：
(1)体积更小
本发明是标准3U单槽的PXI总线通用并行开关矩阵模块，最大外形尺寸为宽×高×深＝21mm×130mm×216mm，体积大大减小，充分结合了台式开关矩阵和模块化矩阵开关的优点，即多通道、小体积；
(2)本发明利用“16BIT双电源转换收发器+8通道大电压大电流源驱动阵列”的组合形式作为继电器的驱动，该组合形式占用体积小、驱动能力强；本发明选用耐高压耐高流的SPST继电器，能适用于多种测试场合，通用性加强；160路公型连接器的选用确保了本发明在3U单槽的PXI模块上实现80通道的并行开关设计，每个通道独立工作，互不干扰。
(3)成本更低
本发明结构不包含台式仪器的CPU模块、GPIB接口、USB接口、电源模块、机箱等，仅包含并行开关矩阵模块，***PXI机箱即可工作，结构件少，成本大大降低；
(4)维修性更强
本发明为PXI结构形式的模块，插拔拆卸方便，如果某个通道出现问题，只需查找相关通道的电路即可，定位方便；另外也可直接更换新的模块，简易快捷，维修性大大提高。
(5)可扩展性强
只需增加本发明模块的数量就能在体积减小很小的情况下实现通道数的倍增，扩展性大大增强，非常适合搭建大规模、可扩展、高集成度的小型化自动测试***。
附图说明
图1为现有台式并行开关矩阵的方案框图；
图2为本发明PXI总线的并行开关矩阵模块原理框图；
图3为本发明继电器驱动原理框图；
图4为160芯连接器接口定义。
具体实施方式
下面结合附图与具体实施方式对本发明作进一步的说明。
本发明提供一种PXI结构的小型化通用并行开关矩阵模块，该模块是开关形式为80个独立单线制开关通道组成的高密度多通道的通用型开关模块，主要由主控单元、驱动单元、电源单元、继电器开关单元等功能单元组成，其原理框图如图2所示，主控单元、驱动单元和继电器开关单元依次串联连接，电源单元与主控单元、驱动单元和继电器开关单元分别连接。
其中，主控单元包括：PXI总线和PXI接口电路；本发明通过PXI总线与PXI机箱连接，实现与PXI嵌入式控制器的互连，PXI接口电路通过PXI总线接收PXI嵌入式控制器的信息并传递给驱动单元，实现对本发明的状态控制；同时，电源单元也通过PXI总线获得电源供电。
驱动单元包括：FPGA控制电路以及与所述FPGA控制电路分别连接的双电源转换收发器和多通道源驱动阵列；FPGA控制电路接收来自主控单元的控制信息后对双电源转换收发器进行配置，双电源转换收发器将FPGA控制电路的输出电压转换为继电器开关单元所需要的电压；多通道源驱动阵列根据接收到的控制指令控制继电器开关单元的工作状态。
优选地，为了减小通用并行开关矩阵***的体积，本发明实施例中选用16BIT双电源转换收发器以及8通道大电压大电流源驱动阵列(High-Voltage High-Current SourceDriver Array)的组合模式驱动继电器，这样每一个16BIT双电源转换收发器连接两片8通道大电压大电流源驱动阵列，通过5组这样的设置可以实现对80个SPST继电器的驱动控制。
需要说明的是，本发明实施例中给出的是优选的实施方式，双电源转换收发器的位数以及大电压大电流源驱动阵列的通道数并不局限于此，可以根据实际需要进行合理的设置。
继电器开关单元包括：若干个单刀单掷(SPST)继电器；继电器开关单元连接160路公型连接器，实现信号的输入输出。
主控单元通过协议转换实现与PXI嵌入式控制器之间的信息交换；驱动单元主要实现接收PXI嵌入式控制器并对继电器开关的组合逻辑状态控制；电源单元通过主控单元获得电源，经过一系列电源转换后给各个功能单元供电；继电器开关单元由80个耐高压耐高流的高性能SPST继电器组成，每个通道可独立控制，互不影响。
本发明在3U、单槽的PXI模块上实现了80个独立信号通路，最大限度的利用了单板单槽模块的空间资源。
为了增强该发明的通用性，选用了耐高压耐高流的继电器，其供电电源为+5V；对继电器的控制相对简单，为了降低成本，选用低端FPGA即可。FPGA用于控制继电器状态的IOBANK接口的供电电源为+3.3V，因此，驱动继电器必须通过电源转换芯片将FPGA输出的+3.3V转换为+5V，同时，80个独立信号通路需要80个单刀单掷(SPST)继电器，如何在单槽PXI模块上驱动如此多的继电器是一项非常关键的技术。
为此，本发明提出一种利用“16BIT双电源转换收发器+8通道大电压大电流源驱动阵列(High-Voltage High-Current Source Driver Array)”的组合模式驱动继电器，16BIT双电源转换收发器将FPGA输出的+3.3V转换为+5V，输送给2片8通道大电压大电流源驱动阵列来驱动16个继电器。这样，只需5组这种组合即可驱动80个继电器。具体原理如图3所示。
利用符合DIN41612标准的160路公型连接器，实现80通道信号的输入输出。该连接器为5行*32列结构形式，非常适合用做小型化大规模开关矩阵模块的输入输出。根据电路器件布局，也为了方便与测试***互连，本发明的接口定义如图4所示，图中，A1表示通道1输入接口，C1表示通道1输出接口，以此类推。
本发明利用“16BIT双电源转换收发器+8通道大电压大电流源驱动阵列+耐高压耐高流的SPST继电器+160路公型连接器”的组合形式，实现了PXI接口形式的小型化并行开关矩阵模块。本发明所用的继电器为耐高压耐高流类型，增强了本发明的通用性。在应用通道数较多的场合，通过增加该并行开关矩阵的数量就能实现通道数的倍增，灵活性高、通用性强，非常适合搭建大规模、可扩展、高集成度的小型化自动测试***。
上述虽然结合附图对本发明的具体实施方式进行了描述，但并非对本发明保护范围的限制，所属领域技术人员应该明白，在本发明的技术方案的基础上，本领域技术人员不需要付出创造性劳动即可做出的各种修改或变形仍在本发明的保护范围以内。

Claims (7)

1.一种通用并行开关矩阵***，其特征在于，包括：主控单元、驱动单元和继电器开关单元；
所述主控单元、驱动单元和继电器开关单元依次串联连接；
所述主控单元包括：PXI总线和PXI接口电路；
所述PXI总线与PXI控制器连接，所述PXI接口电路通过PXI总线接收PXI控制器的信息并传递给驱动单元；
所述主控单元通过PXI总线与PXI控制器连接，所述主控单元接收PXI控制器的控制指令并传送至驱动单元，驱动单元根据接收到的信息控制继电器开关单元中继电器开关的组合逻辑状态。
2.如权利要求1所述的一种通用并行开关矩阵***，其特征在于，还包括：电源单元，所述电源单元与主控单元、驱动单元和继电器开关单元分别连接，所述电源单元从主控单元的PXI总线上取电后分别为主控单元、驱动单元和继电器开关单元供电。
3.如权利要求1所述的一种通用并行开关矩阵***，其特征在于，所述驱动单元包括：FPGA控制电路以及与所述FPGA控制电路分别连接的双电源转换收发器和多通道源驱动阵列；所述FPGA控制电路接收来自主控单元的控制信息后对双电源转换收发器进行配置，所述双电源转换收发器将FPGA控制电路的输出电压转换为继电器开关单元所需要的电压；所述多通道源驱动阵列根据接收到的控制指令控制继电器开关单元的工作状态。
4.如权利要求1所述的一种通用并行开关矩阵***，其特征在于，所述继电器开关单元包括若干个SPST继电器；所述双电源转换收发器为16BIT双电源转换收发器，所述16BIT双电源转换收发器连接2片8通道大电压大电流源驱动阵列，每一片8通道大电压大电流源驱动阵列连接8个SPST继电器。
5.如权利要求1所述的一种通用并行开关矩阵***，其特征在于，所述SPST继电器为80个。
6.如权利要求1所述的一种通用并行开关矩阵***，其特征在于，所述继电器开关单元连接160路公型连接器，实现信号的输入输出。
7.一种如权利要求1所述的通用并行开关矩阵***的工作方法，其特征在于，包括：
主控单元通过PXI总线获取PXI控制器的控制指令，并传递给驱动单元；
驱动单元读取接收到的控制指令后，首先将输出电压转换为继电器开关单元所需要的供电电压，然后通过多通道源驱动阵列控制继电器开关单元中继电器的开关状态。
CN201711105192.2A 2017-11-10 2017-11-10 一种通用并行开关矩阵***及方法 Pending CN107885119A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711105192.2A CN107885119A (zh) 2017-11-10 2017-11-10 一种通用并行开关矩阵***及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711105192.2A CN107885119A (zh) 2017-11-10 2017-11-10 一种通用并行开关矩阵***及方法

Publications (1)

Publication Number Publication Date
CN107885119A true CN107885119A (zh) 2018-04-06

Family

ID=61779976

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711105192.2A Pending CN107885119A (zh) 2017-11-10 2017-11-10 一种通用并行开关矩阵***及方法

Country Status (1)

Country Link
CN (1) CN107885119A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109633417A (zh) * 2019-01-31 2019-04-16 上海华虹宏力半导体制造有限公司 多芯片同测结构及方法
CN110514929A (zh) * 2019-08-22 2019-11-29 上海无线电设备研究所 一种射频组件通用自动化测试***
CN113223897A (zh) * 2021-04-29 2021-08-06 中国电子科技集团公司第五十八研究所 一种高度灵活的继电器阵列***

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103592477A (zh) * 2013-11-19 2014-02-19 中国电子科技集团公司第四十一研究所 宇航级电容测试开关通道
CN204086955U (zh) * 2014-08-26 2015-01-07 北京精密机电控制设备研究所 便携式多协议双总线多级一体化机电伺服机构测控装置
CN106546839A (zh) * 2016-09-28 2017-03-29 西安航天计量测试研究所 姿控发动机地面测试设备自动调试测试***及方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103592477A (zh) * 2013-11-19 2014-02-19 中国电子科技集团公司第四十一研究所 宇航级电容测试开关通道
CN204086955U (zh) * 2014-08-26 2015-01-07 北京精密机电控制设备研究所 便携式多协议双总线多级一体化机电伺服机构测控装置
CN106546839A (zh) * 2016-09-28 2017-03-29 西安航天计量测试研究所 姿控发动机地面测试设备自动调试测试***及方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
李振风: "PXI小型化高密度开关矩阵设计", 《电子制作》 *

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109633417A (zh) * 2019-01-31 2019-04-16 上海华虹宏力半导体制造有限公司 多芯片同测结构及方法
CN110514929A (zh) * 2019-08-22 2019-11-29 上海无线电设备研究所 一种射频组件通用自动化测试***
CN113223897A (zh) * 2021-04-29 2021-08-06 中国电子科技集团公司第五十八研究所 一种高度灵活的继电器阵列***
CN113223897B (zh) * 2021-04-29 2022-08-16 中国电子科技集团公司第五十八研究所 一种高度灵活的继电器阵列***

Similar Documents

Publication Publication Date Title
CN108255755B (zh) 基于fpga的pcie通用多功能通信接口模块
CN104615401B (zh) 一种基于fpga实现kvm方法
CN107885119A (zh) 一种通用并行开关矩阵***及方法
CN202084028U (zh) 一种模块化多串口扩展装置
CN208298013U (zh) 一种多接口、多总线综合测试设备
CN215868585U (zh) 显示屏控制板卡及显示屏控制***
CN109407574B (zh) 一种多总线可选择输出控制装置及其方法
CN107015212A (zh) 基于vpx总线的雷达波控与监控自测平台的通用接口板
CN203858506U (zh) 一种基于网络背板总线的插卡式自动化测试设备
CN105589384B (zh) 一种基于fpga的多通道数字量输入输出装置
CN117111573A (zh) 一种面向伺服机构的分布式测试***及方法
CN204795068U (zh) 多模块交换机级联通信网络
CN102495554A (zh) 一种程控矩阵开关及其制造方法
CN214042270U (zh) 一种基于Type-C端口的KVM切换器
CN101420373B (zh) 一种实现两种网络分组切换的方法及网络装置
CN207516414U (zh) 一种高压程控矩阵开关
CN210491089U (zh) 一种交换插件
CN201215655Y (zh) 工业计算机具变换性硬件程序化传输接口
CN201107618Y (zh) 数字式多功能触摸控制器
CN201323594Y (zh) 一种实现两种网络分组切换的网络装置
CN204650202U (zh) 一种利用cpld实现端口扩展的单片机控制***
CN216561765U (zh) 一种基于zynq的触发信号多路同步扇出节点设备
CN214253210U (zh) 一种usb转多路rs485的通讯控制器、通讯***
CN210323878U (zh) 多路控制信号切换装置
CN219812164U (zh) 一种冗余交换机

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20180406

RJ01 Rejection of invention patent application after publication