CN107872212B - 控制方法、功率开关装置和开关装置 - Google Patents

Abstract

提供了一种控制方法、功率开关装置和开关装置，其中，检测电源电压中的欠电压事件。关于欠电压事件的信息被存储在存储器元件中。存储元件由控制信号供电。

Description

控制方法、功率开关装置和开关装置

技术领域

本申请涉及功率开关装置及相应的方法。

背景技术

功率开关通常用于将负载与电源电压耦接。近年来，已经开发了配备有一个或更多个诊断能力和诸如防止过载和短路事件这样的保护特征的“智能”功率开关装置。例如，在作为功率开关的这样的功率开关装置中，可以使用MOS晶体管，并且可以在过载或短路事件的情况下断开开关(即，使在开关的端子之间不导通)。在(例如由负载短路引起的)短路状况的情况下，可能发生欠电压。这样的欠电压状况会导致功率开关的断开。然而，欠电压状况也可能导致功率开关的“重启”，其中，一旦欠电压状况过去，功率开关就再次闭合。如果短路状况持续，则这会导致断开开关与闭合开关之间的快速切换，这继而会导致大量高能脉冲通过功率开关，从而劣化或甚至损坏功率开关。

因此，已经提议在这样的情况下延迟闭合功率开关，以避免上述快速切换。在常规解决方案中，为了存储关于欠电压事件的信息，必须提供单独的电源电压，因为欠电压否则会导致诸如锁存器的存储器元件丢失其存储的数据，并且因此使装置“忘记”存在欠电压事件。这样的附加电源电压需要功率开关的封装的附加引脚，这通常是不期望的，因为它导致额外的成本。

发明内容

根据一个实施例，提供了一种开关装置，包括：

控制端子，

开关，其中，开关的控制输入端耦接至控制端子，

电源电压端子，

欠电压检测电路，其被配置成检测提供至电源端子的电源电压的欠电压，以及

存储器元件，其被配置成存储关于检测到的欠电压的信息，其中，存储器元件耦接至控制端子，以由控制端子处的信号供电。

根据另一实施例，提供了一种功率开关装置，包括：

控制输入端子，

电源电压端子，

基于晶体管的功率开关，其被配置成基于控制输入端子处的信号将电源电压端子选择性地耦接至输出端子，

欠电压检测电路，其被配置成检测电源电压端子处的电源电压中的欠电压，

存储器元件，其被配置成存储关于检测到的欠电压事件的信息，其中，存储器元件由控制输入端子处的控制信号供电，以及

延迟电路，其被配置成基于存储在存储器元件中的信息来延迟功率开关的导通。

根据又一实施例，提供了一种方法，包括：

检测功率开关装置的电源电压中的欠电压事件，以及

将指示欠电压事件的信息存储在由控制信号供电的存储器元件中，控制信号控制功率开关装置的切换。

以上概述仅旨在给出对一些实施例的一些方面的简要概述，而不应被解释为限制性的。特别地，其它实施例可以具有与以上讨论的特征、部件或元件不同的特征、部件或元件。

附图说明

图1是根据一个实施例的功率开关装置的一些部件的简化框图；

图2A示出了作为可以实现实施例的示例环境的功率开关装置；

图2B是示出可以应用实施例的短路状况的示例电路图；

图2C示出了用于比较目的的功率开关装置的短路行为；

图2D示出了展示在一些实施例中在欠电压事件之后提供延迟的曲线；

图3示出了根据一个实施例的功率开关装置的一些部件的框图；

图4示出了根据一个实施例的功率开关装置的框图；

图5示出了在一些实施例中可用作存储器元件的锁存器；

图6是根据一个实施例的功率开关装置的详细框图；

图7是根据另一实施例的功率开关装置的详细框图；

图8是示出根据一个实施例的方法的流程图。

具体实施方式

在下文中，将参考附图详细描述各种实施例。必须注意，这些实施例仅用作说明性示例，而不应被解释为限制本申请的范围。例如，虽然实施例可以被描述为包括多个特征或元件，但这仅用于说明的目的，并且在其他实施例中，这些特征或元件中的一些可以被省略和/或由替选的特征或元件来替代。此外，在一些实施例中，除了本文所描述的或附图中所示的特征或元件之外，还可以在不脱离本申请的范围的情况下提供附加的特征或元件，例如通常用在功率开关中的特征或元件。来自不同实施例的特征或元件可以彼此组合以形成另外的实施例。变型是关于实施例之一所描述的修改也可以应用于其他实施例。

只要实质上保持连接或耦接的一般功能，例如传送某种信息或信号或提供某种控制，附图中所示或本文所描述的任何直接电连接或耦接(即没有中间元件的连接或耦接)也可以实现为间接连接或耦接(即具有一个或更多个附加中间元件的连接或耦接)，反之亦然。连接或耦接可以实现为基于线的连接或耦接或实现为无线连接或耦接，或其混合。

通常，在本申请的上下文中，功率开关可以被描述为包括一个或更多个控制端子以及两个或更多个负载端子。可以通过向一个或更多个控制端子中的至少一个施加一个或更多个信号来控制功率开关的断开和闭合。当功率开关闭合(也称为导通或处于导通状态)时，其提供其负载端子中的至少两个之间的低欧姆连接，使得电流可以在负载端子之间流动。当开关断开(也称为关断或处于关断状态)时，功率开关在其负载端子之间展现出阻断行为，即高欧姆值，使得实质上电流不会在负载端子之间流动(除了可能在真实装置中发生的如漏电流等不期望的影响以外)。例如，一个负载端子可以耦接至负载，而另一负载端子可以耦接至诸如电池电压的电源电压，以经由功率开关选择性地将负载与电源电压耦接。选择性地将负载与正电源电压耦接的功率开关也被称为高边开关，而将负载与负电源电压或地耦接的功率开关也被称为低边开关。

在一些实施例中，这样的功率开关可以利用如MOS(金属氧化物半导体)晶体管的场效应晶体管(FET)来实现。在这种情况下，负载端子对应于MOS晶体管的源极端子和漏极端子，而用于断开和闭合功率开关的控制端子对应于栅极端子。在其他实施例中，功率开关可以利用双极型晶体管来实现。在这样的情况下，负载端子对应于发射极端子和集电极端子，而用于断开和闭合开关的控制端子可以对应于基极端子。在其他实施例中，可以使用绝缘栅双极型晶体管(IGBT)。在这样的情况下，负载端子对应于发射极端子和集电极端子，而用于断开和闭合开关的控制端子可以对应于基极端子。在一些功率开关中，除了用于断开和闭合开关的控制端子和上述负载端子之外，还可以提供包括控制端子的另外的端子以用于诊断功能。

在一些实施例中，如将更详细描述的，可以监测耦接至功率开关的电源电压的欠电压状况。在检测到欠电压状况的情况下，将检测到该状况的指示存储在如锁存器的存储器元件中。存储器元件由耦接至功率开关的控制端子的输入端子处的电压供电。以这种方式，在一些实施例中，至少在输入端子处的信号指示功率开关的导通状态的情况下，可以与电源电压无关地存储信息。所存储的信息然后可以用于在欠电压状况已经过去之后引入延迟。

现在转向附图，图1示意性地示出了根据一个实施例的功率开关装置10的一些部件。图1示出了功率开关装置的电源电压连接11和控制输入连接13。经由控制输入连接13，可以闭合或断开功率开关(图1中未明确示出)，例如晶体管，以例如选择性地将电源电压耦接至负载。电源电压可以例如是诸如汽车应用中的电池电压，但不限于此。

图1的功率开关装置10还包括欠电压检测电路12，其被配置成检测电源电压中的欠电压状况，以例如检测下降到预定阈值以下的电源电压。此外，功率开关装置10包括存储器元件14，例如锁存器、触发器或可以存储至少一位值的任何其它元件。在欠电压检测电路12在电源电压连接11上检测到电源电压中的欠电压的情况下，其将相应的信息——例如1位标记——存储在存储器元件14中。图1的实施例中的存储器元件14由控制输入连接13上的电压供电，或者换句话说，由用于控制功率开关的控制电压供电。在这种情况下，至少当控制电压高(这指示例如功率开关的闭合)时，存储器元件14可以即使在电源电压下降的欠电压情况下也保留其中存储的信息。应当注意的是，当通过控制输入连接13上的信号闭合功率开关时，存储关于欠电压事件的信息特别有利，以避免导通与关断开关之间的快速切换，如稍后将更详细地说明的。在功率开关总是关断的情况下，这样的存储不太关键，使得在一些应用中，如果在这样的状态下控制输入连接13的电压使得信息可以不必可靠地存储在存储器元件14中，则这是无害的。下面将更详细地说明这些和其他问题以提供更全面的理解。

为了说明可以提供图1的部件的环境，图2A示出了根据一个实施例的功率开关装置的示意性电路图。

图2A的功率开关装置包括用作功率开关以选择性地将电源电压(在这种情况下为电池电压VBat)与负载耦接的MOSFET 20。尽管可以使用其他类型的负载，但是在图2A的情况下的该负载由灯泡27表示。电池电压VBat是电源电压的一个示例，如参照图1所说明的，可以针对其检测欠电压。功率MOSFET 20的栅极端子耦接至栅极驱动器和电平移位器26的输出端。经由栅极驱动器和电平移位器26，使用导通-关断信号，开关可以选择性地被导通或关断，其中，如上所说明的导通状态对应于功率MOSFET 20闭合的状况，并且关断状态对应于断开状态。导通-关断信号是如图1的控制输入连接13的控制输入连接上的信号的示例，其可以被用于向存储器元件供电以存储关于检测到的欠电压状况的信息。

在图2A的实施例中，栅极驱动器和电平移位器26另外接收来自温度传感器的信号，在图2A的示例中的该温度传感器由晶体管21和电流源22形成。晶体管21可以是双极型晶体管，其pn结随温度变化而改变行为。在其他实施例中，可以使用温度传感器的任何其它常规实现。

此外，图2A的功率开关装置包括限流器23。限流器23通过测量感测电阻器24两端的电压降来接收流经功率MOSFET 20的负载端子的电流的测量结果，并且可以控制功率MOSFET22的栅极端子防止过电流。也可以提供其它电路，例如用于电流限制的分流电阻器。此外，提供齐纳二极管钳位25作为过电压保护。应当注意，所示的功率开关装置仅用于说明的目的，并且在其它功率开关装置中，例如可以仅提供图2A所示的特征或元件中的一些和/或可以提供替选的特征或元件。

当耦接至功率开关装置的负载具有低欧姆、如短路行为时，这会导致电源电压的下降并因此导致欠电压。为了进一步说明这一点，图2B示出了功率开关装置和相关联的负载的简单等效电路。

图2B示意性地示出了功率开关211以及控制开关的断开和闭合的控制***214。功率开关211用于选择性地将负载耦接至如电池电压的电源电压源。图2B中的电压源由理想电压源28(即，没有电感或电阻的电压源)连同电源电感29和电源电阻210一起来表示。这些不是分立元件，而是表示真实世界电压源(与理想电压源28相反)中固有的电感和电阻。图2B中的负载由电感212和电阻器213表示。在短路的情况下，电阻器213和(可能地)电感212分别具有非常低的电阻值和电感值，这可能导致欠电压状况，因为电压源28不再能保持其标称电压。

这种欠电压状况可能导致开关211断开。这继而在一段时间之后补救与短路状况相关联的欠电压状况和可能的过电流，这在控制***214施加用于闭合开关211的相应控制信号的情况下使开关再次闭合。

在图2C中示出了在没有任何进一步措施(如图1的电路)的情况下的这样的情况的效应。这里，曲线215是以安培为单位的电流，并且其他曲线示出了开关处的电压。可以看出，在高电流和高电压(或者换句话说，电流脉冲的高能量)下发生导通与关断之间的快速切换。这可能超过开关的规格，最终损坏图2B的开关211(例如图2A的功率MOSFET 20)，至少不利地影响开关的功能。

为了避免这样的情况，在实施例中，当在如存储器元件14的存储器元件中存储存在欠电压的信息时，在再次导通开关之前引入延迟。在实施例中这种延迟仅当开关的控制信号在发生欠电压事件时处于导通状态时才需要引入，因为在关断状态下开关总是断开的，因此不会发生快速切换。这在图2D中被更详细地示出。

在图2D中，曲线216示出了电源电压的示例行为，如上文所说明的，电源电压是如图1的连接11上的电源电压、图2A中的电池电压VBat或由根据具有实质上对应于短路的负载的实施例的功率开关装置中的电源电压28提供的电压。曲线219示出了控制开关的外部输入信号。当输入信号219升高时，开关闭合，并且由于短路，电源电压216和根据曲线221的由开关输出到负载的电压下降。当电源电压下降到阈值218以下时，检测到欠电压，并且开关被关断。在这种情况下，根据曲线221的输出电压下降到0。该关断之后，经过一段时间后，电源电压再次开始升高。

当电源电压216达到另一阈值217时，恢复开关的正常工作，即由于欠电压而导致的紧急关断终止。另一阈值217高于阈值218以提供一些滞后。由于输入信号219仍然为高并且因此指示应该闭合开关(在欠电压状况下，由于电源电压可能低，因此不能保证闭合(导通状态)，这可能导致本质上基于具有太小电压的输入信号而产生的开关的控制信号使开关闭合)，而不需要进一步的措施，开关可以再次闭合。然而，根据实施例，先前检测到电压的信息被存储在如存储器元件14的存储器元件中，并且基于该信息，在开关再次闭合之前引入延迟220，例如在1至100ms之间、例如在2至20ms之间、例如约5ms。当开关再次闭合时，再次根据曲线221输出电压。

然后，在图2D的示例中，开关由输入信号219闭合。此后，在图2D的示例中发生另一欠电压事件，而电源电压216此后再次升高。由于该欠电压事件在开关总是关断时发生，因此在一些实施例中不存储关于欠电压检测的信息。因此，当信号219使开关闭合时，晶体管没有延迟地被闭合，然而在其它实施例中也可以引入短的延迟(接近0，例如约15μs，即明显小于延迟220)。应当注意，图2B的信号及其波形仅用于进一步说明，而不应被解释为限制性的，因为实际实现中的波形和情况可能不同。

现在将参照图3至图7来描述更详细的实施例。图3是示出根据一个实施例的功率开关的一部分的框图。特别地，图3示出了功率开关的用于存储关于欠电压事件的信息的部分。

图3的实施例包括用于接收控制开关的输入信号的输入端子3。应当注意，在一些实施例中，具有多个开关的多个所谓通道可以被设置在单个功率开关装置中。图3中的附图标记INx指示所示的电路路径用于通道号x，并且可以为若干个通道提供若干次。

输入端子30可以被用于通过对输入端子30施加相应的控制信号来控制图3的开关装置的开关晶体管(未示出)断开或闭合。ESD(静电放电)保护电路31耦接至输入端子30以提供ESD保护。ESD保护电路31可以以任何常规方式实现，例如使用分流二极管或任何其它常规ESD保护电路来实现，以将输入端子32处的ESD事件偏离接地。

此外，图3的电路包括输入缓冲器32，其从端子30接收输入信号INx，并将输入信号提供给如虚线所示的另外的电路部分(图3中未示出)，以特别是控制开关晶体管。此外，输入缓冲器32耦接至用作存储器元件的锁存器34的复位输入端。因此，当输入信号升高时，欠电压锁存器被复位，使得对于在关断之后基于输入信号的每次开关导通(也称为开关周期)，从锁存器中移除根据先前开关周期存储的事件。这特别防止在由输入信号INx触发的***正常启动期间启动(set off)锁存器。

图3的电路还包括预调节器33，其是将输入端子30处提供的电压转换成用于锁存器34的已调节电源电压的电压调节电路。为此，预调节器33可以例如包括用于提供期望电压电平的DC/DC(直流到直流)转换器。例如，施加至端子30的控制信号的典型电压可以在2至5V的范围内，而锁存器34可以例如需要1.3V的稳定电源电压，并且预调节器33提供这样的电源电压。应当注意，锁存器34的电流消耗可能较低，例如低于10μA或低于5μA，例如约2μA。

此外，图3的电路包括电平移位和上升沿检测电路35。电平移位和上升沿检测电路35接收来自欠电压检测电路(图3中未示出)的信号，并且检测指示该信号中的欠电压的上升沿。在其他实施例中，除了上升沿之外的其他信号特征也可以指示欠电压。

另外，电平移位和上升沿检测电路35执行电平移位。在一些实施例中执行该电平移位，因为检测到欠电压的电源电压的电压域使用不同的电压电平作为图3所示的电路部分，特别是经由端子30处的电压供电的锁存器34。电平移位用于在这些域之间转换电压。上述这些电源电压的电压域也称为gnd_ul，如在一些实施例中，在该域中使用浮动接地，而图3所示的部件的电压域在图中也称为gnd域或在本文中也称为输入电压域。在两个域中使用相同或相似电压的实施例中，可以省略电平移位。

电平移位和上升沿检测电路35的输出端耦接至锁存器34的设置输入端，以例如在检测到欠电压时设置锁存器(例如存储逻辑1)。因此，该存储的逻辑1对应于指示欠电压事件的信息。应当注意，在其他实施例中，逻辑可以反转，并且逻辑0可以指示欠电压事件。如参考图3所说明的或者另外使用的，如虚线所示的锁存器34的输出端因而例如耦接至用于在欠电压事件的情况下引入延迟的延迟电路。

图4是根据一个实施例的功率开关装置的框图。图4示出了多个通道中的一个(通道号x)，并且一个或更多个这样的通道可以存在于根据一个实施例的功率开关装置中。

为了避免重复，图4中的已经关于图3描述的元件将仅再次简要描述，并且关于图3进行的任何说明也适用于图4。

特别地，图4的实施例包括类似于输入端子30的用于接收控制信号的输入端子414、类似于ESD保护电路32的ESD保护电路41、类似于输入缓冲器32的输入缓冲器42、类似于预调节器33的预调节器45、类似于锁存器34的锁存器44以及类似于图3的电路35的电平移位和上升沿检测电路48。

另外，图4的实施例包括用于接收如电池电压的电源电压VS的电源电压端子415和用于输出电压信号OUTx的输出端子416。当功率开关装置的图4所示的通道x闭合时，输入端子415耦接至输出端子416，以便向耦接至输出端子416的负载提供耦接至电源电压端子415的电源电压VS。此外，经由电源电压端子450向以下更详细地描述的部件40、43、46、47、49、410、412和413提供电力，即电源电压VS。

图4的实施例包括唤醒电路40。当向输入端子414施加信号时，唤醒电路40用于以受控的方式向图4的功率开关装置的所示通道供电。为此，唤醒电路40接收来自输入缓冲器42的信号，如图4所示。特别地，唤醒电路40可以用于开关装置的受控导通。

图4的电路还包括产生浮动接地gnd_ul的浮动接地调节器电路43，如图4所示，部件46、47、49、410、412和413耦接至该浮动接地调节器电路。

此外，图4的实施例包括用于检测提供给端子415的电源电压VS中的欠电压的欠电压监测电路47。为此，例如欠电压监测电路47可以包括将电源电压或根据电源电压导出的电压与参考值进行比较的一个或更多个比较器，或任何其他合适的比较。欠电压监测电路47的输出被提供给延迟电路410、逻辑电路412以及电平移位和上升沿检测电路48。在欠电压监测电路47检测到欠电压的情况下，图4的实施例中的欠电压监测电路47的输出vs_uv从低变成高，这对应于由电平移位和上升沿检测电路48检测到的上升沿。这继而导致逻辑1被存储在锁存器44中。

锁存器44的输出端耦接至电平移位器49，电平移位器49将锁存器44的输出电平改变到电源电压VS的域中的相应电平。电平移位器49的输出被提供给延迟电路410的使能输入端，从而实现延迟。延迟电路410的输出端耦接至逻辑电路412。

此外，输入缓冲器42的输出端经由电平移位器46耦接至逻辑412，电平移位器46将输入缓冲器42的输出信号电平移位到电源电压VS的域中的相应信号。

逻辑电路412然后控制电路413，其中电路413包括例如由功率开关晶体管实现的实际开关(在该示例中为高边开关)以及用于驱动晶体管的相关联的驱动器和电荷泵。在没有欠电压事件的情况下，逻辑电路412基于在端子414处接收并经由输入缓冲器42和电平移位器46被提供给逻辑电路412的输入信号INx来控制电路413，以根据输入信号INx来断开和闭合开关。在检测到欠电压的情况下，逻辑412断开开关。如果欠电压状况保持并且欠电压事件被存储在锁存器44中，则基于延迟电路410，开关的再次导通例如在图4的示例中被延迟5ms，然而也可以使用其他延迟时间。

应当注意，在图4的实施例中，只有当信号INx为高以指示开关导通时，才可以存储欠电压事件，因为只有在这种情况下锁存器44才被供电。这导致如参考图2D所说明的行为，即仅在输入信号INx指示要闭合开关的情况下才引入延迟。

图5示出了锁存器电路的非限制性实现示例，其可以用作图1的存储器元件14、图3的锁存器34或图4的锁存器44(或者作为下面参考图6和图7进一步描述的实施例中的锁存器)。也可以使用锁存器或如基于触发器的存储器元件的其他存储器元件的其他实施例。

图5的锁存器电路包括设置输入端50、复位输入端51和输出端510。锁存器的核心部分包括与一对NMOS晶体管53、57耦接的一对交叉耦接的PMOS晶体管55、56，如图5所示。通过向设置输入端50施加相应的信号来设置锁存器，该设置输入端经由NMOS晶体管54将节点511设置为逻辑低(经由晶体管54将节点511耦接至如VSS的低电压)。该状态通过晶体管55、56的交叉耦接来维持，直到向复位端子51施加复位，复位端子51经由晶体管52将节点512拉至负电源电压，并因此将节点511拉至正电压，例如VDD。在图4的实施例中使用的情况下，VSS对应于接地，并且VDD对应于由预调节器45提供的电压。

由PMOS晶体管58和NMOS晶体管59形成的输出反相器(inverter)然后在输出端510处输出相应的信号电平。

可以例如通过设计晶体管56大于晶体管55(例如，具有如图5所示的4:1的比率，然而其他比率也是可行的)来以非对称方式设计锁存器。这在启动时使节点511呈现在正电压处或正电压附近的电压，从而在图5的实施例中导致逻辑0的输出(对应于没有欠电压事件被存储)。换句话说，以这种方式，在***启动时，锁存器呈现定义的值。在其他实施例中，可以使用对称设计以及将输出锁存器设置为限定状态的电路来代替非对称锁存器。

图6示出了根据一个实施例的功率开关装置的更详细的框图和电路图。将参考前述实施例来描述图6的实施例，以避免对相似或类似部分的重复描述。这不应被解释为指示这些部分必须以完全相同的方式实现，而仅仅指示它们执行相似的功能，因此不需要详细重复该描述。

图6的实施例是具有两个通道(通道0和通道1)的功率开关装置的示例。在其他实施例中，可以使用仅单个通道或多于两个的通道。

图6的实施例包括用于接收电源电压VS的电源电压端子618，其对应于例如图4的端子415。此外，图6的实施例包括耦接至接地(GND)的接地端子623。

图6的装置包括用于接收控制信号IN0的第一通道的第一输入端子621和用于接收第二控制信号IN1的第二通道的第二控制端子622。它们相应的通道的这些端子分别对应于图3的端子30或图4的端子414。

此外，图6的实施例包括分别接收信号DEN和DSEL的诊断使能输入端619和诊断选择输入端624。这些信号可以用于常规诊断功能，例如使装置输出由信号DSEL选择的某诊断信息，其中，通过信号DEN启用从正常操作到诊断操作的切换。在常规的功率开关装置中也提供这样的诊断功能，并且在本文描述的实施例中也可以使用任何常规的实现。

对于通道0，图6的实施例包括通常标记为614A的输入电路，并且对于通道1，图6的实施例包括通常标记为614B的输入电路。输入电路614A、614B均包括由ESD保护二极管和输入缓冲电路实现的ESD保护电路，如图所示。此外，为第一通道提供另外的输入电路612A，并且为第二通道提供另外的输入电路612B。另外的输入电路612A、612B均对gnd_ul域执行电平移位功能，并且均输出用于通道0和EN的信号in0_st_hq以及用于通道1的in1_st_hq，该信号用于通过将在下面进一步描述的逻辑来控制相应开关的切换。此外，图6的实施例包括用于通道0的锁存器613A和用于通道1的锁存器613B，该锁存器用于存储例如针对图3的锁存器34和图4的锁存器44所描述的欠电压信息。锁存器613A的复位输入端经由电平移位器611A耦接至另外的输入电路612A，电平移位器611A将电路612A的输出传送到gnd域。以这种方式，锁存器613A可以由输入信号IN0复位，如已经关于图4所描述的那样。以类似的方式，通道1的锁存器613B经由电平移位器611B耦接至另外的输入电路612B。

此外，输入电路614A和614B耦接至唤醒电路61的输入端。唤醒电路61经由输入缓冲器60耦接至端子619。如已经针对图4的唤醒电路40描述的，当通过激活对应于图4的浮动接地调节器43的接地调节器63而将信号施加在端子621、622中的一个处或端子619处时，唤醒电路61激活图6的装置。特别地，如图6所示，调节器36提供浮动接地gnd_ul。

此外，图6的装置包括带隙基准电路62，其向调节器63和将在稍后描述的比较器64提供带隙基准电压vr_1v0。带隙基准电路62可以以对带隙基准电路已知的任何常规方式来实现。

比较器64用于欠电压监测，并且在该实现中将由带隙基准电路62输出的带隙基准电压vr_1v0与由调节器63调节的浮动接地gnd_ul进行比较，并且基于该比较来输出信号vs_uv。在欠电压的情况下，信号vs_uv增大，这由图7中的上升沿检测电路67检测。此外，比较器64的输出被提供给振荡器65和延迟电路66。

上升沿检测电路67检测信号vs_uv中的上升沿，并且在检测到上升沿的情况下例如以具有约1μs持续时间的脉冲的形式输出信号vs_uv_rising_det_n，然而也可以使用其他种类的信号。经由电平移位器615将该信号提供至锁存器613A、613B的设置输入端，从而至少在相应信号IN0、IN1为高以向相应锁存器供电并且指示要闭合相应开关时存储关于检测到的欠电压事件的信息。

振荡器65在检测到欠电压时被启用，并且通过提供时钟信号Clk及其时钟输入clk对延迟电路66计时。来自比较器65的信号vs_uv还用于复位延迟电路66。延迟电路66基于时钟信号Clk来提供延迟，例如5ms的延迟，然而在其它实施例中也可以使用其他延迟持续时间。延迟电路66的输出被提供给逻辑68至610，逻辑68至610是图4的逻辑电路412的实现示例。也可以使用逻辑电路的其它实现。

特别地，图6的示例中的逻辑包括具有反相输入端的NOR(或非)门68，该反相输入端经由电平移位器613从锁存器613A、613B接收输出信号，该信号也被设置为延迟电路66的使能输入。NOR门68的非反相输入端接收延迟电路66的输出，延迟电路66在被激活时(即欠电压事件被存储在锁存器613A或613B中)产生具有5ms的持续时间的脉冲。该逻辑还包括OR(或)门69、610。OR门69、610中的每一个的第一输入端接收来自比较器64的输出信号。第二输入端接收来自栅极门68的输出信号。OR门69的第三输入端接收来自电路612A的信号in0_st_hq，并且OR门610的第三输入端接收来自电路612B的信号in1_st_hq。OR门69将通道号0的信号ch0_run_hq输出到第一通道的栅极驱动器。例如，对于驱动如晶体管20的晶体管的第一通道，该信号可以对应于图2A的信号导通/关断。类似地，OR门610输出可以提供的通道1的信号ch1_run_hq，其中，也可以如图2A所示来实现通道1的驱动器和开关晶体管。注意，在所示的特定实施例中，ch0_run_hq、ch1_run_hq、in0_st_hq、in1_st_hq为低电平有效，即逻辑0指示要闭合相应的通道(置于导通状态)。因此，如果施加至相应OR门69、610的信号中的一个为高，则输出信号ch0_run_hq或ch1_run_hq分别为高，并且不闭合相应的开关。

因此，在图6的实施例中，对于两个通道，欠电压事件可以被存储在相应的锁存器中，锁存器分别由控制信号IN0和IN1供电，使得信息在欠电压事件之后可用，并且可以用于延迟相应开关的导通。

图7示出了另一实施例，其是图6的实施例的变型。在图7中，对应于图6的实施例的元件具有相同的附图标记，其中，第一个数字增加了一(即，图7中的70对应于图6的60、图7中的71对应于图6的61、...、图7的713对应于图6的613等)，并且将不再描述这些元件。相反，在下文中将描述图7和图6之间的区别。

与图6相比，在图7中省略了在(由VS和gnd_ul供电的)VS域中工作的上升沿检测电路67。相反，提供了在(分别由信号IN0、IN1以及接地供电的)输入域中工作的两个上升沿检测电路716A(用于通道0)和716B(用于通道1)。上升沿检测电路716A、716B均从电平移位器715接收比较器74的输出的电平移位版本。因此，在图6中，(电路67的)沿检测发生在(由电路615进行的)电平移位之前，而在图7中，(电路716A、716B的)上升沿检测发生在(由电路715进行的)电平移位之后。

图8示出了根据一个实施例的方法。虽然图8的方法被示出和描述为一系列动作或事件，但是这些动作或事件被描述的顺序不应被解释为限制性的。此外，为了便于说明，将参照图1至图7的实施例来描述图8的方法。然而，图8的方法也可以在与图1至图7中所示的装置不同的装置中实现。

在80处，该方法包括检测电源电压——如之前所述的电压VS——中的欠电压事件。如前文所述，检测电源电压可以涉及使用欠电压检测电路，其可以包括如图6和图7的比较器64或74的比较器以及沿检测。

在81处，该方法包括将指示欠电压事件的信息存储在存储器元件中。存储器元件由用于断开和闭合开关的控制信号供电。存储器元件可以是锁存器。例如，可以如参照图1至图7所述来实现和提供存储器元件。

在82处，该方法包括例如由如前文所述的延迟电路、基于关于存储在存储器中的欠电压事件的信息来延迟开关的导通。

根据一些实施例，提供了根据以下示例的实现：

示例1.一种开关装置，包括：

控制端子，

开关，其中，开关的控制输入端耦接至控制端子，

电源电压端子，

欠电压检测电路，其被配置成检测被提供给电源端子的电源电压的欠电压，以及

存储器元件，其被配置成存储关于检测到的欠电压的信息，其中，存储器元件耦接至控制端子以由控制端子处的信号供电。

示例2.根据示例1的装置，其中，存储器元件包括锁存器。

示例3.根据示例1或2的装置，其中，欠电压检测电路包括比较器和耦接至比较器的输出端的上升沿检测电路。

示例4.根据示例1至3中任一项的装置，还包括耦接在欠电压检测电路与存储器元件之间的电平移位器。

示例5.根据示例1至4中任一项的装置，还包括耦接在输入端子与存储器元件之间的电压调节电路。

示例6.根据示例1至5中任一项的装置，还包括延迟电路，延迟电路被配置成基于存储在存储器元件中的信息来延迟开关的导通。

示例7.根据示例6的装置，其中，延迟在1至100ms之间，例如在2至20ms之间。

示例8.根据示例6或7的装置，其中，延迟电路包括振荡器。

示例9.根据示例1至8中任一项的装置，其中，欠电压检测电路包括沿检测电路和向沿检测电路提供信号的另一电路，以及还包括电平移位器，电平移位器被布置在另一电路与沿检测电路之间或者在沿检测电路的下游。

示例10.根据示例9的装置，其中，另一电路包括比较器。

示例11.一种功率开关装置，包括：

控制输入端子，

电源电压端子，

基于晶体管的功率开关，其被配置成基于控制输入端子处的信号将电源电压端子选择性地耦接至输出端子，

欠电压检测电路，其被配置成检测电源电压端子处的电源电压中的欠电压，

存储器元件，其被配置成存储关于检测到的欠电压事件的信息，其中，存储器元件由控制输入端子处的控制信号供电，以及

延迟电路，被配置成基于存储在存储器元件中的信息来延迟功率开关的导通。

示例12.根据示例11的装置，其中，存储器元件包括锁存器，例如不对称的锁存器。

示例13.根据示例11或12的装置，其中，装置包括与电源电压相关联的第一电压域和与控制输入端子处的控制信号相关联的第二电压域，装置还包括至少一个电平移位器用以在第一电压域与第二电压域之间转换电压。

示例14.根据示例13的装置，其中，第一电压域与浮动接地相关联，以及第二电压域与接地相关联。

示例15.根据示例14的装置，还包括带隙基准电路，其中，欠电压检测电路包括比较器，比较器被配置成将由带隙基准电路输出的带隙基准电压与浮动接地相比较。

示例16.根据示例15的装置，其中，欠电压检测电路还包括沿检测电路，沿检测电路被配置成检测比较器的输出信号中的上升沿。

示例17.一种方法，包括：

检测功率开关装置的电源电压中的欠电压事件，以及

将指示欠电压事件的信息存储在由控制信号供电的存储器元件中，控制信号控制功率开关装置的切换。

示例18.根据示例17的方法，还包括基于存储在存储器元件中的信息来延迟闭合功率开关装置。

示例19.根据示例17或18的方法，还包括基于控制信号来复位存储器元件。

示例20.根据示例17至19中任一项的装置，其中，检测欠电压事件包括将根据电源电压导出的浮动接地与根据电源电压导出的带隙基准电压进行比较。

从上面的说明可以看出，多种修改和变型是可能的，因此上述实施例不应被解释为限制性的。

Claims (20)

1.一种开关装置，包括：

控制端子，

开关，其中，所述开关的控制输入端耦接至所述控制端子，

电源电压端子，

欠电压检测电路，其被配置成检测提供给所述电源电压端子的电源电压的欠电压，以及

存储器元件，其被配置成存储关于检测到的欠电压的信息，其中，所述存储器元件耦接至所述控制端子使得电力通过所述控制端子处的信号而被供给所述存储器元件。

2.根据权利要求1所述的装置，其中，所述存储器元件包括锁存器。

3.根据权利要求1所述的装置，其中，所述欠电压检测电路包括比较器和耦接至所述比较器的输出端的上升沿检测电路。

4.根据权利要求1所述的装置，还包括耦接在所述欠电压检测电路与所述存储器元件之间的电平移位器。

5.根据权利要求1所述的装置，还包括耦接在所述控制端子与所述存储器元件之间的电压调节电路。

6.根据权利要求1所述的装置，还包括延迟电路，所述延迟电路被配置成基于存储在所述存储器元件中的信息来延迟所述开关的导通。

7.根据权利要求6所述的装置，其中，所述延迟在1至100毫秒之间。

8.根据权利要求6所述的装置，其中，所述延迟电路包括振荡器。

9.根据权利要求1所述的装置，其中，所述欠电压检测电路包括沿检测电路和向所述沿检测电路提供信号的另一电路，以及还包括电平移位器，所述电平移位器被布置在所述另一电路与所述沿检测电路之间或者所述沿检测电路的下游。

10.根据权利要求9所述的装置，其中，所述另一电路包括比较器。

11.一种功率开关装置，包括：

控制输入端子，

电源电压端子，

基于晶体管的功率开关，其被配置成基于所述控制输入端子处的信号将所述电源电压端子选择性地耦接至输出端子，

欠电压检测电路，其被配置成检测所述电源电压端子处的电源电压中的欠电压，

存储器元件，其被配置成存储关于检测到的欠电压事件的信息，其中，所述存储器元件耦接至所述控制输入端子使得电力通过所述控制输入端子处的控制信号被供给所述存储器元件，以及

延迟电路，其被配置成基于存储在所述存储器元件中的信息来延迟所述功率开关的导通。

12.根据权利要求11所述的装置，其中，所述存储器元件包括非对称锁存器。

13.根据权利要求11所述的装置，其中，所述装置包括与所述电源电压相关联的第一电压域和与所述控制输入端子处的控制信号相关联的第二电压域，所述装置还包括用于在所述第一电压域与所述第二电压域之间转换电压的至少一个电平移位器。

14.根据权利要求13所述的装置，其中，所述第一电压域与浮动接地相关联，以及所述第二电压域与接地相关联。

15.根据权利要求14所述的装置，还包括带隙基准电路，其中，所述欠电压检测电路包括比较器，所述比较器被配置成将由所述带隙基准电路输出的带隙基准电压与所述浮动接地相比较。

16.根据权利要求15所述的装置，其中，所述欠电压检测电路还包括沿检测电路，所述沿检测电路被配置成检测所述比较器的输出信号中的上升沿。

17.一种控制方法，包括：

检测功率开关装置的电源电压中的欠电压事件，以及

将指示所述欠电压事件的信息存储在存储器元件中，所述存储器元件耦接至所述功率开关装置的控制端子使得电力通过所述控制端子处的控制信号被供给所述存储器元件，所述控制信号控制所述功率开关装置的切换。

18.根据权利要求17所述的方法，还包括基于存储在所述存储器元件中的信息来延迟所述功率开关装置的导通。

19.根据权利要求17所述的方法，还包括基于所述控制信号来复位所述存储器元件。

20.根据权利要求17所述的方法，其中，检测所述欠电压事件包括将根据所述电源电压导出的浮动接地与根据所述电源电压导出的带隙基准电压进行比较。

Images