CN107863971B - 一种针对ptn的ldpc码校验矩阵的构造方法及*** - Google Patents

一种针对ptn的ldpc码校验矩阵的构造方法及*** Download PDF

Info

Publication number
CN107863971B
CN107863971B CN201710958560.1A CN201710958560A CN107863971B CN 107863971 B CN107863971 B CN 107863971B CN 201710958560 A CN201710958560 A CN 201710958560A CN 107863971 B CN107863971 B CN 107863971B
Authority
CN
China
Prior art keywords
matrix
basic matrix
elements
finite field
permutation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710958560.1A
Other languages
English (en)
Other versions
CN107863971A (zh
Inventor
王海洋
杨雪
李进
孙海蓬
刘晗
刘学升
谭静雅
马丕明
田志磊
韩磊
李哲
于晓东
朱瑞杰
关庆勇
葛敏
刘政强
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shandong Electric Power Engineering Consulting Institute Corp Ltd
Original Assignee
Shandong Electric Power Engineering Consulting Institute Corp Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shandong Electric Power Engineering Consulting Institute Corp Ltd filed Critical Shandong Electric Power Engineering Consulting Institute Corp Ltd
Priority to CN201710958560.1A priority Critical patent/CN107863971B/zh
Publication of CN107863971A publication Critical patent/CN107863971A/zh
Application granted granted Critical
Publication of CN107863971B publication Critical patent/CN107863971B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148—Structural properties of the code parity-check or generator matrix
    • H03M13/116—Quasi-cyclic LDPC [QC-LDPC] codes, i.e. the parity-check matrix being composed of permutation or circulant sub-matrices

Landscapes

  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Error Detection And Correction (AREA)

Abstract

本发明涉及一种针对PTN的LDPC码校验矩阵的构造方法及***，该方法包括：根据待构建LDPC码确定有限域参数；根据确定的有限域参数，利用有限域的本原元与本原元的逆元循环相加构造广义基本矩阵，并在广义基本矩阵基础上构建满足RC‑约束条件的基本矩阵；根据基本矩阵，对其中元素进行任意非零元素的矢量表示位置换，获得其对应的置换矩阵；结合置换矩阵，将基本矩阵进行扩展得到LDPC码校验矩阵。使用该方法可较为快速的生成规则的准循环LDPC码，同时获得更高的编码增益和降低实现复杂度，并具有优于IEEE 802.3中给定的参考LDPC(1723，2048)码的纠错性能。

Description

一种针对PTN的LDPC码校验矩阵的构造方法及***
技术领域
本发明属于现代信道编码的技术领域，尤其是涉及一种针对PTN的LDPC码校验矩阵的构造方法及***。
背景技术
分组传送网(PTN)技术采用基于分组的路由架构，能够提供多业务技术支持，是一种更加适合IP业务传送的技术，同时继承了光传输的传统优势，具有高可靠性和安全性。中国工业和信息化部正在研制分组传送网络(PTN)工程设计标准。PTN标准中，传输***可以采用光传输网络(OTN)，也可以采用10Gbps Ethernet(10Gb E)标准—IEEE 802.3的物理层技术，用户网络接口(UNI)支持Ethernet网接口和OTN接口。
低密度校验(LDPC)码是一种现代信道编码技术，码长和码率可以灵活设计，具有优越的纠错性能，同时实现复杂度较低，可全并行译码。LDPC首次是由Robert G.Gallager博士于1963年提出的一类具有稀疏校验矩阵的线性分组码，不仅有逼近Shannon限的良好性能，而且译码复杂度较低，结构灵活，是近年信道编码领域的研究热点，目前已广泛应用于深空通信、光纤通信、卫星数字视频和音频广播等领域。作为前向纠错编码(FEC)技术，LDPC码在多种高速通信标准中得到应用，如DVB-S2、WIMAX、WiFi、CCSDS等通信***。2014年颁布的ISO/IEC/IEEE 802.3 Standard for Ethernet标准中，物理层的前向纠错码采用二进制的LDPC码。
其中《PTN设计暂行规定》中5.1节接口设计中规定：以太网接口的结构和物理规范应符合YD/T 1948.2-2009《传送网承载以太网(EoT)技术要求第2部分：以太网用户网络接口(UNI)和网络节点接口(NNI)》规范的接口类型和规范；OTN接口及指标应符合YD/T 1462-2006《光传输网络(OTN)接口》规范的接口类型和规范。该两篇标准中的以太网的物理规范都使用IEEE 802.3中相关规范，802.3中10GE的物理编码层(PCS)中使用LDPC(1723，2048)作为编码方式。
但是，目前使用IEEE 802.3中相关规范中给定的参考LDPC(1723，2048)作为编码方式，其纠错性能有待提高。在针对PTN的LDPC码校验矩阵的构造中，如何获取更高的编码增益和降低实现复杂度，同时提高LDPC码的纠错性能，是亟待解决的问题。
为了解决LDPC码的校验矩阵的存储复杂度的问题，中国专利文献CN102386933B公开的了一种准循环LDPC码校验矩阵的构造方法，根据汉诺塔数列确定基矩阵的每个位置偏移值，根据该偏移值确定基矩阵，在提升准循环LDPC码性能的同时，带来了存储复杂度的降低。中国专利文献CN 105207680 A公开了一种基于有限域本原元的准循环LDPC码的构造方法：确定码的参数，选择有限域中的两个本原元、基于本原元的基矩阵的构造、基矩阵的扩展和选择分块矩阵的子矩阵作为校验矩阵，从而降低了该码硬件实现复杂度；其中，构造基矩阵时基于有限域的乘群。在中国专利文献CN105207681A公开的一种基于有限域乘群中循环子群生成元的LDPC码构造方法中构造基矩阵时同样基于有限域的乘群。然而，采用基于有限域乘群构造基矩阵的DPC码构造方法中其存储复杂度仍需进一步的降低，且在降低实现复杂度的同时提高LDPC码的纠错性能，以及获取更高的编码增益。然而，现有技术中的LDPC码的构造方法均未具体针对PTN的特性。
综上所述，针对现有技术中针对PTN的LDPC码校验矩阵的构造方法中存在的存储复杂度仍需进一步的降低，且在降低实现复杂度的同时进一步提高LDPC码的纠错性能，以及获取更高的编码增益的问题，尚缺乏有效的解决方案。
发明内容
针对现有技术中存在的不足，本发明提供了一种针对PTN的LDPC码校验矩阵的构造方法及***，具体的为一种基于有限域QC-LDPC构造方法，基于有限域的加群构造基本矩阵，利用有限域内的求逆运算，确保构造QC-LDPC码的基本矩阵满足RC-约束条件，使用该方法可较为快速的生成规则的准循环LDPC码，并具有优于IEEE 802.3中给定的参考LDPC(1723，2048)码的纠错性能。
本发明的第一目的是提供一种针对PTN的LDPC码校验矩阵的构造方法。
为了实现上述目的，本发明采用如下一种技术方案：
一种针对PTN的LDPC码校验矩阵的构造方法，该方法包括：
根据待构建LDPC码确定有限域参数；
根据确定的有限域参数，利用有限域的本原元与本原元的逆元循环相加构造广义基本矩阵，并在广义基本矩阵基础上构建满足RC-约束条件的基本矩阵；
根据基本矩阵，对其中元素进行任意非零元素的矢量表示位置换，获得其对应的置换矩阵；
结合置换矩阵，将基本矩阵进行扩展得到LDPC码校验矩阵。
在本发明中，在构建基本矩阵时，首先利用有限域的本原元与本原元的逆元循环相加构造广义基本矩阵，使用有限域元素循环相加的方式完成基本构造，且本方法中利用有限域内的求逆运算，有效的确保可达到RC约束的条件，即规避四环，本质来说本方法基于有限域的加群构造基本矩阵，相比现有方法中普遍采用的基于有限域的乘群的方法，进一步降低了PTN的LDPC码实现复杂度，同时利用有限域内的求逆运算巧妙的确保可达到RC约束的条件，进一步降低了实现复杂度，使得该方法可较为快速的生成规则的准循环LDPC码。
作为进一步的优选方案，在该方法中，构造的广义基本矩阵同时满足：
每一行的元素中有且仅有一个“0”元素；每一行的元素均为有限域中的不同元素；任一行的列位置相同的元素均为不同元素；
和
每一列的元素中有且仅有一个“0”元素；每一列的元素均为有限域中的不同元素；任一列的行位置相同的元素均为不同元素。
作为进一步的优选方案，在该方法中，基本矩阵的行数与列数根据待构建LDPC码的码长码率进行选择。
作为进一步的优选方案，在该方法中，在广义基本矩阵基础上构建的基本矩阵满足：
基本矩阵的列数为基本矩阵中每行中非零元素的个数；
每一行的元素中不存在“0”元素；
和
每一列的元素中不存在“0”元素；
根据上述条件调整基本矩阵的行数与列数。
作为进一步的优选方案，在该方法中，在广义基本矩阵基础上构建的基本矩阵满足：
基本矩阵的行数大于等于2；
根据上述条件调整基本矩阵的行数与列数。
在本发明中，尽量保证构建的基本矩阵的行数大于等于2，可获得较优良的纠错性能。
作为进一步的优选方案，在该方法中，根据基本矩阵，对其中元素进行任意非零元素的矢量表示位置换，获得其对应的置换矩阵的具体步骤为：
将有限域中任意非零元素采用矢量表示；
将基本矩阵中的元素均进行任意非零元素的矢量表示位置换，获得其对应的置换矩阵。
作为进一步的优选方案，在该方法中，将有限域中任意非零元素采用矢量表示，其中表示有限域中任意非零元素的矢量满足：
矢量元素中其序数为任意非零元素的次幂数的元素为1；
和
其他元素均为0。
作为进一步的优选方案，在该方法中，结合置换矩阵，将基本矩阵进行扩展得到的LDPC码校验矩阵满足：
其行数为基本矩阵行数与置换矩阵行数的乘积；
和
其列数为基本矩阵列数与置换矩阵列数的乘积。
本发明的第二目的是提供一种计算机可读存储介质。
为了实现上述目的，本发明采用如下一种技术方案：
一种计算机可读存储介质，其中存储有多条指令，所述指令适于由终端设备设备的处理器加载并执行以下处理：
根据待构建LDPC码确定有限域参数；
根据确定的有限域参数，利用有限域的本原元与本原元的逆元循环相加构造广义基本矩阵，并在广义基本矩阵基础上构建满足RC-约束条件的基本矩阵；
根据基本矩阵，对其中元素进行任意非零元素的矢量表示位置换，获得其对应的置换矩阵；
结合置换矩阵，将基本矩阵进行扩展得到LDPC码校验矩阵。
本发明的第三目的是提供一种终端设备。
为了实现上述目的，本发明采用如下一种技术方案：
一种终端设备，包括处理器和计算机可读存储介质，处理器用于实现各指令；计算机可读存储介质用于存储多条指令，所述指令适于由处理器加载并执行以下处理：
根据待构建LDPC码确定有限域参数；
根据确定的有限域参数，利用有限域的本原元与本原元的逆元循环相加构造广义基本矩阵，并在广义基本矩阵基础上构建满足RC-约束条件的基本矩阵；
根据基本矩阵，对其中元素进行任意非零元素的矢量表示位置换，获得其对应的置换矩阵；
结合置换矩阵，将基本矩阵进行扩展得到LDPC码校验矩阵。
本发明的有益效果：
1、本发明所述的一种针对PTN的LDPC码校验矩阵的构造方法及***，基于有限域的加群构造基本矩阵，利用有限域内的求逆运算，确保构造QC-LDPC码的基本矩阵满足RC-约束条件，使用该方法可较为快速的生成规则的准循环LDPC码，并具有优于现有PTN设计规范中IEEE 802.3中给定的参考LDPC(1723，2048)码的纠错性能。
2、本发明所述的一种针对PTN的LDPC码校验矩阵的构造方法及***，在构建基本矩阵时，首先利用有限域的本原元与本原元的逆元循环相加构造广义基本矩阵，使用有限域元素循环相加的方式完成基本构造，且本方法中利用有限域内的求逆运算，有效的确保可达到RC约束的条件，即规避四环，本质来说本方法基于有限域的加群构造基本矩阵，相比现有方法中普遍采用的基于有限域的乘群的方法，进一步降低了PTN的LDPC码实现复杂度，同时利用利用有限域内的求逆运算巧妙的确保可达到RC约束的条件，进一步降低了实现复杂度；该方法实现简单，使用该方法可较为快速的生成规则的准循环LDPC码。
3、本发明所述的一种针对PTN的LDPC码校验矩阵的构造方法及***，在广义基本矩阵基础上构建的基本矩阵满足：基本矩阵的行数大于等于2；根据上述条件调整基本矩阵的行数与列数，保证获得较优良的纠错性能。
附图说明
构成本申请的一部分的说明书附图用来提供对本申请的进一步理解，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。
图1为本发明中的方法流程图。
具体实施方式：
下面结合附图与实施例对本发明作进一步说明：
应该指出，以下详细说明都是例示性的，旨在对本申请提供进一步的说明。除非另有指明，本实施例使用的所有技术和科学术语具有与本申请所属技术领域的普通技术人员通常理解的相同含义。
需要注意的是，这里所使用的术语仅是为了描述具体实施方式，而非意图限制根据本申请的示例性实施方式。如在这里所使用的，除非上下文另外明确指出，否则单数形式也意图包括复数形式，此外，还应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在特征、步骤、操作、器件、组件和/或它们的组合。
实施例1：
本实施例1的目的是提供一种针对PTN的LDPC码校验矩阵的构造方法。具体的是一种基于有限域QC-LDPC构造方法，基于有限域的加群构造基本矩阵，利用有限域内的求逆运算，确保构造QC-LDPC码的基本矩阵满足RC-约束条件，使用该方法可较为快速的生成规则的准循环LDPC码，并具有优于IEEE 802.3中给定的参考LDPC(1723，2048)码的纠错性能。
一种针对PTN的LDPC码校验矩阵的构造方法，如图1所示，
该方法包括：
步骤(1)：根据待构建LDPC码确定有限域参数；
在步骤(1)选定有限域GF(q)中，在本实施例中需要构造一个近似码长为2048，信息位长度1723的LDPC码，即构造802.3中10GE的物理编码层(PCS)中使用的LDPC(1723，2048)的近似码。在本实施例中选择q＝64，本原多项式为p(X)＝1+X+X6，生成对应的伽罗华域GF(26)。
步骤(2)：根据确定的有限域参数，利用有限域的本原元与本原元的逆元循环相加构造广义基本矩阵，并在广义基本矩阵基础上构建满足RC-约束条件的基本矩阵；
在本发明中，在构建基本矩阵时，首先利用有限域的本原元与本原元的逆元循环相加构造广义基本矩阵，使用有限域元素循环相加的方式完成基本构造，且本方法中利用有限域内的求逆运算，有效的确保可达到RC约束的条件，即规避四环，本质来说本方法基于有限域的加群构造基本矩阵，相比现有方法中普遍采用的基于有限域的乘群的方法，进一步降低了实现复杂度，同时利用利用有限域内的求逆运算巧妙的确保可达到RC约束的条件，进一步降低了实现复杂度，使得该方法可较为快速的生成规则的准循环LDPC码。
具体的，在步骤(2)中构造的构造基本矩阵Bm×n的步骤为：
步骤(2-1)：构建广义基本矩阵B(q-1)×(q-1)：
对于0≤i,j<q-1，利用本原元α以及本原元的逆元α-1构造一个有限域GF(q)内的(q-1)×(q-1)维广义基本矩阵B(q-1)×(q-1)：
Figure GDA0002531392450000071
其中αi∈GF(q)，0≤i<q-1，B(q-1)×(q-1)具有如下特性：
a)每一行(列)有且只有一个“0”元素；
b)每一行(列)中的元素都是有限域GF(q)中的不同元素；
c)不同行(列)中的同一位置的元素不同。
在步骤(2-2)构建基本矩阵Bm×n前，需要注意的是，在有限域GF(q)中，α为其本原元，对于0≤i<q-1，αi∈GF(q)，集合{α0,α1,…,αq-2}中的q-1个非零元素构成了有限域GF(q)的乘法群；
对于有限域中的任意非零元素αi，可以用矢量
Figure GDA0002531392450000081
来表示，其中矢量M(αi)的第ip＝i个元素
Figure GDA0002531392450000082
其中0≤ip<q-1，ip为矢量M(αi)的序数，其他元素都为0，称M(αi)为元素αi的M位置矢量；
构造QC-LDPC码的基本矩阵应该满足RC-约束条件：
1)对于0≤i<m和0≤k，l<q-1，αkbi和αlbi中的元素都取自GF(q)，但至多只有一个位置的元素是相同的，即垂直扩展的两行至少有n-1个位置是不同的；
2)对于0≤i，j<m，i≠j且0≤k，l<q-1，αkbi和αlbj至少有n-1个位置对应的元素是不同的，即基本矩阵的任意两行垂直扩展之后的各行对应的元素至少n-1个位置是不同的。
步骤(2-2)：构建基本矩阵Bm×n：
从上述步骤(2-1)构建的(q-1)×(q-1)维的广义基本矩阵B(q-1)×(q-1)中挑选出m×n个元素构成基本矩阵Bm×n；
其中，n表示基本矩阵中每行中非零元素的个数，Bm×n为构造规则的QC-LDPC码，需保证基本矩阵Bm×n中的每行每列都不含有“0”元素，且为了获得较优良的纠错性能，需尽量满足m≥2；
Figure GDA0002531392450000083
作为进一步的优选方案，在该方法中，基本矩阵的行数与列数根据待构建LDPC码的码长码率进行选择，在本实施例中，选择m＝4,n＝32；
因在广义基本矩阵基础上构建的基本矩阵满足：
基本矩阵的列数为基本矩阵中每行中非零元素的个数；
每一行的元素中不存在“0”元素；
和
每一列的元素中不存在“0”元素；
为避开Bi,j中的0元素，选择第二行到第五行以及第二列到第33列区域内的元素，组成维数为4×32的基本矩阵Bm,n；
在该方法中，在广义基本矩阵基础上构建的基本矩阵还需满足：基本矩阵的行数大于等于2；根据上述条件调整基本矩阵的行数与列数。在本实施例中m＝4>2。保证了获得较优良的纠错性能。
步骤(3)：根据基本矩阵，对其中元素进行任意非零元素的矢量表示位置换，获得其对应的置换矩阵；
由基本矩阵Bm×n中元素br,c(0≤r<m,0≤c<n)获得对应的置换矩阵P(br,c)(q-1)×(q-1)，其中r、c分别表示基本矩阵Bm×n中元素的行列序数；
由前述可知对于有限域中的任意非零元素αi，可以用矢量
Figure GDA0002531392450000091
来表示，其中矢量M(αi)的第ip＝i个元素
Figure GDA0002531392450000092
其中0≤ip<q-1，ip为矢量M(αi)的序数，其他元素都为0；则对基本矩阵Bm×n中元素br,c(0≤r<m,0≤c<n)进行M位置换，得(q-1)×(q-1)置换矩阵P(br,c)(q-1)×(q-1)，
Figure GDA0002531392450000093
在本实施例中，根据公式(3)获得维数为63×63的循环置换矩阵P(br,c)63×63。
步骤(4)：结合置换矩阵，将基本矩阵进行扩展得到LDPC码校验矩阵。
需要注意的是，在该方法中，LDPC码校验矩阵满足：其行数为基本矩阵行数与置换矩阵行数的乘积；和其列数为基本矩阵列数与置换矩阵列数的乘积。
根据基本矩阵以及置换矩阵求得维数为m(q-1)×n(q-1)的校验矩阵Hm(q-1)×n(q-1)，如式(4)
Figure GDA0002531392450000101
在本实施例中，根据(4)获得维数为252×2016的校验矩阵H252×2016。
步骤(5)：获得生成矩阵：
根据公式G·HT＝0，获得生成矩阵以用于编码；
步骤(6)：应用于标准IEEE 802.3:
标准中的LDPC(1723，2048)码为此，首先将1723bit的信息位尾部补零至1764bit，通过生成矩阵(由校验矩阵生成)编码之后得到码长为2016的LDPC(1764，2016)码，补充零至2048bit，得到所需的码字。
实施例2：
本实施例2的目的是提供一种计算机可读存储介质。
为了实现上述目的，本发明采用如下一种技术方案：
一种计算机可读存储介质，其中存储有多条指令，所述指令适于由终端设备设备的处理器加载并执行以下处理：
根据待构建LDPC码确定有限域参数；
根据确定的有限域参数，利用有限域的本原元与本原元的逆元循环相加构造广义基本矩阵，并在广义基本矩阵基础上构建满足RC-约束条件的基本矩阵；
根据基本矩阵，对其中元素进行任意非零元素的矢量表示位置换，获得其对应的置换矩阵；
结合置换矩阵，将基本矩阵进行扩展得到LDPC码校验矩阵。
在本实施例中，计算机可读记录介质的例子包括磁存储介质(例如，ROM，RAM，USB，软盘，硬盘等)、光学记录介质(例如，CD ROM或DVD)、PC接口(例如，PCI、PCI Expres、WiFi等)等。然而，本公开的各个方面不限于此。
实施例3：
本实施例3的目的是提供一种终端设备。由加载并执行程序代码的处理器组成的终端设备组成LDPC码校验装置。
为了实现上述目的，本发明采用如下一种技术方案：
一种终端设备，包括处理器和计算机可读存储介质，处理器用于实现各指令；计算机可读存储介质用于存储多条指令，所述指令适于由处理器加载并执行以下处理：
根据待构建LDPC码确定有限域参数；
根据确定的有限域参数，利用有限域的本原元与本原元的逆元循环相加构造广义基本矩阵，并在广义基本矩阵基础上构建满足RC-约束条件的基本矩阵；
根据基本矩阵，对其中元素进行任意非零元素的矢量表示位置换，获得其对应的置换矩阵；
结合置换矩阵，将基本矩阵进行扩展得到LDPC码校验矩阵。
本领域技术人员应该明白，本发明不限制于任何特定的硬件和软件的结合。
实施例1中的本发明的各步骤可以用通用的计算机装置来实现，可选地，它们可以用计算装置可执行的程序代码来实现，从而，可以将它们存储在存储装置中由计算装置来执行，或者将它们分别制作成各个集成电路模块，或者将它们中的多个模块或步骤制作成单个集成电路模块来实现。
可选的，实施例1中的本发明的各步骤可以采用硬件电路的形式实现各个矩阵的运算。采用硬件电路的形式实现将接收的实数序列先通过解调器进行解调，再进行硬判决，得到硬判决0,1序列，最后将得到的硬判决序列输送到硬判决译码器进行译码。
可选的，实施例1中的本发明的各步骤还可以采用计算装置可执行的程序代码的软件实现与硬件电路的硬件实现相结合的混合方式。
本发明的有益效果：
1、本发明所述的一种针对PTN的LDPC码校验矩阵的构造方法及***，基于有限域的加群构造基本矩阵，利用有限域内的求逆运算，确保构造QC-LDPC码的基本矩阵满足RC-约束条件，使用该方法可较为快速的生成规则的准循环LDPC码，并具有优于现有PTN设计规范中IEEE 802.3中给定的参考LDPC(1723，2048)码的纠错性能。
2、本发明所述的一种针对PTN的LDPC码校验矩阵的构造方法及***，在构建基本矩阵时，首先利用有限域的本原元与本原元的逆元循环相加构造广义基本矩阵，使用有限域元素循环相加的方式完成基本构造，且本方法中利用有限域内的求逆运算，有效的确保可达到RC约束的条件，即规避四环，本质来说本方法基于有限域的加群构造基本矩阵，相比现有方法中普遍采用的基于有限域的乘群的方法，进一步降低了PTN的LDPC码实现复杂度，同时利用利用有限域内的求逆运算巧妙的确保可达到RC约束的条件，进一步降低了实现复杂度；该方法实现简单，使用该方法可较为快速的生成规则的准循环LDPC码。
3、本发明所述的一种针对PTN的LDPC码校验矩阵的构造方法及***，在广义基本矩阵基础上构建的基本矩阵满足：基本矩阵的行数大于等于2；根据上述条件调整基本矩阵的行数与列数，保证获得较优良的纠错性能。
以上所述仅为本申请的优选实施例而已，并不用于限制本申请，对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。

Claims (8)

1.一种针对PTN的LDPC码校验矩阵的构造方法，其特征在于，该方法包括：
根据待构建LDPC码确定有限域参数；
根据确定的有限域参数，利用有限域的本原元与本原元的逆元循环相加构造广义基本矩阵，并在广义基本矩阵基础上构建满足RC-约束条件的基本矩阵；
所述在广义基本矩阵基础上构建的基本矩阵满足：
基本矩阵的列数为基本矩阵中每行中非零元素的个数；
每一行的元素中不存在“0”元素；
和
每一列的元素中不存在“0”元素；
基本矩阵的行数大于等于2；
根据上述条件调整基本矩阵的行数与列数；
根据基本矩阵，对其中元素进行任意非零元素的矢量表示位置换，获得其对应的置换矩阵；
结合置换矩阵，将基本矩阵进行扩展得到LDPC码校验矩阵。
2.如权利要求1所述的一种针对PTN的LDPC码校验矩阵的构造方法，其特征在于，在该方法中，构造的广义基本矩阵同时满足：
每一行的元素中有且仅有一个“0”元素；每一行的元素均为有限域中的不同元素；任一行的列位置相同的元素均为不同元素；
和
每一列的元素中有且仅有一个“0”元素；每一列的元素均为有限域中的不同元素；任一列的行位置相同的元素均为不同元素。
3.如权利要求1所述的一种针对PTN的LDPC码校验矩阵的构造方法，其特征在于，在该方法中，基本矩阵的行数与列数根据待构建LDPC码的码长码率进行选择。
4.如权利要求1所述的一种针对PTN的LDPC码校验矩阵的构造方法，其特征在于，在该方法中，根据基本矩阵，对其中元素进行任意非零元素的矢量表示位置换，获得其对应的置换矩阵的具体步骤为：
将有限域中任意非零元素采用矢量表示；
将基本矩阵中的元素均进行任意非零元素的矢量表示位置换，获得其对应的置换矩阵。
5.如权利要求1所述的一种针对PTN的LDPC码校验矩阵的构造方法，其特征在于，在该方法中，将有限域中任意非零元素采用矢量表示，其中表示有限域中任意非零元素的矢量满足：
矢量元素中其序数为任意非零元素的次幂数的元素为1；
和
其他元素均为0。
6.如权利要求1所述的一种针对PTN的LDPC码校验矩阵的构造方法，其特征在于，在该方法中，结合置换矩阵，将基本矩阵进行扩展得到的LDPC码校验矩阵满足：
其行数为基本矩阵行数与置换矩阵行数的乘积；
和
其列数为基本矩阵列数与置换矩阵列数的乘积。
7.一种计算机可读存储介质，其中存储有多条指令，其特征在于，所述指令适于由终端设备设备的处理器加载并执行以下处理：
根据待构建LDPC码确定有限域参数；
根据确定的有限域参数，利用有限域的本原元与本原元的逆元循环相加构造广义基本矩阵，并在广义基本矩阵基础上构建满足RC-约束条件的基本矩阵；
所述在广义基本矩阵基础上构建的基本矩阵满足：
基本矩阵的列数为基本矩阵中每行中非零元素的个数；
每一行的元素中不存在“0”元素；
和
每一列的元素中不存在“0”元素；
基本矩阵的行数大于等于2；
根据上述条件调整基本矩阵的行数与列数；
根据基本矩阵，对其中元素进行任意非零元素的矢量表示位置换，获得其对应的置换矩阵；
结合置换矩阵，将基本矩阵进行扩展得到LDPC码校验矩阵。
8.一种终端设备，包括处理器和计算机可读存储介质，处理器用于实现各指令；计算机可读存储介质用于存储多条指令，其特征在于，所述指令适于由处理器加载并执行以下处理：
根据待构建LDPC码确定有限域参数；
根据确定的有限域参数，利用有限域的本原元与本原元的逆元循环相加构造广义基本矩阵，并在广义基本矩阵基础上构建满足RC-约束条件的基本矩阵；
所述在广义基本矩阵基础上构建的基本矩阵满足：
基本矩阵的列数为基本矩阵中每行中非零元素的个数；
每一行的元素中不存在“0”元素；
和
每一列的元素中不存在“0”元素；
基本矩阵的行数大于等于2；
根据上述条件调整基本矩阵的行数与列数；
根据基本矩阵，对其中元素进行任意非零元素的矢量表示位置换，获得其对应的置换矩阵；
结合置换矩阵，将基本矩阵进行扩展得到LDPC码校验矩阵。
CN201710958560.1A 2017-10-16 2017-10-16 一种针对ptn的ldpc码校验矩阵的构造方法及*** Active CN107863971B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710958560.1A CN107863971B (zh) 2017-10-16 2017-10-16 一种针对ptn的ldpc码校验矩阵的构造方法及***

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710958560.1A CN107863971B (zh) 2017-10-16 2017-10-16 一种针对ptn的ldpc码校验矩阵的构造方法及***

Publications (2)

Publication Number Publication Date
CN107863971A CN107863971A (zh) 2018-03-30
CN107863971B true CN107863971B (zh) 2020-09-18

Family

ID=61698462

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710958560.1A Active CN107863971B (zh) 2017-10-16 2017-10-16 一种针对ptn的ldpc码校验矩阵的构造方法及***

Country Status (1)

Country Link
CN (1) CN107863971B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101800618A (zh) * 2009-09-24 2010-08-11 北京理工大学 一种基于编码协作通信的ldpc码构造方法
CN103199877A (zh) * 2013-04-19 2013-07-10 中山大学 一种结构化ldpc卷积码构造编码方法
CN103825622A (zh) * 2014-02-25 2014-05-28 盐城师范学院 一种基于掩模运算的低复杂度准循环ldpc码设计方法
CN107026709A (zh) * 2016-02-01 2017-08-08 中兴通讯股份有限公司 一种数据包编码处理方法及装置、基站及用户设备

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070107521A (ko) * 2006-05-03 2007-11-07 삼성전자주식회사 비이진 구조적 저밀도 패리티 검사 부호 생성 방법
WO2015133095A1 (ja) * 2014-03-04 2015-09-11 日本電気株式会社 パリティ検査符号生成装置、符号化方法、符号化装置および記録媒体

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101800618A (zh) * 2009-09-24 2010-08-11 北京理工大学 一种基于编码协作通信的ldpc码构造方法
CN103199877A (zh) * 2013-04-19 2013-07-10 中山大学 一种结构化ldpc卷积码构造编码方法
CN103825622A (zh) * 2014-02-25 2014-05-28 盐城师范学院 一种基于掩模运算的低复杂度准循环ldpc码设计方法
CN107026709A (zh) * 2016-02-01 2017-08-08 中兴通讯股份有限公司 一种数据包编码处理方法及装置、基站及用户设备

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
《LDPC Encoding Based on the Primitive Polynomial》;Dai Nina等;《2010 6th International Conference on Wireless Communications Networking and Mobile Computing (WiCOM)》;20101014;全文 *
快速收敛准循环LDPC码的构造与译码实现;张瑞;《中国优秀硕士学位论文全文数据库 信息科技辑》;20150815;I136-108页 *

Also Published As

Publication number Publication date
CN107863971A (zh) 2018-03-30

Similar Documents

Publication Publication Date Title
TWI651954B (zh) 送訊裝置、送訊方法、收訊裝置、及收訊方法
Uchôa et al. Design of LDPC codes based on progressive edge growth techniques for block fading channels
KR101929145B1 (ko) 데이터 처리 장치, 및 데이터 처리 방법
US9525433B2 (en) Method and apparatus for channel encoding and decoding in a communication system using a low-density parity check code
RU2450442C2 (ru) Способ и устройство для кодирования и декодирования канала в системе связи с использованием кодов с низкой плотностью проверок на четность
US8495459B2 (en) Channel-encoding/decoding apparatus and method using low-density parity-check codes
CN111565052A (zh) 结构化ldpc码的数据处理方法及装置
KR101929298B1 (ko) 데이터 처리 장치 및 데이터 처리 방법
TWI672030B (zh) 送訊裝置、送訊方法、收訊裝置、及收訊方法
KR101929296B1 (ko) 데이터 처리 장치 및 데이터 처리 방법
TW201824829A (zh) 送訊裝置、送訊方法、收訊裝置、及收訊方法
Zhang et al. On bit-level decoding of nonbinary LDPC codes
TWI672031B (zh) 送訊方法及收訊裝置
TWI677197B (zh) 送訊方法及收訊裝置
Jang et al. Design of LDPC coded BICM in DVB broadcasting systems with block permutations
JP4603518B2 (ja) 符号化装置及び復号化装置
KR101865068B1 (ko) 저밀도 패리티 검사 부호를 사용하는 시스템에서 신호 맵핑/디맵핑 장치 및 방법
KR20160100668A (ko) 길이가 64800이며, 부호율이 4/15인 ldpc 부호어 및 1024-심볼 맵핑을 위한 비트 인터리버 및 이를 이용한 비트 인터리빙 방법
CN107863971B (zh) 一种针对ptn的ldpc码校验矩阵的构造方法及***
TW201921846A (zh) 送訊方法及收訊裝置
CN111277354B (zh) 低密度奇偶校验ldpc码的编译码方法、相关装置
TWI667901B (zh) Sending method and receiving device
Kim et al. A simple construction for QC-LDPC codes of short lengths with girth at least 8
KR20160060026A (ko) 데이터 처리 장치 및 데이터 처리 방법
KR20160060027A (ko) 데이터 처리 장치 및 데이터 처리 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant