CN107863128A - 一种多级闪存单元纠错方法、***、装置及可读存储介质 - Google Patents

一种多级闪存单元纠错方法、***、装置及可读存储介质 Download PDF

Info

Publication number
CN107863128A
CN107863128A CN201711215478.6A CN201711215478A CN107863128A CN 107863128 A CN107863128 A CN 107863128A CN 201711215478 A CN201711215478 A CN 201711215478A CN 107863128 A CN107863128 A CN 107863128A
Authority
CN
China
Prior art keywords
threshold voltage
unit
interference
disturbed
window
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201711215478.6A
Other languages
English (en)
Other versions
CN107863128B (zh
Inventor
韩国军
刘文杰
何瑞泉
方毅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SHENZHEN SILICONGO MICROELECTRONICS CO Ltd
Original Assignee
Guangdong University of Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Guangdong University of Technology filed Critical Guangdong University of Technology
Priority to CN201711215478.6A priority Critical patent/CN107863128B/zh
Publication of CN107863128A publication Critical patent/CN107863128A/zh
Application granted granted Critical
Publication of CN107863128B publication Critical patent/CN107863128B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3404—Convergence or correction of memory cell threshold voltages; Repair or recovery of overerased or overprogrammed cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/38—Response verification devices
    • G11C29/42—Response verification devices using error correcting codes [ECC] or parity check

Landscapes

  • Read Only Memory (AREA)

Abstract

本申请公开了一种多级闪存单元纠错方法、***、装置及可读存储介质，包括：利用单元间干扰的阈值电压概率密度函数计算出各阈值电压窗经过单元间干扰后的单元阈值电压分布均值，再计算出各阈值电压窗经过单元间干扰和持久性干扰的阈值电压分布均值和标准差，并计算出各阈值电压窗间参考电压的偏移值，利用各阈值电压窗间参考电压的偏移值调整纠错码译码器中各阈值电压窗间的参考电压；本申请综合考虑单元间干扰和持久性干扰对闪存的影响，利用闪存经过单元间干扰和持久性干扰后的阈值电压分布均值和标准差，计算出根据擦除、编程和时间变化动态调整的参考电压，使闪存的LDPC纠错码能够很好地保证闪存的可靠性，保证纠错码的纠错性能。

Description

一种多级闪存单元纠错方法、***、装置及可读存储介质
技术领域
本发明涉及闪存领域，特别涉及一种多级闪存单元纠错方法、***、装置及可读存储介质。
背景技术
随着科技的发展，NAND闪存因其抗震性、快速读写等特性，越来越受到关注，使得闪存具有更大的存储密度和减小了成本。但是闪存密度的增大也使闪存内部的干扰增大，从而影响其可靠性，随着MLC(Multi-Level Cell，多层单元闪存)、TLC型NAND闪存的应用，其闪存内部干扰的增大，传统的BCH纠错码已经不再能保证闪存的可靠性。因为闪存作为一存储元件需要具备较高的可靠性。一般在闪存中，其误码率需要达到10-15。而具有接近香农限性能的LDPC纠错码逐渐被广大厂商和研究者应用在NAND闪存中。相较于BCH纠错码使用硬判决译码方法，LDPC纠错码(LDPC，Low Density Parity Check Code，低密度奇偶校验码)使用软判决译码方法能大大减小误码率。从而保证闪存的误码率在10-15以下。在闪存译码方面，LDPC纠错码一般采用MIN-SUM译码算法。同时，研究者为闪存提高可靠度，也提出一些改进的译码算法。
LDPC纠错码在MLC型闪存中是使用软判决译码方法来保证闪存的可靠性。在传统的闪存中，需要使用多个参考电压来感知闪存单元的电压范围，并赋予一个存储在表中的对数似然比作LDPC译码的先验信息。在感知闪存单元方面，每个闪存单元电压一定位于两个相邻参考电压之间。因此，感知一个闪存单元的电压范围一定是某一相邻参考电压，而且相邻的两个参考电压都有存有一个对数似然比，供译码使用。但闪存的持久性干扰随着擦除和编程次数和数据保持时间(data retention time)的增加而增加，原先存储的对数似然比已不再精确，从而导致LDPC纠错码的纠错性能逐渐下降。
因此，如何研制一种动态检测纠错方法，能够保证纠错性能稳定，是当前技术人员需要解决的问题。
发明内容
有鉴于此，本发明的目的在于提供一种多级闪存单元纠错方法、***、装置及可读存储介质，使闪存的纠错码能够很好地保证闪存的可靠性，保证纠错码的纠错性能。其具体方案如下：
一种多级闪存单元纠错方法，包括：
利用单元间干扰的阈值电压概率密度函数计算出各阈值电压窗经过单元间干扰后的单元阈值电压分布均值；
利用各阈值电压窗经过单元间干扰后的单元阈值电压分布均值，计算出各阈值电压窗经过单元间干扰和持久性干扰的阈值电压分布均值和标准差；
利用各阈值电压窗经过单元间干扰和持久性干扰的阈值电压分布均值和标准差，计算出各阈值电压窗间参考电压的偏移值，利用各阈值电压窗间参考电压的偏移值调整纠错码译码器中各阈值电压窗间的参考电压，以利用纠错码对闪存纠错。
可选的，所述利用单元间干扰的阈值电压概率密度函数计算出各阈值电压窗经过单元间干扰后的单元阈值电压分布均值的过程，包括：
利用单元间干扰的阈值电压概率密度函数计算出所述闪存经过单元间干扰后阈值电压分布的偏移均值；
利用所述闪存经过单元间干扰后阈值电压分布的偏移均值和各阈值电压窗无干扰的电压均值，计算出各阈值电压窗经过单元间干扰后的阈值电压分布均值。
可选的，所述利用各阈值电压窗经过单元间干扰后的单元阈值电压分布均值，计算出各阈值电压窗经过单元间干扰和持久性干扰的阈值电压分布均值和标准差的过程，包括：
利用各阈值电压窗经过单元间干扰后的单元阈值电压均值，计算出各阈值电压窗经过单元间干扰和持久性干扰后的阈值电压分布偏移量；
利用各阈值电压窗经过单元间干扰后的阈值电压分布均值和各阈值电压窗经过单元间干扰和持久性干扰后相应的阈值电压分布偏移量，计算出各阈值电压窗经过单元间干扰和持久性干扰后的阈值电压分布均值；
利用各阈值电压窗的无干扰的标准差、闪存经过单元间干扰后阈值电压偏移量分布的标准差和各阈值电压窗经过持久性干扰后相应的阈值电压分布偏移量，计算出各阈值电压窗经过单元间干扰和持久性干扰后的阈值电压分布标准差。
可选的，所述闪存经过单元间干扰后阈值电压偏移量分布的标准差为利用单元间干扰的阈值电压概率密度函数和闪存的经过单元间干扰后的阈值电压偏移量计算得到的。
可选的，所述利用各阈值电压窗经过单元间干扰和持久性干扰的阈值电压分布均值和标准差，计算出各阈值电压窗间参考电压的偏移值的过程，包括：
将各阈值电压窗经过单元间干扰和持久性干扰后的阈值电压分布转换为高斯分布并计算出其均值和标准差，再根据分布计算出各阈值电压窗的交点；
将硬判决参考电压设置在计算出的交点上，利用各阈值电压窗的初始参考电压位置和各阈值电压窗的交点，从而计算出经过单元间干扰和持久性干扰后各阈值电压窗间参考电压的偏移值。
可选的，所述在利用所述纠错码对闪存纠错前，还包括：
利用各阈值电压窗经过单元间干扰和持久性干扰后的阈值电压分布均值和标准差计算出所述闪存的最高位和最低位的对数似然比；
将所述闪存最高位和最低位的对数似然比输入到所述纠错码译码器中。
本发明还公开了一种多级闪存单元纠错***，包括：
单元间干扰计算模块，用于利用单元间干扰的阈值电压概率密度函数计算出各阈值电压窗经过单元间干扰后的单元阈值电压分布均值；
持久性干扰计算模块，用于利用各阈值电压窗经过单元间干扰后的单元阈值电压分布均值，计算出各阈值电压窗经过单元间干扰和持久性干扰的阈值电压分布均值和标准差；
参考电压计算模块，用于利用各阈值电压窗经过单元间干扰后的单元阈值电压分布均值，计算出各阈值电压窗经过单元间干扰和持久性干扰的阈值电压分布均值和标准差。
可选的，还包括：
对数似然比模块，用于利用各阈值电压窗经过单元间干扰和持久性干扰后的阈值电压分布均值和标准差计算出所述闪存的最高位和最低位的对数似然比，将所述闪存最高位和最低位的对数似然比输入到所述纠错码译码器中。
本发明还公开了一种多级闪存单元纠错装置，包括：
存储器，用于存储指令；其中，所述指令包括利用单元间干扰的阈值电压概率密度函数计算出各阈值电压窗经过单元间干扰后的单元阈值电压分布均值；利用各阈值电压窗经过单元间干扰后的单元阈值电压分布均值，计算出各阈值电压窗经过单元间干扰和持久性干扰的阈值电压分布均值和标准差；利用各阈值电压窗经过单元间干扰和持久性干扰的阈值电压分布均值和标准差，计算出各阈值电压窗间参考电压的偏移值，利用各阈值电压窗间参考电压的偏移值调整纠错码译码器中各阈值电压窗间的参考电压，以利用纠错码对闪存纠错；
处理器，用于执行所述存储器中的指令。
本发明还公开了一种计算机可读存储介质，所述计算机可读存储介质上存储有多级闪存单元纠错程序，所述多级闪存单元纠错程序被处理器执行时实现如前述多级闪存单元纠错方法的步骤。
本发明中，多级闪存单元纠错方法，包括：利用单元间干扰的阈值电压概率密度函数计算出各阈值电压窗经过单元间干扰后的单元阈值电压分布均值；利用各阈值电压窗经过单元间干扰后的单元阈值电压分布均值，计算出各阈值电压窗经过单元间干扰和持久性干扰的阈值电压分布均值和标准差；利用各阈值电压窗经过单元间干扰和持久性干扰的阈值电压分布均值和标准差，计算出各阈值电压窗间参考电压的偏移值，利用各阈值电压窗间参考电压的偏移值调整纠错码译码器中各阈值电压窗间的参考电压，以利用纠错码对闪存纠错。
本发明综合考虑单元间干扰和持久性干扰对闪存的影响，利用闪存经过单元间干扰和持久性干扰后的阈值电压分布均值和标准差，计算出根据擦除、编程和时间变化动态调整的参考电压，并利用调整后的参考电压重新更新对数似然比，使闪存的LDPC纠错码能够很好地保证闪存的可靠性，保证纠错码的纠错性能。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
图1为本发明实施例公开的一种多级闪存单元纠错方法流程示意图；
图2为本发明实施例公开的一种多级闪存单元纠错***结构示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明实施例公开了一种多级闪存单元纠错方法，参见图1所示，该方法包括：
步骤S11：利用单元间干扰的阈值电压概率密度函数计算出各阈值电压窗经过单元间干扰后的单元阈值电压分布均值。
可以理解的是，闪存是由多个闪存单元组合而成的，每个闪存单元由一种悬浮门结构的晶体管组成，此种晶体管内部能够存储电量，MLC型闪存以闪存单元存储的电量范围(阈值电压窗)的不同，而代表不同的比特。MLC型闪存有四个阈值电压窗，分别代表数据“11”，“10”，“00”，“01”。闪存内部是以块(block)为单位进行擦除操作，每个块包含着许多字线，在MLC型闪存每条字线又包含两页。
具体的，在闪存仅有单元间干扰时，可以利用擦除状态的各阈值电压分布和编程状态的各阈值电压分布得到总单元干扰概率分布公式，其中，擦除状态的各阈值电压分布可用擦除状态分布式表示，编程状态的各阈值电压分布可用编程状态分布式表示；
擦除状态分布式为：
编程状态分布式为：
式中，μe表示擦除状态阈值电压分布的均值，σe表示擦除状态阈值电压分布的标准差，ΔVPP表示单位增加电压，x表示各阈值电压窗的电压，表示第k个编程状态的最低阈值电压，表示第k个编程状态的最高阈值电压。
进一步的，利用闪存的各阈值电压窗的电压和总单元干扰概率分布公式，计算出各阈值电压窗相应的总单元间干扰概率分布；其中，
总单元干扰概率分布公式为：
式中，Pc(x)表示单元间干扰的阈值电压概率密度函数，δ(x)为狄拉克δ函数，γy表示字线k+1对字线k来自上方的耦合率。
具体的，利用单元间干扰的阈值电压概率密度函数计算出各阈值电压窗经过单元间干扰后的单元阈值电压分布均值的过程可以具体包括步骤S111至步骤S112；其中，
步骤S111：利用单元间干扰的阈值电压概率密度函数计算出闪存经过单元间干扰后阈值电压分布的偏移均值。
具体的，将单元间干扰的阈值电压概率密度函数和各阈值电压窗的电压代入单元干扰偏移值公式，计算出闪存的经过单元间干扰后阈值电压分布偏移均值；其中，
单元干扰偏移值公式为：
式中，为状态为s的阈值电压窗经过单元间干扰后的阈值电压偏移均值，其中，s∈{s0,s1,s2,s3}＝{11,10,00,01}。
步骤S112：利用闪存经过单元间干扰后阈值电压分布的偏移均值和各阈值电压窗无干扰的电压均值，计算出各阈值电压窗经过单元间干扰后的阈值电压分布均值。
具体的，求出阈值电压窗经过单元间干扰后的阈值电压偏移均值后，在闪存未有干扰时记录闪存的各阈值电压窗无干扰的阈值电压分布均值，利用各阈值电压窗无干扰的电压均值和闪存经过单元间干扰后的阈值电压偏移均值，代入单元间干扰阈值电压分布均值公式，得到各阈值电压窗经过单元间干扰后的单元阈值电压均值；其中，
单元间干扰阈值电压分布均值公式为：
式中，表示状态为s的阈值电压窗经过单元间干扰后的单元阈值电压均值，表示状态为s的阈值电压窗无干扰情况下的电压均值。
例如，MLC NAND闪存中共有s个阈值电压窗其中，s∈{s0,s1,s2,s3}＝{11,10,00,01}，具体的四个阈值电压窗的单元干扰均值公式可以分别为：其中，为常数，取值可以分别依次为1.40，2.70，3.30，3.90。
步骤S12：利用各阈值电压窗经过单元间干扰后的阈值电压分布均值，计算出各阈值电压窗经过单元间干扰和持久性干扰后的阈值电压分布均值和标准差；
具体的，利用各阈值电压窗经过单元间干扰后的单元阈值电压均值，计算出各阈值电压窗经过单元间干扰和持久性干扰后的阈值电压分布均值的过程可以具体包括步骤S121至步骤S123；其中，
步骤S121：利用各阈值电压窗经过单元间干扰后的单元阈值电压均值，计算出各阈值电压窗经过单元间干扰和持久性干扰后的阈值电压分布偏移量。
具体的，利用各阈值电压窗经过单元间干扰后的单元阈值电压均值代入经过单元间干扰和持久性干扰后的阈值电压分布偏移量公式，计算出各阈值电压窗经过单元间干扰和持久性干扰后相应的阈值电压分布偏移量公式；其中，
阈值电压分布偏移量均值公式为：
式中，μr表示经过持久性阈值电压偏移量，s表示当前阈值电压窗的状态，其中，各预设参数可以为Ks＝0.333，x0＝1.4，At＝3.5×10-5，Bt＝2.35×10-4，ai＝0.62，ao＝0.3。
步骤S122：利用各阈值电压窗经过单元间干扰后的阈值电压分布均值和各阈值电压窗经过单元间干扰和持久性干扰后相应的阈值电压分布偏移量，计算出各阈值电压窗经过单元间干扰和持久性干扰后的阈值电压分布均值。
具体的，在考虑过单元间干扰后，闪存仍将受到持久性干扰的影响，参考电压需要在受到持久性干扰后重新进行调整，为此，利用各阈值电压窗经过单元间干扰后的阈值电压分布均值和各阈值电压窗经过单元间干扰和持久性干扰后相应的阈值电压分布偏移量，代入经过单元间干扰和持久性干扰后电压均值公式，计算出各阈值电压窗经过单元间干扰和持久性干扰后的阈值电压分布均值；其中，
单元间干扰和持久性干扰电压均值公式为：
式中，表示状态为s的阈值电压窗经过单元间干扰和持久性干扰后的电压均值。
步骤S123：利用各阈值电压窗的无干扰的标准差、闪存经过单元间干扰后阈值电压偏移量分布的标准差和各阈值电压窗经过持久性干扰后相应的阈值电压分布偏移量，计算出各阈值电压窗经过单元间干扰和持久性干扰后的阈值电压分布标准差。
具体的，利用单元间干扰的阈值电压概率密度函数和闪存的经过单元间干扰后的阈值电压偏移量代入闪存阈值电压偏移量分布标准差公式，计算得到闪存经过单元间干扰后阈值电压偏移量分布的标准差；其中，
闪存阈值电压偏移量分布标准差公式为：
式中，表示闪存经过单元间干扰后阈值电压偏移量分布的标准差。
具体的，得到闪存经过单元间干扰后阈值电压偏移量分布的标准差，再利用各阈值电压窗的无干扰的阈值电压分布标准差和各阈值电压窗经过持久性干扰的偏移量分布标准差，计算出各阈值电压窗经过单元间干扰和持久性干扰的阈值电压分布标准差；其中，
各阈值电压窗经过单元间干扰和持久性干扰的阈值电压分布标准差为：
式中，表示状态为s的阈值电压窗经过单元间干扰和持久性干扰的阈值电压分布标准差，表示状态为s的阈值电压窗在无干扰情况下的阈值电压分布标准差。
步骤S13：利用各阈值电压窗经过单元间干扰和持久性干扰的阈值电压分布均值和标准差，计算出各阈值电压窗间参考电压的偏移值，利用各阈值电压窗间参考电压的偏移值调整纠错码译码器中各阈值电压窗间的参考电压，以利用纠错码对闪存纠错。
具体的，利用各阈值电压窗经过单元间干扰和持久性干扰的阈值电压分布压均值和标准差，计算出各阈值电压窗间参考电压的偏移值的过程，可以包括步骤S131和步骤S132；其中，
步骤S131：将各阈值电压窗经过单元间干扰和持久性干扰后的阈值电压分布转换为高斯分布并计算出其均值和标准差，再根据分布计算出各阈值电压窗的交点。
具体的，为了确定参考电压的取值，将各阈值电压窗经过单元间干扰和持久性干扰后的阈值电压分布理想成一个高斯分布，各阈值电压窗经过单元间干扰和持久性干扰的阈值电压分布均值和标准差代入交点计算公式，计算出各阈值电压窗的交点；其中，
交点计算公式为：
其中，是高斯分布，其均值为标准差为
步骤S132：将硬判决参考电压设置在计算出的交点上，利用各阈值电压窗的初始参考电压位置和各阈值电压窗的交点，从而计算出经过单元间干扰和持久性干扰后各阈值电压窗间参考电压的偏移值。
具体的，将预先设置的各阈值电压窗的初始参考电压位置和各阈值电压窗的交点代入参考电压公式，计算出各阈值电压窗间的参考电压偏移量；其中，
参考电压偏移值公式为：
式中，表示经过持久性干扰后第n个阈值电压窗与第n+1个阈值电压窗之间参考电压的偏移值，表示第n个阈值电压窗与第n+1个阈值电压窗之间未发生持久性干扰式硬判决参考电压的位置，表示第n个阈值电压窗与第n+1个阈值电压窗之间的交点，其中，n＝1，2，3。
可见，本发明实施例综合考虑单元间干扰和持久性干扰对闪存的影响，利用闪存经过单元间干扰和持久性干扰后阈值电压分布均值和标准差计算出根据擦除、编程和数据保持时间变化动态调整的参考电压，从而闪存的LDPC纠错码能够很好地保证闪存的可靠性，保证纠错码的纠错性能。
本发明实施例公开了如何根据以上多级闪存单元纠错方法重新更新对数似然比，相对于上一实施例，本实施例对技术方案作了进一步的说明和优化。具体的：
本发明实施例中，为了进一步的提高LDPC纠错码的准确性，在上一实施例基础上还包括动态调整对数似然比，具体的；
步骤S21：利用各阈值电压窗经过单元间干扰和持久性干扰后的阈值电压分布均值和标准差计算出闪存的最高位和最低位的对数似然比。
具体的，将各阈值电压窗经过单元间干扰和持久性干扰之后阈值电压分布理想成高斯分布，并利用高斯分布来重新更新对数似然比，利用高斯分布更新对数似然比，将每个存储状态s理想成高斯分布，并将其带入闪存的最高位和最低位的对数似然比公式；其中
最高位对数似然比公式为：
最低位对数似然比公式为：
式中，是高斯分布，其均值为标准差为
为了减少计算复杂度，可以利用各阈值电压窗的阈值电压均值和标准差计算出闪存的最高位和最低位的对数似然比，将各阈值电压窗经过单元间干扰和持久性干扰后的阈值电压分布均值和各阈值电压窗的标准差代入最高位对数似然比简化公式和最低位对数似然比简化公式，计算出闪存的最高位和最低位的对数似然比公式；其中，
最高位对数似然比简化公式为：
最低位对数似然比简化公式包括最低位对数似然比前部简化公式(其用来判决存储状态是s0还是s1)和最低位对数似然比后部简化公式(其用来判决存储状态是s2还是s3)；其中，
最低位对数似然比前部简化公式为
最低位对数似然比后部简化公式为
式中，LMSB表示最高位对数似然比，LLSB1表示最低位对数似然比前部，LLSB2表示最低位对数似然比后部，yMSB是存储状态s1和s2间的参考电压，yLSB1是存储状态s0和s1间的参考电压，yLSB2是存储状态s2和s3间的参考电压。
步骤S22：将闪存的最高位和最低位对数似然比输入到纠错码中。
具体的，将闪存的最高位和最低位对数似然比输入到LDPC译码器中，以使闪存利用基于闪存的最高位和最低位对数似然比的LDPC进行纠错，提高闪存的可靠性。
本发明实施例还公开了一种多级闪存单元纠错***，参见图2所示，该***包括：
单元间干扰计算模块11，用于利用单元间干扰的阈值电压概率密度函数计算出各阈值电压窗经过单元间干扰后的单元阈值电压分布均值；
持久性干扰计算模块12，用于利用各阈值电压窗经过单元间干扰后的单元阈值电压分布均值，计算出各阈值电压窗经过单元间干扰和持久性干扰的阈值电压分布均值和标准差；
参考电压计算模块13，用于利用各阈值电压窗经过单元间干扰后的单元阈值电压分布均值，计算出各阈值电压窗经过单元间干扰和持久性干扰的阈值电压分布均值和标准差。可见，本发明实施例综合考虑单元间干扰和持久性干扰对闪存的影响，利用闪存经过单元间干扰和持久性干扰后阈值电压分布理想成高斯分布，计算出根据擦除/编程次数和数据保持时间变化而动态调整的参考电压，从而使LDPC纠错码能够很好地保证闪存的可靠性，保证纠错码的纠错性能。
本发明实施例中，单元间干扰计算模块11可以具体包括单元间干扰偏移均值计算单元和单元间干扰偏移标准计算单元；其中，
单元间干扰偏移均值计算单元，用于利用单元间干扰的阈值电压概率密度函数计算出闪存经过单元间干扰后阈值电压分布的偏移均值；
单元间干扰偏移标准计算单元，用于利用闪存经过单元间干扰后阈值电压分布的偏移均值和各阈值电压窗无干扰的电压均值，计算出各阈值电压窗经过单元间干扰后的阈值电压分布均值。
具体的，上述持久性干扰计算模块12可以具体包括持久性干扰偏移量计算单元、持久性干扰均值计算单元和持久性干扰标准差计算单元；其中，
持久性干扰偏移量计算单元，用于利用各阈值电压窗经过单元间干扰后的单元阈值电压均值，计算出各阈值电压窗经过单元间干扰和持久性干扰后的阈值电压分布偏移量；
持久性干扰均值计算单元，用于利用各阈值电压窗经过单元间干扰后的阈值电压分布均值和各阈值电压窗经过单元间干扰和持久性干扰后相应的阈值电压分布偏移量，计算出各阈值电压窗经过单元间干扰和持久性干扰后的阈值电压分布均值；
持久性干扰标准差计算单元，用于利用各阈值电压窗的无干扰的标准差、闪存经过单元间干扰后阈值电压偏移量分布的标准差和各阈值电压窗经过持久性干扰后相应的阈值电压分布偏移量，计算出各阈值电压窗经过单元间干扰和持久性干扰后的阈值电压分布标准差。
其中，闪存经过单元间干扰后阈值电压偏移量分布的标准差为利用单元间干扰的阈值电压概率密度函数和闪存的经过单元间干扰后的阈值电压偏移量计算得到的。
具体的，上述参考电压计算模块13可以具体包括交点计算单元和参考电压计算单元；其中，
交点计算单元，用于将各阈值电压窗经过单元间干扰和持久性干扰后的阈值电压分布转换为高斯分布并计算出其均值和标准差，再根据分布计算出各阈值电压窗的交点；
参考电压计算单元，用于将硬判决参考电压设置在计算出的交点上，利用各阈值电压窗的初始参考电压位置和各阈值电压窗的交点，从而计算出经过单元间干扰和持久性干扰后各阈值电压窗间参考电压的偏移值。
本发明实施例中，还可以包括：
对数似然比模块，用于利用各阈值电压窗经过单元间干扰和持久性干扰后的阈值电压分布均值和标准差计算出闪存的最高位和最低位的对数似然比；将闪存最高位和最低位的对数似然比输入到纠错码译码器中。
本发明实施例还公开了一种多级闪存单元纠错装置，包括：
存储器，用于存储指令；其中，指令包括利用单元间干扰的阈值电压概率密度函数计算出各阈值电压窗经过单元间干扰后的单元阈值电压分布均值；利用各阈值电压窗经过单元间干扰后的单元阈值电压分布均值，计算出各阈值电压窗经过单元间干扰和持久性干扰的阈值电压分布均值和标准差；利用各阈值电压窗经过单元间干扰和持久性干扰的阈值电压分布均值和标准差，计算出各阈值电压窗间参考电压的偏移值，利用各阈值电压窗间参考电压的偏移值调整纠错码译码器中各阈值电压窗间的参考电压，以利用纠错码对闪存纠错；
处理器，用于执行存储器中的指令。
关于上述多级闪存单元纠错装置存储器中保存的更加具体的指令可以参考前述实施例中公开的相应的内容，在此不再进行赘述。
进一步的，本发明实施例还公开了一种计算机可读存储介质，计算机可读存储介质上存储有多级闪存单元纠错程序，多级闪存单元纠错程序被处理器执行时实现如前述实施例多级闪存单元纠错方法的步骤。
最后，还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
专业人员还可以进一步意识到，结合本文中所公开的实施例描述的各示例的单元及算法步骤，能够以电子硬件、计算机软件或者二者的结合来实现，为了清楚地说明硬件和软件的可互换性，在上述说明中已经按照功能一般性地描述了各示例的组成及步骤。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本发明的范围。
以上对本发明所提供的一种多级闪存单元纠错方法、***、装置及计算机可读存储介质.进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。

Claims (10)

1.一种多级闪存单元纠错方法，其特征在于，包括：
利用单元间干扰的阈值电压概率密度函数计算出各阈值电压窗经过单元间干扰后的单元阈值电压分布均值；
利用各阈值电压窗经过单元间干扰后的单元阈值电压分布均值，计算出各阈值电压窗经过单元间干扰和持久性干扰的阈值电压分布均值和标准差；
利用各阈值电压窗经过单元间干扰和持久性干扰的阈值电压分布均值和标准差，计算出各阈值电压窗间参考电压的偏移值，利用各阈值电压窗间参考电压的偏移值调整纠错码译码器中各阈值电压窗间的参考电压，以利用纠错码对闪存纠错。
2.根据权利要求1所述的一种多级闪存单元纠错方法，其特征在于，所述利用单元间干扰的阈值电压概率密度函数计算出各阈值电压窗经过单元间干扰后的单元阈值电压分布均值的过程，包括：
利用单元间干扰的阈值电压概率密度函数计算出所述闪存经过单元间干扰后阈值电压分布的偏移均值；
利用所述闪存经过单元间干扰后阈值电压分布的偏移均值和各阈值电压窗无干扰的电压均值，计算出各阈值电压窗经过单元间干扰后的阈值电压分布均值。
3.根据权利要求2所述的一种多级闪存单元纠错方法，其特征在于，所述利用各阈值电压窗经过单元间干扰后的单元阈值电压分布均值，计算出各阈值电压窗经过单元间干扰和持久性干扰的阈值电压分布均值和标准差的过程，包括：
利用各阈值电压窗经过单元间干扰后的单元阈值电压均值，计算出各阈值电压窗经过单元间干扰和持久性干扰后的阈值电压分布偏移量；
利用各阈值电压窗经过单元间干扰后的阈值电压分布均值和各阈值电压窗经过单元间干扰和持久性干扰后相应的阈值电压分布偏移量，计算出各阈值电压窗经过单元间干扰和持久性干扰后的阈值电压分布均值；
利用各阈值电压窗的无干扰的标准差、闪存经过单元间干扰后阈值电压偏移量分布的标准差和各阈值电压窗经过持久性干扰后相应的阈值电压分布偏移量，计算出各阈值电压窗经过单元间干扰和持久性干扰后的阈值电压分布标准差。
4.根据权利要求3所述的一种多级闪存单元纠错方法，其特征在于，所述闪存经过单元间干扰后阈值电压偏移量分布的标准差为利用单元间干扰的阈值电压概率密度函数和闪存的经过单元间干扰后的阈值电压偏移量计算得到的。
5.根据权利要求4所述的一种多级闪存单元纠错方法，其特征在于，所述利用各阈值电压窗经过单元间干扰和持久性干扰的阈值电压分布均值和标准差，计算出各阈值电压窗间参考电压的偏移值的过程，包括：
将各阈值电压窗经过单元间干扰和持久性干扰后的阈值电压分布转换为高斯分布并计算出其均值和标准差，再根据分布计算出各阈值电压窗的交点；
将硬判决参考电压设置在计算出的交点上，利用各阈值电压窗的初始参考电压位置和各阈值电压窗的交点，从而计算出经过单元间干扰和持久性干扰后各阈值电压窗间参考电压的偏移值。
6.根据权利要求1至5任一项所述的一种多级闪存单元纠错方法，其特征在于，所述在利用所述纠错码对闪存纠错前，还包括：
利用各阈值电压窗经过单元间干扰和持久性干扰后的阈值电压分布均值和标准差计算出所述闪存的最高位和最低位的对数似然比；
将所述闪存最高位和最低位的对数似然比输入到所述纠错码译码器中。
7.一种多级闪存单元纠错***，其特征在于，包括：
单元间干扰计算模块，用于利用单元间干扰的阈值电压概率密度函数计算出各阈值电压窗经过单元间干扰后的单元阈值电压分布均值；
持久性干扰计算模块，用于利用各阈值电压窗经过单元间干扰后的单元阈值电压分布均值，计算出各阈值电压窗经过单元间干扰和持久性干扰的阈值电压分布均值和标准差；
参考电压计算模块，用于利用各阈值电压窗经过单元间干扰后的单元阈值电压分布均值，计算出各阈值电压窗经过单元间干扰和持久性干扰的阈值电压分布均值和标准差。
8.根据权利要求7所述的多级闪存单元纠错***，其特征在于，还包括：
对数似然比模块，用于利用各阈值电压窗经过单元间干扰和持久性干扰后的阈值电压分布均值和标准差计算出所述闪存的最高位和最低位的对数似然比，将所述闪存最高位和最低位的对数似然比输入到所述纠错码译码器中。
9.一种多级闪存单元纠错装置，其特征在于，包括：
存储器，用于存储指令；其中，所述指令包括利用单元间干扰的阈值电压概率密度函数计算出各阈值电压窗经过单元间干扰后的单元阈值电压分布均值；利用各阈值电压窗经过单元间干扰后的单元阈值电压分布均值，计算出各阈值电压窗经过单元间干扰和持久性干扰的阈值电压分布均值和标准差；利用各阈值电压窗经过单元间干扰和持久性干扰的阈值电压分布均值和标准差，计算出各阈值电压窗间参考电压的偏移值，利用各阈值电压窗间参考电压的偏移值调整纠错码译码器中各阈值电压窗间的参考电压，以利用纠错码对闪存纠错；
处理器，用于执行所述存储器中的指令。
10.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质上存储有多级闪存单元纠错程序，所述多级闪存单元纠错程序被处理器执行时实现如权利要求1至6任一项所述多级闪存单元纠错方法的步骤。
CN201711215478.6A 2017-11-28 2017-11-28 一种多级闪存单元纠错方法、***、装置及可读存储介质 Active CN107863128B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711215478.6A CN107863128B (zh) 2017-11-28 2017-11-28 一种多级闪存单元纠错方法、***、装置及可读存储介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711215478.6A CN107863128B (zh) 2017-11-28 2017-11-28 一种多级闪存单元纠错方法、***、装置及可读存储介质

Publications (2)

Publication Number Publication Date
CN107863128A true CN107863128A (zh) 2018-03-30
CN107863128B CN107863128B (zh) 2020-07-10

Family

ID=61702751

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711215478.6A Active CN107863128B (zh) 2017-11-28 2017-11-28 一种多级闪存单元纠错方法、***、装置及可读存储介质

Country Status (1)

Country Link
CN (1) CN107863128B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108683423A (zh) * 2018-05-16 2018-10-19 广东工业大学 一种多级闪存信道下的ldpc码动态串行调度译码算法及装置
CN109032514A (zh) * 2018-07-17 2018-12-18 广东工业大学 一种数据读取方法、装置、设备及可读存储介质
CN109741783A (zh) * 2018-12-19 2019-05-10 山东华芯半导体有限公司 一种选择最佳NAND Flash读操作电平的方法
CN111166322A (zh) * 2020-01-17 2020-05-19 哈尔滨工业大学 心电信号特征波提取方法
CN112230856A (zh) * 2020-10-20 2021-01-15 北京紫光得瑞科技有限公司 Nand硬判决参考电平偏移值的配置方法、装置及ssd设备

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101261879A (zh) * 2007-01-10 2008-09-10 三星电子株式会社 用于减少编程错误的多位闪存设备的编程方法
CN102394113A (zh) * 2011-11-14 2012-03-28 清华大学 一种应用于快闪存储器中的动态ldpc纠错码方法
US20120093503A1 (en) * 2009-01-13 2012-04-19 Xiaoqiang Shou Dynamically optimizing a decision threshold voltage in an optical transponder
CN103380416A (zh) * 2011-02-18 2013-10-30 马维尔国际贸易有限公司 用于软解码的可靠性度量管理
CN103928055A (zh) * 2013-01-14 2014-07-16 三星电子株式会社 闪速存储器、闪速存储器***及其操作方法
US20150023110A1 (en) * 2012-08-31 2015-01-22 Micron Technology, Inc. Inferring threshold voltage distributions associated with memory cells via interpolation
CN106371943A (zh) * 2016-09-06 2017-02-01 华中科技大学 一种基于flash编程干扰错误感知的LDPC译码优化方法
US20170269995A1 (en) * 2016-03-21 2017-09-21 NandEXT S.r.l. Method for decoding bits in a solid state drive, and related solid state drive

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101261879A (zh) * 2007-01-10 2008-09-10 三星电子株式会社 用于减少编程错误的多位闪存设备的编程方法
US20120093503A1 (en) * 2009-01-13 2012-04-19 Xiaoqiang Shou Dynamically optimizing a decision threshold voltage in an optical transponder
CN103380416A (zh) * 2011-02-18 2013-10-30 马维尔国际贸易有限公司 用于软解码的可靠性度量管理
CN102394113A (zh) * 2011-11-14 2012-03-28 清华大学 一种应用于快闪存储器中的动态ldpc纠错码方法
US20150023110A1 (en) * 2012-08-31 2015-01-22 Micron Technology, Inc. Inferring threshold voltage distributions associated with memory cells via interpolation
CN103928055A (zh) * 2013-01-14 2014-07-16 三星电子株式会社 闪速存储器、闪速存储器***及其操作方法
US20170269995A1 (en) * 2016-03-21 2017-09-21 NandEXT S.r.l. Method for decoding bits in a solid state drive, and related solid state drive
CN106371943A (zh) * 2016-09-06 2017-02-01 华中科技大学 一种基于flash编程干扰错误感知的LDPC译码优化方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
GUIQIANG DONG: "Enabling NAND Flash Memory Use", 《IEEE TRANSACTIONS ON CIRCUITS AND SYSTEMS》 *
GUIQIANG DONG: "On the Use of Soft-Decision Error-Correction Codes", 《IEEE TRANSACTIONS ON CIRCUITS AND SYSTEMS》 *

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108683423A (zh) * 2018-05-16 2018-10-19 广东工业大学 一种多级闪存信道下的ldpc码动态串行调度译码算法及装置
CN109032514A (zh) * 2018-07-17 2018-12-18 广东工业大学 一种数据读取方法、装置、设备及可读存储介质
CN109032514B (zh) * 2018-07-17 2021-08-13 广东工业大学 一种数据读取方法、装置、设备及可读存储介质
CN109741783A (zh) * 2018-12-19 2019-05-10 山东华芯半导体有限公司 一种选择最佳NAND Flash读操作电平的方法
CN111166322A (zh) * 2020-01-17 2020-05-19 哈尔滨工业大学 心电信号特征波提取方法
CN112230856A (zh) * 2020-10-20 2021-01-15 北京紫光得瑞科技有限公司 Nand硬判决参考电平偏移值的配置方法、装置及ssd设备
CN112230856B (zh) * 2020-10-20 2022-09-23 北京得瑞领新科技有限公司 Nand硬判决参考电平偏移值的配置方法、装置及ssd设备

Also Published As

Publication number Publication date
CN107863128B (zh) 2020-07-10

Similar Documents

Publication Publication Date Title
CN107863128A (zh) 一种多级闪存单元纠错方法、***、装置及可读存储介质
US10158380B2 (en) ECC and read adjustment based on dynamic memory error model estimation
CN103380416B (zh) 用于读取存储器的目标存储器扇区的方法和存储器***
US8301979B2 (en) Low density parity code (LDPC) decoding for memory with multiple log likelihood ratio (LLR) decoders
US9209835B2 (en) Read retry for non-volatile memories
US8832526B2 (en) Data reading method, memory controller, and memory storage device
US10510405B2 (en) Soft information module
CN104601178B (zh) 解码方法、解码电路、存储器存储装置与控制电路单元
US9007854B1 (en) Method and system for optimized soft decoding in a data storage device
US10903861B2 (en) Method and device for generating soft decision detection parameters
TWI523018B (zh) 解碼方法、記憶體儲存裝置、記憶體控制電路單元
CN102132350A (zh) 用于闪存存储器中的软解映射和单元间干扰减轻的方法和设备
CN103295635A (zh) 快闪存储器的数据读取方法、存储器控制装置和***
EP3614569A1 (en) Determining soft data using a classification code
CN102203877A (zh) 使用解码器性能反馈的用于存储器器件的软数据生成的方法和装置
TWI527382B (zh) 解碼方法、解碼電路、記憶體儲存裝置與控制電路單元
CN105022674B (zh) 解码方法、存储器存储装置、存储器控制电路单元
US11139833B2 (en) Adaptive read retry optimization
CN105304142B (zh) 解码方法、存储器存储装置及存储器控制电路单元
CN104851458B (zh) 解码方法、存储器存储装置与存储器控制电路单元
US10635524B1 (en) Soft-decision input generation for data storage systems
CN104778975B (zh) 译码方法、存储器存储装置、存储器控制电路单元
TWI527036B (zh) 解碼方法、記憶體儲存裝置、記憶體控制電路單元
US10884858B2 (en) LDPC decoding device, memory system including the same and method thereof
CN105575440B (zh) 错误处理方法、存储器储存装置及存储器控制电路单元

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20220601

Address after: 518000 zone a, floor 1, building A1, Shenzhen digital technology park, No. 17, Gaoxin South seventh Road, high tech Zone community, Yuehai street, Nanshan District, Shenzhen, Guangdong

Patentee after: SHENZHEN SILICONGO MICROELECTRONICS Co.,Ltd.

Address before: 510006 No. 100 West Ring Road, Panyu District University, Guangdong, Guangzhou

Patentee before: GUANGDONG University OF TECHNOLOGY