CN107863120A - 数据存储装置及其操作方法 - Google Patents

数据存储装置及其操作方法 Download PDF

Info

Publication number
CN107863120A
CN107863120A CN201710287162.1A CN201710287162A CN107863120A CN 107863120 A CN107863120 A CN 107863120A CN 201710287162 A CN201710287162 A CN 201710287162A CN 107863120 A CN107863120 A CN 107863120A
Authority
CN
China
Prior art keywords
calibration
control unit
data
data storage
storage device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710287162.1A
Other languages
English (en)
Other versions
CN107863120B (zh
Inventor
千东烨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mimi Ip Co ltd
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN107863120A publication Critical patent/CN107863120A/zh
Application granted granted Critical
Publication of CN107863120B publication Critical patent/CN107863120B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G06F3/0632—Configuration or reconfiguration of storage systems by initialisation or re-initialisation of storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3003—Monitoring arrangements specially adapted to the computing system or computing system component being monitored
    • G06F11/3034—Monitoring arrangements specially adapted to the computing system or computing system component being monitored where the computing system component is a storage system, e.g. DASD based or network based
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3003—Monitoring arrangements specially adapted to the computing system or computing system component being monitored
    • G06F11/3037—Monitoring arrangements specially adapted to the computing system or computing system component being monitored where the computing system component is a memory, e.g. virtual memory, cache
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3058—Monitoring arrangements for monitoring environmental properties or parameters of the computing system or of the computing system component, e.g. monitoring of power, currents, temperature, humidity, position, vibrations
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/34—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment
    • G06F11/3466—Performance evaluation by tracing or monitoring
    • G06F11/3495—Performance evaluation by tracing or monitoring for systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0616—Improving the reliability of storage systems in relation to life time, e.g. increasing Mean Time Between Failures [MTBF]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30181—Instruction operation extension or modification
    • G06F9/30192—Instruction operation extension or modification according to data descriptor, e.g. dynamic data typing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/021—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in voltage or current generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2201/00—Indexing scheme relating to error detection, to error correction, and to monitoring
    • G06F2201/88—Monitoring involving counting
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1032—Reliability improvement, data loss prevention, degraded operation etc
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7202—Allocation control and policies
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7209—Validity control, e.g. using flags, time stamps or sequence numbers

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • Quality & Reliability (AREA)
  • Human Computer Interaction (AREA)
  • Mathematical Physics (AREA)
  • Software Systems (AREA)
  • Computer Hardware Design (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

本发明公开一种数据存储装置，其包括：非易失性存储器装置；控制单元，其适于生成描述用于控制非易失性存储器装置的工作的描述符；存储器控制单元，其适于基于描述符对非易失性存储器装置执行控制操作和数据输入操作；以及校准器，其适于响应于从存储器控制单元提供的启动信号，而对待被提供至非易失性存储器装置的信号执行校准操作，其中，存储器控制单元控制校准器使得控制操作和校准操作被并行执行。

Description

数据存储装置及其操作方法
相关申请的交叉引用
本申请要求于2016年9月21日向韩国知识产权局提交的申请号为10-2016-0120701的韩国专利申请的优先权，其全部内容通过引用并入本文。
技术领域
多个实施例总体涉及一种使用非易失性存储器装置作为存储介质的数据存储装置。
背景技术
最近，计算机环境范例已经变为普适计算使得可在任何地方任何时候使用计算机***。因此，便携式电子装置诸如移动电话、数码相机以及笔记本电脑的使用已快速增加。通常，便携式电子装置会使用具有用于存储便携式电子装置中使用数据的存储器装置的数据存储装置。
因为使用存储器装置的数据存储装置没有机械驱动部件，所以它提供优良的稳定性、耐用性、高的信息存取速度和低功耗的优点。具有这种优点的数据存储装置的示例包括通用串行总线(USB)存储装置、具有各种接口的存储卡、通用闪速存储(UFS)装置和固态驱动器(SSD)。
发明内容
本发明的各个实施例涉及一种能够缩短执行信号校准操作所需的时间的数据存储装置及其操作方法。
在实施例中，一种数据存储装置可包括：非易失性存储器装置；控制单元，其适于生成描述用于控制非易失性存储器装置的工作的描述符(descriptor)；存储器控制单元，其适于基于描述符执行用于非易失性存储器装置的控制操作以及数据输入操作；以及校准器，其适于响应于从存储器控制单元提供的启动信号对待被提供至非易失性存储器装置的信号执行校准操作，其中，存储器控制单元控制校准器使得对非易失性存储器装置的控制操作以及校准器的校准操作被并行执行。
在实施例中，一种用于执行包括非易失性存储器装置以及用于控制非易失性存储器装置的控制器的数据存储装置的写入操作的方法可包括：并行执行用于控制非易失性存储器装置以执行写入操作的控制操作和用于待被提供至非易失性存储器装置的数据信号的校准操作；以及向数据信号施加计算为校准操作的结果的校准值，并向非易失性存储器装置提供数据信号。
根据实施例，数据存储装置可缩短对信号执行校准操作所需的时间。
附图说明
通过结合附图详细描述本发明的各个实施例，对于本发明所属领域的技术人员而言，本发明的上述和其它特征以及优点将变得更显而易见，在附图中：
图1为说明根据本发明实施例的数据存储装置的框图；
图2是帮助解释由图1中控制单元生成的描述符的简图；
图3是帮助解释图1中数据存储装置的操作的时序图；
图4是帮助解释图1中存储器控制单元的校准确定操作的流程图；
图5是帮助解释图1中存储器控制单元的校准应用操作的流程图；
图6为说明根据本发明实施例的包括固态驱动器(SSD)的数据处理***的简图；
图7是说明图6所示的控制器的示例的简图；
图8是说明根据本发明实施例的包括数据存储装置的数据处理***的简图；
图9是说明根据本发明实施例的包括数据存储装置的数据处理***的简图；
图10是说明根据本发明实施例的包括数据存储装置的网络***的简图；
图11是说明根据本发明实施例的包括在数据存储装置中的非易失性存储器装置的框图。
具体实施方式
在本发明中，在结合附图阅读下列示例性实施例后，用于实现它们的优点、特征和方法将变得更显而易见。然而，本发明可以体现为不同的形式且不应被解释为限于本文所阐述的实施例。相反，提供这些实施例是以详细地描述本发明至本发明所属领域的技术人员可以实践本发明的程度。
此处将理解的是，本发明的实施例不限于附图中所示的细节，附图不一定按比例绘制，并且在一些情况下，为了更清楚地描述发明的某些特征比例可能已经夸大。虽然在本文中使用了具体术语，但是将理解的是，本文所使用术语仅在于描述特定实施例的目的，而不旨在限制本发明的范围。
如本文所用的，术语“和/或”包括相关所列项目中的一个或多个的任何一个和所有组合。将进一步理解的是，当一个元件被称为在另一个元件“上”或“连接至”或“联接至”另一个元件时，它可以是直接在另一个元件上、直接连接或联接至其他元件或者可存在中介元件。除非上下文另有明确指出，否则如本文所用，单数形式也旨在包括复数形式。将进一步理解的是，当本说明书中使用术语“包含”、“包含有”或“包括”和/或“包括有”时，它们指定至少一个陈述的特征、步骤、操作和/或元件的存在，但是不排除一个或多个其他特征、步骤、操作和/或其元件的存在或添加。
进一步注意的是，在下文的描述中，阐述具体细节用于便于理解本发明，然而，可以在无需这些具体细节中的一些的情况下实践本发明。并且，注意的是，为了避免使不必要的众所周知的细节混淆本公开，可能仅仅简要地描述了或者根本未描述众所周知的结构和/或过程。
还注意的是，在某些情况下，如将对相关技术领域的技术人员显而易见的是，除非另有具体指出，可单独使用结合一个实施例描述的元件(也称为特征)，或者与另一实施例的其他元件结合使用。
在下文中，将结合附图通过实施例的各个示例描述数据存储装置及其操作方法。
图1是说明根据本发明的实施例的数据存储装置100的框图。数据存储装置100可存储待通过主机(未示出)，诸如移动电话、MP3播放器、笔记本电脑、台式电脑、游戏机、TV、车载娱乐信息***等存取的数据。数据存储装置100也可被称为存储器***。
数据存储装置100可根据与主机装置电联接的接口协议被配置成各种数据存储装置中的任何一种。例如，数据存储装置100可被配置成固态驱动器、MMC、eMMC、RS-MMC和微型MMC形式的多媒体卡、SD、迷你-SD和微型-SD形式的安全数字卡、通用串行总线(USB)存储装置、通用闪速存储(UFS)装置、个人计算机存储卡国际协会(PCMCIA)卡类型存储装置、外设组件互连(PCI)卡类型存储装置、高速PCI(PCI-E)卡类型存储装置、标准闪存(CF)卡、智能媒体卡、记忆棒等等。
数据存储装置100可被制造成诸如例如以下的各种封装类型中的任何一种：封装堆叠(PoP)、***级封装(SIP)、***级芯片(SoC)、多芯片封装(MCP)、板上芯片(CoB)、晶片级制造封装(WFP)和晶片级堆叠封装(WSP)等。
数据存储装置100可包括控制器200和非易失性存储器装置300。
控制器200可包括控制单元210、工作存储器220、存储器控制单元230、电压检测器240、温度检测器250以及校准器260。
控制单元210可以控制控制器200的一个或多个操作。控制单元210可以驱动代码类型的指令或算法，即加载在工作存储器220中的软件，且可以控制控制器200的一个或多个内部功能块的一个或多个操作。控制单元210可以是微控制单元(MCU)或中央处理单元(CPU)。
工作存储器220可以存储待通过控制单元210驱动的软件。并且，工作存储器220可以存储驱动软件所需的数据。工作存储器220可以是随机存取存储器，诸如动态随机存取存储器(DRAM)或静态随机存取存储器(SRAM)。
存储器控制单元230可以基于由控制单元210生成的描述符控制非易失性存储器装置300。下面将参照图2详细描述描述符。存储器控制单元230也可被称为存储器接口单元。存储器控制单元230可以提供控制器200和非易失性存储器装置300之间的接口。
例如，存储器控制单元230可以基于从控制单元接收到的描述符为非易失性存储器装置300提供一个或多个控制信号。一个或多个控制信号可以包括用于控制非易失性存储器装置300的命令、地址等等。存储器控制单元230还可基于描述符将可被暂时地存储在控制器的数据缓冲存储器(未示出)中的数据传输至非易失性存储器装置300。可以以信号的形式提供命令、地址和数据。
电压检测器240可以检测控制单元210、存储器控制单元230和非易失性存储器装置300中的至少一个的操作电压。电压检测器240可以向存储器控制单元230提供检测的电压V。
温度检测器250可以检测数据存储装置100的温度。温度检测器250可以向存储器控制单元230提供检测的温度T。温度检测器250可以包括温度传感器。
校准器260可以响应于从存储器控制单元230提供的校准启动信号CEN对信号执行校准操作。例如，校准器260可以响应于从存储器控制单元230提供的校准启动信号CEN对待提供至非易失性存储器装置300的数据信号执行校准操作。
校准操作可包括根据校准启动信号CEN的每次信号启动，校准器260生成校准值C。例如，可响应在先前写入操作中启动的校准启动信号CEN生成先前校准值Cpre，且可响应在当前写入操作中启动的校准启动信号CEN生成当前校准值Ccur。
校准器260可将校准值C传输至存储器控制单元230。可采用校准值C用于校准待提供至非易失性存储器装置300的信号的电压电平、定时等。
存储器控制单元230可进一步通过确定校准器260是否对待提供至非易失性存储器装置300的信号执行校准操作来执行校准确定操作。在确定校准器260执行校准操作的情况下，存储器控制单元230可通过确定是否对待提供至非易失性存储器装置300的信号施加校准值C来进一步执行校准应用操作。将参照图3-图5描述存储器控制单元230的操作。
非易失性存储器装置300可作为数据存储装置100的存储介质操作。非易失性存储器装置300可以通过诸如下列的各种类型的非易失性存储器装置中的任何一种配置：NAND闪速存储器装置、NOR闪速存储器装置、使用铁电电容器的铁电随机存取存储器(FRAM)、使用隧道磁阻(TMR)层的磁随机存取存储器(MRAM)、使用硫属化物合金的相变随机存取存储器(PCRAM)、和使用过渡金属氧化物的电阻随机存取存储器(RERAM)。铁电随机存取存储器(FRAM)、磁随机存取存储器(MRAM)、相变随机存取存储器(PCRAM)以及电阻随机存取存储器(RERAM)是一种能够随机存取至存储器单元的非易失性随机存取存储器装置。非易失性存储器装置300可通过NAND闪速存储器装置和上述各种类型的非易失性随机存取存储器装置的组合配置。
非易失性存储器装置300可以通过通道CH与控制器200联接。通道CH可以是能够传输命令、地址、控制信号和数据的一个或多个信号线。
图2是帮助解释根据本发明的实施例的通过控制单元210生成的描述符DSC的简图。
描述符DSC可以是描述待由存储器控制单元230处理的一个或多个工作的工作顺序，以便控制非易失性存储器装置300。描述符DSC可以通过控制单元210生成，并且可以通过存储器控制单元230被解码和执行。描述符DSC可以包括软件管理信息SMI、存储器控制单元操作信息MCUOI以及非易失性存储器装置控制信息NVMCI，其中软件管理信息SMI通过控制单元210管理或为通过控制单元210驱动的软件，存储器控制单元操作信息MCUOI用于存储器控制单元230的操作，并且非易失性存储器装置控制信息NVMCI用于存储器控制单元230以控制非易失性存储器装置300。
软件管理信息SMI可以包括用于描述符DSC的描述符标识符ID和表示描述符DSC在工作存储器220中的存储位置的地址DSCADD。并且，软件管理信息SMI可以包括作为处理标识符DSC结果待向控制单元210报告的非易失性存储器装置300的状态信息ST。通过参照状态信息ST，控制单元210可以执行用于根据描述符DSC执行的非易失性存储器装置300的操作的后续措施(例如，错误处理操作)。
存储器控制单元操作信息MCUOI可以包括指示待由非易失性存储器装置300执行的操作(例如，读取操作或写入操作)的操作信息OP。存储器控制单元操作信息MCUOI可进一步包括地址DBADD，其可以表示待存储在非易失性存储器装置300中的数据在控制器200的数据缓冲存储器(未示出)中的存储位置。在读取操作中，地址DBADD可表示从非易失性存储器装置300读取的数据在控制器200的数据缓冲存储器(未示出)中的存储位置。存储在控制器的数据缓冲存储器中的数据随后可分别在读取操作或写入操作中被传输至主机或非易失性存储器装置。
非易失性存储器装置控制信息NVMCI可以包括待提供至非易失性存储器装置300的命令CMD和地址ADD、以及指示待存储在非易失性存储器装置300中的数据大小或待从非易失性存储器装置300读取的数据的大小的数据大小信息DTS。
图3是帮助解释数据存储装置100的内部功能块的操作的时序图。图3例示了用于基于从控制单元210接收的描述符DSC控制非易失性存储器装置300的写入操作的存储器控制单元230的操作。
因此，控制单元210可以生成用于非易失性存储器装置300的相关描述符DSC以将数据存储在其中，并向存储器控制单元230提供生成的描述符DSC。
一旦接收到描述符DSC，存储器控制单元230执行校准确定操作DCAL。通过校准确定操作DCAL，存储器控制单元230可以确定是否需要校准操作。
图4是帮助解释校准确定操作DCAL的流程图。
参照图4，存储器控制单元230可基于从电压检测器240提供的电压V、从温度检测器250提供的温度T和写入计数WC执行校准确定操作DCAL。
在步骤S110处，存储器控制单元230可以确定电压V是否在第一参考电压Vref1和第二参考电压Vref2之间的可允许电压范围内。
在电压V被确定为具有可允许电压范围外的值的情况下，由于电压V在可允许电压范围外，所以存储器控制单元230确定需要信号的校准操作。因此，存储器控制单元230在步骤S140处启动校准启动信号CEN并结束校准确定操作DCAL。
在电压V在步骤S110处被确定为在可允许电压范围内的情况下，然后，在步骤S120处，存储器控制单元230确定温度T是否在第一参考温度Tref1和第二参考温度Tref2之间的可允许温度范围内。
在确定温度T在可允许温度范围外的情况下，由于温度T在可允许温度范围外，所以存储器控制单元230确定需要信号的校准操作。因此，然后，在步骤S140处，存储器控制单元230启动校准启动信号CEN并结束校准确定操作DCAL。
在温度T在步骤S120处被确定为在可允许温度范围内的情况下，然后，存储器控制单元230可确定写入计数WC是否在第一参考计数值WCref1和第二参考计数值WCref2之间的可允许计数范围内。写入计数WC可以是在非易失性存储器装置300中执行的写入操作的次数。存储器控制单元230可以基于包括在描述符DSC的存储器控制单元操作信息MCUOI中的操作信息OP来管理写入计数WC。
在确定写入计数WC在可允许计数范围外的情况下，由于写入计数WC在可允许计数范围外，所以存储器控制单元230确定需要用于信号的校准操作，其中写入计数值WC在可允许计数值范围之外表示根据循环因子，即校准操作计划表，校准操作的时间到了。因此，在步骤S140处，存储器控制单元230启动校准启动信号CEN，并结束校准确定操作DCAL。
在写入计数WC在步骤S140处被确定为在可允许计数范围内的情况下，存储器控制单元230不启动校准启动信号CEN并结束校准确定操作DCAL。
作为说明本发明的示例，上文解释了确定电压V、温度T和写入计数WC是否满足一些确定条件的操作(即，步骤S110、步骤S120和步骤S130)被顺序地执行。然而，注意到，在其他实施例中，确定电压V、温度T和写入计数WC是否满足条件的这些操作可以并行执行，或以不同于图4中示出的顺序执行。在另一个实施例中，可仅并行或按顺序地执行确定电压V是否满足条件的操作，确定温度T是否满足条件的操作和确定写入计数值WC是否满足条件的操作中的一个或两个。执行的顺序可根据设计而变化。
参照图3，由于第一非易失性存储器装置控制操作NVMC1不易受信号特性，诸如信号完整性的影响，所以存储器控制单元230可以在低速LS下执行第一非易失性存储器装置控制操作NVMC1，其向非易失性存储器装置300提供指示写入操作的第一命令CMD1和待存储在非易失性存储器装置300中的数据的地址ADD。相反，由于数据输入操作DIN易受信号特性，诸如信号完整性的影响，所以存储器控制单元230可在高速HS下执行数据输入操作DIN，其向非易失性存储器装置300提供数据D1至Dn。
为了防止校准操作CAL影响写入操作，存储器控制单元230可以在第一非易失性存储器装置控制操作NVMC1期间控制校准器260以执行校准操作CAL并在数据输入操作DIN开始之前完成校准操作CAL。为了确保并行执行第一非易失性存储器装置控制操作NVMC1和校准操作CAL，存储器控制单元230在第一非易失性存储器装置控制操作NVMC1开始时向校准器260提供启动的校准启动信号CEN。
当完成校准操作CAL时，校准器260可以向存储器控制单元230提供校准值C。当存储器控制单元接收校准值C时，存储器控制单元230可然后执行校准应用操作ACAL。通过校准应用操作ACAL，存储器控制单元230确定是否将校准值C应用于待提供至非易失性存储器装置300的信号(例如，数据信号)。
图5是说明校准应用操作ACAL的流程图。
参照图5，存储器控制单元230可以基于先前校准值Cpre和当前校准值Ccur执行校准应用操作ACAL。
在步骤S210处，存储器控制单元230可以计算先前校准值Cpre和当前校准值Ccur之间的差值Cdif。例如，差值Cdif可以是先前校准值Cpre与当前校准值Ccur之间的差的绝对值。
在步骤S220处，存储器控制单元230可以确定差值Cdif是否等于或小于校准参考值Cref。
在差值Cdif被确定为等于或小于校准参考值Cref(步骤S220处为“是”)的情况下，存储器控制单元230可以通过在步骤S230处应用先前校准值Cpre校准数据D1至Dn，并结束校准应用操作ACAL。当差值Cdif等于或小于校准参考值Cref时，应用当前校准值Ccur的效果会很小。
在差值Cdif被确定为大于校准参考值Cref(步骤S220处为“否”)的情况下，存储器控制单元230通过在步骤S240处应用当前校准值Ccur校准数据D1至Dn并结束校准应用操作ACAL。
返回参照图3，存储器控制单元230可以通过向非易失性存储器装置300提供利用先前校准值Cpre和当前校准值Ccur之一校准的数据D1至Dn，对校准的数据D1至Dn执行数据输入操作DIN。
当完成数据输入操作DIN时，存储器控制单元230可以执行第二非易失性存储器装置控制操作NVMC2，其向非易失性存储器装置300提供指示内部操作ITOP的第二命令CMD2。通过内部操作ITOP，校准的数据D1至Dn被实际地存储在非易失性存储器装置300的存储器单元中。可以视情况省略第二非易失性存储器装置控制操作NVMC2。
图6是说明根据本发明的实施例的包括固态驱动器(SSD)1200的数据处理***的简图。参照图6，固态驱动器(SSD)1200可联接至主机装置1100。
SSD 1200可包括控制器1210、缓冲存储器装置1220、非易失性存储器装置1231至123n、电源1240、信号连接器1250以及电源连接器1260。
控制器1210可控制SSD 1200的一个或多个操作。
缓冲存储器装置1220可暂时地存储待被存储在非易失性存储器装置1231至123n中的数据。此外，缓冲存储器装置1220可暂时地存储从非易失性存储器装置1231至123n读取的数据。被暂时地存储在缓冲存储器1220中的数据可根据控制器1210的控制分别在读取操作或写入操作中被传输至主机设备1100或非易失性存储器装置1231至123n。
非易失性存储器装置1231至123n可被用作SSD 1200的存储介质。非易失性存储器装置1231至123n可以分别通过多个通道CH1至CHn与控制器1210联接。一个或多个非易失性存储器装置可以被联接至通道CH1至CHn中的每一个。与每个通道联接的非易失性存储器装置可被联接至相同的信号总线或数据总线。
电源1240可以将通过电源连接器1260输入的电力PWR提供至SSD1200。电源1240可以包括辅助电源1241。辅助电源1241可以提供电力以便当发生突然断电时允许SSD 1200正常停止。辅助电源1241可以包括能够用电力PWR充电的大容量电容器。
控制器1210可以通过信号连接器1250与主机装置1100交换信号SGL。信号SGL可以包括命令、地址、数据等。信号连接器1250可以根据主机装置1100和SSD 1200之间的接口方案由各种公知的连接器构造。
图7是说明图6中控制器1210的示例的简图。参照图7，控制器1210可以包括主机接口单元1211、控制单元1212、随机存取存储器1213、错误校正码(ECC)单元1214以及存储器接口单元1215。
主机接口单元1211可以根据主机装置1100的协议为主机装置1100和SSD1200提供接口。例如，主机接口单元1211可以通过下列中的任何一个与主机装置1100通信：安全数字、通用串行总线(USB)、多媒体卡(MMC)、嵌入式MMC(eMMC)、个人计算机存储卡国际协会(PCMCIA)、并行高级技术附件(PATA)、串行高级技术附件(SATA)、小型计算机***接口(SCSI)、串行附加SCSI(SAS)、外设组件互连(PCI)、高速PCI(PCI-E)和通用闪速存储(UFS)协议。另外，主机接口单元1211可以执行支持主机装置1100以将SSD 1200识别为通用目标数据存储装置，例如硬盘驱动器(HDD)的盘模拟功能。
控制单元1212可以分析并处理从主机装置1100输入的信号SGL。控制单元1212可以根据用于驱动SSD 1200的固件或软件控制内部功能块的操作。随机存取存储器1213可以用作驱动这种固件或软件的工作存储器。
错误校正码(ECC)单元1214可以生成待被传输至非易失性存储器装置1231至123n的数据的奇偶校验数据。生成的奇偶校验数据可以与数据一起被存储在非易失性存储器装置1231至123n中。错误校正码(ECC)单元1214可以基于奇偶校验数据检测从非易失性存储器装置1231至123n读出的数据的错误。如果检测到的错误在可校正的范围内，则错误校正码(ECC)单元1214可以校正检测到的错误。可以采用任何合适的错误校正码(ECC)单元。
存储器接口单元1215可以使控制器与非易失性存储器装置1231至123n接合。存储器接口单元1215可以根据控制单元1212的控制，向非易失性存储器装置1231至123n提供控制信号，诸如命令和地址。此外，存储器接口单元1215可以根据控制单元1212的控制与非易失性存储器装置1231至123n交换数据。例如，存储器接口单元1215可以将存储在缓冲存储器装置1220中的数据提供至非易失性存储器装置1231至123n或者将从非易失性存储器装置1231至123n读出的数据提供至缓冲存储器装置1220。可以采用任何合适的存储器接口。
图8是说明根据本发明的实施例的包括数据存储装置2200的数据处理***2000的简图。数据存储装置2200可***作地安装至主机装置2100。
主机装置2100可被构造成板的形式，诸如印刷电路板。尽管未示出，主机装置2100可以包括用于执行主机装置的功能的一个或多个内部功能块。
数据存储装置2200可以可移除地联接至主机装置2100。主机装置2100可以包括连接端子2110，诸如插座、插槽或连接器，其适于可移除地容纳数据存储装置2200的连接端子2250。
数据存储装置2200可被构造成板的形式，诸如印刷电路板。数据存储装置2200可被称为存储器模块或存储卡。数据存储装置2200可以包括控制器2210、缓冲存储器装置2220、一个或多个非易失性存储器装置例如非易失性存储器装置2231和2232、电源管理集成电路(PMIC)2240以及连接端子2250。
控制器2210可以控制数据存储装置2200的一个或多个操作。控制器2210可以与图6所示的控制器1210相同的方式配置。
缓冲存储器装置2220可以在写入操作中暂时地存储待被存储在非易失性存储器装置2231和2232中的数据。此外，缓冲存储器装置2220可以在读取操作中暂时地存储从非易失性存储器装置2231和2232读出的数据。被暂时地存储在缓冲存储器2220中的数据可根据控制器2210的控制分别在读取操作或写入操作中被传输至主机装置2100或非易失性存储器装置2231和2232。
非易失性存储器装置2231和2232可用作数据存储装置2200的存储介质。虽然图8的实施例示出了两个非易失性存储器装置，但应当理解，通常可以采用一个或多个非易失性存储器装置。
PMIC 2240可以向数据存储装置2200的内部提供通过连接端子2250输入的电力。PMIC 2240可以根据控制器2210的控制管理数据存储装置2200的电力。
连接端子2250可以联接至主机装置2100的连接端子2110。信号，诸如命令、地址、数据等可以通过连接端子2250在主机装置2100和数据存储装置2200之间传输。连接端子2250可以根据主机装置2100和数据存储装置2200之间的接口方案被构造成各种类型。连接端子2250可以被设置在数据存储装置2200的任何一侧。
图9是说明根据本发明的实施例的包括数据存储装置3200的数据处理***3000的简图。参照图9，数据处理***3000还可包括可操作地联接至数据存储装置3200的主机装置3100。
主机装置3100可被构造成板的形式，诸如印刷电路板。尽管未示出，但主机装置3100可以包括用于执行主机装置的功能的一个或多个内部功能块。
数据存储装置3200可以表面安装型封装的形式构造。数据存储装置3200可以通过多个焊球3250被安装至主机装置3100。数据存储装置3200可以包括控制器3210、缓冲存储器装置3220以及非易失性存储器装置3230。
控制器3210可以控制数据存储装置3200的一个或多个操作。控制器3210可以按照与图6所示控制器1210相同的方式配置。
缓冲存储器装置3220可暂时地存储待被存储在非易失性存储器装置3230中的数据。此外，缓冲存储器装置3220可暂时地存储从非易失性存储器装置3230读出的数据。被暂时地存储在缓冲存储器3220中的数据可以根据控制器3210的控制被传输至主机装置3100或非易失性存储器装置3230。
非易失性存储器装置3230可被用作数据存储装置3200的存储介质。
图10是说明根据本发明的实施例的包括数据存储装置的网络***的简图。参照图10，网络***4000可包括通过网络4500联接的服务器***4300和客户端***4410至4430。
服务器***4300可以响应于来自多个客户端***4410至4430的请求服务数据。例如，服务器***4300可以存储从多个客户端***4410至4430提供的数据。对于另一示例，服务器***4300可以向多个客户端***4410至4430提供数据。
服务器***4300可以包括主机装置4100和数据存储装置4200。数据存储装置4200可以通过图1所示的数据存储装置100、图6所示的数据存储装置1200、图8所示的数据存储装置2200或图9所示的数据存储装置3200来构造。
图11是说明根据本发明的实施例的包括在数据存储装置中的非易失性存储器装置的框图。参照图11，非易失性存储器装置300可以包括存储器单元阵列310、行解码器320、列解码器330、数据读取/写入块340、电压发生器350以及控制逻辑360。
存储器单元阵列310可以包括在字线WL1至WLm和位线BL1至BLn彼此相交的区域处布置的存储器单元MC。
行解码器320可以通过字线WL1至WLm与存储器单元阵列310联接。行解码器320可以根据控制逻辑360的控制操作。行解码器320可解码从外部装置(未示出)提供的地址。行解码器320可以基于解码结果选择并驱动字线WL1至WLm。例如，行解码器320可以向字线WL1至WLm提供从电压发生器350提供的字线电压。
数据读取/写入块340可以通过位线BL1至BLn与存储器单元阵列310联接。数据读取/写入块340可以包括分别对应于位线BL1至BLn的读取/写入电路RW1至RWn。数据读取/写入块340可以根据控制逻辑360的控制操作。数据读取/写入块340可以根据操作模式作为写入驱动器或读出放大器操作。例如，数据读取/写入块340可以在写入操作中作为将从外部装置提供的数据存储在存储器单元阵列310中的写入驱动器操作。对于另一示例，数据读取/写入块340可以在读取操作中作为从存储器单元阵列310读出数据的读出放大器操作。
列解码器330可以根据控制逻辑360的控制操作。列解码器330可解码从外部装置提供的地址。列解码器330可以基于解码结果将分别对应于位线BL1至BLn的数据读取/写入块340的读取/写入电路RW1至RWn与数据输入/输出线(或数据输入/输出缓冲器)联接。
电压发生器350可以生成将在半导体存储器装置300的内部操作中使用的电压。由电压发生器350生成的电压可被施加至存储器单元阵列310的存储器单元。例如，在编程操作中生成的编程电压可被施加至到待执行编程操作的存储器单元的字线。对于另一个示例，在擦除操作中生成的擦除电压可被施加至待执行擦除操作的存储器单元的阱区域。对于另一示例，在读取操作中生成的读取电压可被施加到待执行读取操作的存储器单元的字线。
控制逻辑360可以基于从外部装置提供的控制信号控制半导体存储装置300的一个或多个操作。例如，控制逻辑360可以控制半导体存储装置300的操作，诸如半导体存储装置300的读取操作、写入操作和擦除操作。
虽然已经描述本发明的多个具体实施例对，但本发明所属领域的技术人员将理解的是，所描述的实施例仅作为示例提供，而不旨在限制本发明的范围。因此，不应基于所描述的实施例而限制本文所述的数据存储装置及其操作方法，且在不脱离权利要求中限定的本发明的精神以及范围的情况下，本领域的技术人员可设想许多其它实施例及其变型。

Claims (20)

1.一种数据存储装置，其包括：
非易失性存储器装置；
控制单元，其适于生成描述用于控制所述非易失性存储器装置的一个或多个工作的描述符；
存储器控制单元，其适于基于所述描述符对所述非易失性存储器装置执行控制操作和数据输入操作；以及
校准器，其适于响应于从所述存储器控制单元提供的启动信号，对待被提供至所述非易失性存储器装置的信号执行校准操作，
其中，所述存储器控制单元控制所述校准器，使得所述控制操作和所述校准操作被并行执行。
2.根据权利要求1所述的数据存储装置，其中在所述控制操作的开始，所述存储器控制单元向所述校准器提供所述启动信号。
3.根据权利要求1所述的数据存储装置，其中所述控制操作包括提供写入命令和待被存储至所述非易失性存储器装置中的数据的地址。
4.根据权利要求1所述的数据存储装置，其进一步包括：
电压检测器，其适于检测所述控制单元、所述存储器控制单元和所述非易失性存储器装置中的至少一个的操作电压并向所述存储器控制单元提供检测的操作电压；以及
温度检测器，其适于检测所述数据存储装置的温度并向所述存储器控制单元提供检测的温度。
5.根据权利要求4所述的数据存储装置，其中所述存储器控制单元基于所述描述符管理写入计数，以及
其中所述存储器控制单元基于所述检测的电压、所述检测的温度和所述写入计数中的至少一个来确定是否需要所述校准操作。
6.根据权利要求5所述的数据存储装置，其中，当所述检测的电压、所述检测的温度和所述写入计数中的至少一个分别超出可允许电压范围、可允许温度范围或可允许计数范围时，所述存储器控制单元确定需要所述校准操作并向所述校准器提供所述启动信号。
7.根据权利要求1所述的数据存储装置，其中所述校准器向所述存储器控制单元提供作为所述校准操作的结果的当前校准值。
8.根据权利要求7所述的数据存储装置，其中，在所述当前校准值和先前校准值之间的差的绝对值大于校准参考值的情况下，所述存储器控制单元对待被提供至所述非易失性存储器装置的信号施加所述当前校准值。
9.根据权利要求7所述的数据存储装置，其中，在所述当前校准值和所述先前校准值之间的差的绝对值等于或小于所述校准参考值的情况下，所述存储器控制单元对待被提供至所述非易失性存储器装置的信号施加所述先前校准值。
10.根据权利要求1所述的数据存储装置，其中所述待被提供至给所述非易失性存储器装置的信号是在执行所述数据输入操作时，从所述存储器控制单元传输至所述非易失性存储器装置的数据信号。
11.一种用于执行数据存储装置的写入操作的方法，其中所述数据存储装置包括非易失性存储器装置和用于控制所述非易失性存储器装置的控制器，所述方法包括：
并行执行控制操作和校准操作，其中所述控制操作用于控制所述非易失性存储器装置以执行所述写入操作以及所述校准操作用于待被提供至所述非易失性存储器装置的数据信号；以及
向所述数据信号施加计算为所述校准操作的结果的校准值，并向所述非易失性存储器装置提供施加所述校准值的数据信号。
12.根据权利要求11所述的方法，其中所述控制操作和所述校准操作被同时开始。
13.根据权利要求11所述的方法，其中所述控制操作包括提供写入命令和待被存储至所述非易失性存储器装置中的数据的地址的操作。
14.根据权利要求11所述的方法，其进一步包括：
检测所述非易失性存储器装置和所述控制器中的至少一个的操作电压；
检测所述数据存储装置的温度；以及
管理所述非易失性存储器装置的写入计数。
15.根据权利要求14所述的方法，其中，在检测的操作电压超出可允许电压范围、检测的温度超出可允许温度范围或管理的写入计数超出可允许计数范围的情况下，执行所述校准操作。
16.根据权利要求11所述的方法，其中，基于先前写入操作中获取的校准值和当前写入操作中获取的校准值之间的差值与校准参考值的比较结果，向所述数据信号施加从所述先前写入操作和所述当前写入操作中的一个获取的校准值。
17.根据权利要求16所述的方法，其中，在所述差值大于所述校准参考值的情况下，向所述数据信号施加在所述当前写入操作中获取的校准值。
18.根据权利要求16所述的方法，其中，在所述差值等于或小于所述校准参考值的情况下，向所述数据信号施加在所述先前写入操作中获取的校准值。
19.一种数据存储装置，其包括：
非易失性存储器装置；
校准器，其适于响应于启动信号，通过对待被存储至所述非易失性存储器装置中的数据的校准操作来生成校准值；以及
存储器控制单元，其适于在控制操作期间选择性地向所述非易失性存储器装置提供所述启动信号，通过向所述数据施加先前校准值和当前校准值中的一个来生成校准的数据，并且然后向所述非易失性存储器装置提供所述校准的数据。
20.根据权利要求19所述的数据存储装置，其中在开始所述控制操作时，所述存储器控制单元向所述校准器提供所述启动信号。
CN201710287162.1A 2016-09-21 2017-04-27 数据存储装置及其操作方法 Active CN107863120B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2016-0120701 2016-09-21
KR1020160120701A KR20180032039A (ko) 2016-09-21 2016-09-21 데이터 저장 장치 및 그것의 동작 방법

Publications (2)

Publication Number Publication Date
CN107863120A true CN107863120A (zh) 2018-03-30
CN107863120B CN107863120B (zh) 2021-05-11

Family

ID=61621019

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710287162.1A Active CN107863120B (zh) 2016-09-21 2017-04-27 数据存储装置及其操作方法

Country Status (3)

Country Link
US (1) US10353611B2 (zh)
KR (1) KR20180032039A (zh)
CN (1) CN107863120B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12014060B2 (en) * 2022-09-01 2024-06-18 Apple Inc. Memory calibration and margin check

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050163460A1 (en) * 2004-01-22 2005-07-28 Montana State University Techniques for multiple frequency chirp readout of material with inhomogeneously broadened absorption spectrum
CN101794262A (zh) * 2009-01-30 2010-08-04 富士通株式会社 I/o控制器和描述符传输方法
CN102257569A (zh) * 2009-01-12 2011-11-23 拉姆伯斯公司 时钟转发的低功率信号传输***
CN103036560A (zh) * 2012-12-13 2013-04-10 广州润芯信息技术有限公司 锁相环、其闭环频率自动校准电路及方法
US20130182513A1 (en) * 2012-01-13 2013-07-18 Samsung Electronics Co., Ltd. Memory system capable of calibrating output voltage level of semiconductor memory device and method of calibrating output voltage level of semiconductor memory device
US20140185384A1 (en) * 2013-01-02 2014-07-03 Samsung Electronics Co., Ltd. Nonvolatile memory devices including simultaneous impedance calibration
US20140241082A1 (en) * 2013-02-28 2014-08-28 Sandisk Technologies Inc. Auto-Calibration for High Speed Input/Output

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101027689B1 (ko) * 2009-09-30 2011-04-12 주식회사 하이닉스반도체 데이터 드라이빙 임피던스 자동 조정 회로 및 이를 이용한 반도체 집적회로
US8769190B1 (en) * 2010-09-15 2014-07-01 Western Digital Technologies, Inc. System and method for reducing contentions in solid-state memory access
JP5296041B2 (ja) * 2010-12-15 2013-09-25 株式会社東芝 メモリシステムおよびメモリシステムの制御方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050163460A1 (en) * 2004-01-22 2005-07-28 Montana State University Techniques for multiple frequency chirp readout of material with inhomogeneously broadened absorption spectrum
CN102257569A (zh) * 2009-01-12 2011-11-23 拉姆伯斯公司 时钟转发的低功率信号传输***
CN101794262A (zh) * 2009-01-30 2010-08-04 富士通株式会社 I/o控制器和描述符传输方法
US20130182513A1 (en) * 2012-01-13 2013-07-18 Samsung Electronics Co., Ltd. Memory system capable of calibrating output voltage level of semiconductor memory device and method of calibrating output voltage level of semiconductor memory device
CN103036560A (zh) * 2012-12-13 2013-04-10 广州润芯信息技术有限公司 锁相环、其闭环频率自动校准电路及方法
US20140185384A1 (en) * 2013-01-02 2014-07-03 Samsung Electronics Co., Ltd. Nonvolatile memory devices including simultaneous impedance calibration
US20140241082A1 (en) * 2013-02-28 2014-08-28 Sandisk Technologies Inc. Auto-Calibration for High Speed Input/Output

Also Published As

Publication number Publication date
CN107863120B (zh) 2021-05-11
US10353611B2 (en) 2019-07-16
US20180081582A1 (en) 2018-03-22
KR20180032039A (ko) 2018-03-29

Similar Documents

Publication Publication Date Title
CN107799149A (zh) 数据存储装置及其操作方法
US20180130537A1 (en) Data storage device and operating method thereof
US10838653B2 (en) Electronic device and operating method thereof
CN108694018A (zh) 数据存储装置及其操作方法
US20170242600A1 (en) Data storage device
US10902924B2 (en) Memory system varying pass voltage based on erase count of target memory block and operating method thereof
US20190205038A1 (en) Data storage apparatus, operating method thereof, and data processing system including the same
US10360984B2 (en) Data storage device and method of operating the same
US20200098439A1 (en) Memory system, operation method thereof, and nonvolatile memory device
CN110286847B (zh) 数据存储装置及其操作方法
US11704048B2 (en) Electronic device
CN108459978A (zh) 包括非易失性存储器装置的数据存储装置及其操作方法
CN107066201B (zh) 数据存储装置及其方法
US11461238B2 (en) Storage device, memory controller, and method for fetching write commands from submission queues to perform full page writes
US10754768B2 (en) Memory system using descriptor lookup tables to access setting information for a non-volatile memory, and an operating method thereof
US8953377B2 (en) Nonvolatile memory device and data storage device including the same
CN110456981A (zh) 存储器***、存储器***的操作方法以及电子装置
CN107219998B (zh) 数据存储装置及其操作方法
US11042326B2 (en) Data storage device and operating method thereof
US9588708B2 (en) Semiconductor memory device, operating method thereof, and data storage device including the same
CN108399929A (zh) 数据存储装置及其操作方法
CN107863120A (zh) 数据存储装置及其操作方法
TWI787285B (zh) 非揮發性記憶體裝置、其操作方法及包括其資料儲存裝置
CN107301872A (zh) 半导体存储器装置的操作方法
US9966148B1 (en) Data storage device and operating method thereof

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20240613

Address after: American Texas

Patentee after: Mimi IP Co.,Ltd.

Country or region after: U.S.A.

Address before: Gyeonggi Do, South Korea

Patentee before: Sk Hynix Inc.

Country or region before: Republic of Korea