CN107844321A - 一种mcu处理*** - Google Patents

一种mcu处理*** Download PDF

Info

Publication number
CN107844321A
CN107844321A CN201610837925.0A CN201610837925A CN107844321A CN 107844321 A CN107844321 A CN 107844321A CN 201610837925 A CN201610837925 A CN 201610837925A CN 107844321 A CN107844321 A CN 107844321A
Authority
CN
China
Prior art keywords
data
address
selector
processing systems
mcu processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610837925.0A
Other languages
English (en)
Other versions
CN107844321B (zh
Inventor
丁晓兵
朱少华
成学斌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Xinwang Microelectronics Technology Co ltd
Original Assignee
Shanghai Core Microelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Core Microelectronics Technology Co Ltd filed Critical Shanghai Core Microelectronics Technology Co Ltd
Priority to CN201610837925.0A priority Critical patent/CN107844321B/zh
Publication of CN107844321A publication Critical patent/CN107844321A/zh
Application granted granted Critical
Publication of CN107844321B publication Critical patent/CN107844321B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/22—Microcontrol or microprogram arrangements
    • G06F9/223—Execution means for microinstructions irrespective of the microinstruction function, e.g. decoding of microinstructions and nanoinstructions; timing of microinstructions; programmable logic arrays; delays and fan-out problems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/22—Microcontrol or microprogram arrangements
    • G06F9/26—Address formation of the next micro-instruction ; Microprogram storage or retrieval arrangements
    • G06F9/261—Microinstruction address formation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/22—Microcontrol or microprogram arrangements
    • G06F9/28—Enhancement of operational speed, e.g. by using several microcontrol devices operating in parallel

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Executing Machine-Instructions (AREA)

Abstract

本发明提供一种MCU处理***，包括：数据存储器、ALU运算单元、数据选择器及地址选择器；所述地址选择器连接至所述数据存储器，所述数据存储器通过数据总线连接至所述数据选择器；所述数据选择器与所述ALU运算单元的输入端相连接。所述MCU处理***的效率更高。

Description

一种MCU处理***
技术领域
本发明涉及电子技术领域，尤其涉及一种MCU处理***。
背景技术
微控制单元(Microcontroller Unit，MCU)，又称单片微型计算机(Single ChipMicrocomputer)或者单片机，是一种可以把中央处理器(Central Process Unit，CPU)的频率与规格做适当缩减，并可以将内存(memory)、计数器(Timer)、USB、A/D转换、UART、PLC、DMA等周边接口，甚至LCD驱动电路等外部电路都可以整合在单一芯片上，形成的芯片级的计算机，以为不同的应用场合做不同组合控制。诸如手机、PC***、遥控器、汽车电子、工业上的步进马达、机器手臂的控制等，都可见到MCU的身影。
现有的MCU处理***对数据存储器中的数据进行操作的效率有待提升。
发明内容
本发明解决的技术问题是提升MCU处理***对数据存储器中的数据进行操作的效率。
为解决上述技术问题，本发明实施例提供一种MCU处理***，包括：数据存储器、ALU运算单元、数据选择器及地址选择器；所述地址选择器连接至所述数据存储器，所述数据存储器通过数据总线连接至所述数据选择器；所述数据选择器与所述ALU运算单元的输入端相连接。
可选的，所述数据存储器包括多个存储单元，所述地址选择器适于基于直接寻址指令译码结果，选中所述数据存储器中的存储单元。
可选的，所述数据选择器适于基于所述直接寻址指令译码结果，通过所述数据总线读取被选中的所述存储单元的数据，并将所述存储单元的数据提供至所述ALU运算单元。
可选的，所述ALU运算单元的输出端通过所述数据总线连接至所述数据存储器。
可选的，所述ALU运算单元适于将运算结果通过所述数据总线写入所述地址选择器选中的存储单元。
可选的，所述MCU处理***还包括：指令寄存器，所述指令寄存器分别连接至所述地址选择器以及所述数据选择器。
可选的，所述MCU处理***还包括：寄存器组，所述寄存器组适于向所述ALU运算单元提供数据和/或存储来自所述ALU运算单元的运算结果。
可选的，所述地址选择器适于基于间接寻址指令译码结果，从所述寄存器组获取地址，以根据所述地址在所述数据存储器中选中所述地址指向的存储单元。
可选的，所述MCU处理***适用精简指令集。
可选的，所述数据存储器为SRAM。
与现有技术相比，本发明实施例的技术方案具有以下有益效果：
在本发明实施例中，MCU处理***包括数据存储器、ALU运算单元、数据选择器及地址选择器。其中，地址选择器连接至数据存储器，数据存储器通过数据总线连接至数据选择器，数据选择器与ALU运算单元的输入端相连接。由此，地址选择器可以直接对数据存储器进行选定，数据存储器中的数据可以直接通过数据总线和数据选择器到达ALU运算单元，从而使得ALU运算单元可以不必通过寄存器组间接地获取数据存储器的数据，由此可以使得MCU处理***提升对数据存储器中的数据进行操作的效率。
进一步，数据存储器包括多个存储单元，地址选择器可以基于直接寻址指令译码结果，选中所述数据存储器中的存储单元。由此，可以简化对数据存储器中存储单元的选中过程，进一步提升对数据存储器中的数据进行操作的效率。
进一步，ALU运算单元的输出端通过总线连接至数据存储器，ALU运算单元可以直接将运算结果通过数据总线写入地址选择器选中的存储单元，而不必在将运算结果存储于寄存器组后，再将寄存器组中的数据存储至数据存储器的存储单元，从而可以减少操作步骤，进一步可以提升对存储单元进行操作的效率。
附图说明
图1是本发明实施例中一种MCU处理***的结构示意图。
具体实施方式
如前所述，现有的MCU处理***对数据存储器中的数据进行操作的效率有待提升。
经发明人研究发现，现有的MCU处理***中，无法直接对数据存储器中的数据进行运算操作，在对数据存储器中的数据进行运算操作时，需要通过多条指令来实现，效率较低。例如，在对数据寄存器中的数据进行加法操作时，需要先将数据存储器中的数据读出至寄存器组后，利用寄存器组中存储的数据进行加法操作，操作步骤较多。
在本发明实施例中，MCU处理***包括数据存储器、ALU运算单元、数据选择器及地址选择器。其中，地址选择器连接至数据存储器，数据存储器通过数据总线连接至数据选择器，数据选择器与ALU运算单元的输入端相连接。由此，地址选择器可以直接对数据存储器进行选定，数据存储器中的数据可以直接通过数据总线和数据选择器到达ALU运算单元，从而使得ALU运算单元可以不必通过寄存器组间接地获取数据存储器的数据，由此可以使得MCU处理***提升对数据存储器中的数据进行操作的效率。
为使本发明的上述目的、特征和有益效果能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图1是本发明实施例中一种MCU处理***的结构示意图。
如图1所示，本实施例中的MCU处理***主要包括：数据存储器11、ALU运算单元12、数据选择器13及地址选择器14。此外，该MCU处理***还可以包括数据总线17和寄存器组16。
其中，所述地址选择器14的输出端连接至所述数据存储器11，所述数据存储器11通过数据总线17连接至所述数据选择器13的输入端；所述数据选择器13的输出端与所述ALU运算单元12的输入端相连接。
由于数据存储器11通过数据总线17连接至数据选择器13，数据选择器13与ALU运算单元12的输入端相连接，故ALU运算单元12可以直接通过数据总线17和数据选择器13获取数据存储器11中的数据，不必通过寄存器组16进行中转，从而可以提升对数据存储器11中的数据进行运算操作的效率。
在具体实施中，数据存储器11可以包括多个存储单元，其中的存储单元可以被地址选择器14选中，进而可以对被选中的存储单元进行数据读写操作。地址选择器14可以基于直接寻址指令译码结果，选中所述数据存储器11中的存储单元。
在一具体实现中，由指令寄存器15对直接寻址指令进行译码，生成直接寻址指令译码结果。在直接寻址指令中携带有需要***作的数据在数据存储器11中的地址。该地址可以通过地址选择器14传输至数据存储器11，从而在数据存储器11中选中该地址指向的存储单元。需要说明的是，直接寻址指令可以任何支持对数据存储器11直接寻址的指令集中的指令，并不限于特定指令集。
现有的MCU处理***在对数据存储器中的数据进行计算时，需要基于间接寻址指令，也即先将待选中的存储单元的地址存储于寄存器组，地址选择器再根据间接寻址指令译码结果从寄存器组中获取存储单元的地址对存储单元进行选定和运算操作。
例如，在需要获取数据存储器中的数据时，需要将数据的地址赋值至寄存器组中的某个寄存器，再利用间接寻址的方式，将存储单元中存储的数据读取到寄存器组中的其他寄存器，之后再对读取至寄存器的数据进行进一步的操作。
而本发明实施例中，地址选择器14可以基于直接寻址指令直接对数据存储器11中的存储单元进行选中，选中的存储单元的数据经由数据存总线17和数据选择器13传输至ALU运算单元12，无需先将待选中的存储单元的地址存储于寄存器组16。由此，可以简化对数据存储器11中的存储单元的选中和数据获取的过程，提升对数据存储器11进行操作的效率。
在具体实施中，所述数据选择器13可以基于所述直接寻址指令译码结果，通过所述数据总线17获取被选中的所述存储单元的数据，并将所述存储单元的数据提供至所述ALU运算单元12。
在现有的MCU处理***中，ALU运算单元只能通过寄存器组获取数据存储器中的数据，而在本发明实施例中，ALU运算单元12可以直接通过数据总线17和数据选择器13获取数据存储器11中的数据，故可以提升MCU处理***的效率。
在具体实施中，该MCU处理***还可以包括指令寄存器15，指令寄存器15分别连接至地址选择器14的输入端和数据选择器13的输入端。指令寄存器15可以对指令进行译码，并且可以对地址选择器14和数据选择器13进行控制，例如通过译码产生的译码结果对地址选择器14和数据选择器13进行控制。
更具体而言，译码结果中可以包含地址和数据，地址传输至地址选择器14，数据传输至数据选择器13。译码结果中还可以包括控制信号，以控制地址选择器14从多个输入端的地址中选择适当的地址输出，以及控制数据选择器13从多个输入端的数据中选择适当的数据输出。
例如，指令寄存器15可以通过译码结果或者其他适当的方式控制数据选择器13连通数据总线17和ALU运算单元12，以使得ALU运算单元12可以从数据总线17获取数据存储器11中的数据，以进行后续的运算。
在具体实施中，所述ALU运算单元12的输出端可以通过所述数据总线17连接至所述数据存储器11。相应的，所述ALU运算单元12的运算结果可以通过所述数据总线17写入所述地址选择器14选中的存储单元。
在现有的MCU处理***中，对数据存器中的数据进行计算时，需要先将数据存储器中的数据读取至寄存器；在ALU运算单元完成运算后，将运算结果返回至寄存器；再将寄存器中的数值写回数据存储器。
而本发明实施例中，ALU运算单元12可以不经过寄存器，直接通过数据总线17获取数据存储器11中的数据，并且在ALU运算单元12完成运算后，可以直接通过数据总线17将运算结果写回原存储单元。由此，本发明实施例中的MCU处理***对数据存储器11进行操作的过程更加简单，效率更高。
在具体实施中，MCU处理***中的寄存器组16可以向ALU运算单元12提供数据、存储来自所述ALU运算单元12的运算结果和/或向地址选择器14提供地址。
本发明实施例中的MCU处理***同时可以支持间接寻址的方式选中数据存储器11中的存储单元。具体的，地址选择器14可以基于间接寻址指令译码结果，从所述寄存器组16获取地址，以根据所述地址在所述数据存储器11中选中所述地址指向的存储单元。
在具体实施中，寄存器组16包含的多个寄存器组可以分为主寄存器组合辅助寄存器组，其中主寄存器组支持所有涉及到寄存器组16操作的指令的访问，而辅助寄存器组仅支持一部分涉及到寄存器组16操作的指令的访问。
在一个非限制性例子中，寄存器组16包括的多个寄存器组R0-R7可以分为主寄存器组R0-R3，以及辅助寄存器组R4-R7。其中，涉及到寄存器组16操作的所有指令，均可以对主寄存器组R0-R3进行操作；而只有部分指令可以对辅助寄存器组R4-R7进行操作。
仅有主寄存器组R0-R3支持涉及到寄存器组16的所有操作，可以使得寄存器组16的地址在指令***中占用的位数较少；在必要时，部分指令可以对辅助寄存器组R4-R7进行操作，使得辅助寄存器组R4-R7作为对主寄存器组R0-R3的补充。由此，可以在保证***性能的同时减少寄存器组16在指令***中占用的资源。
本发明实施例中的MCU处理***可以适用精简指令集，其中的数据存储器11可以是SRAM，例如片内SRAM。此MCU处理***可以全部集成在单个芯片上，也即图1中的各个模块都集成在单个芯片上，或者也可以部分集成在单个芯片上。
为对本发明实施例中的MCU处理***进行更详细的说明，以下以适用于本发明实施例的MCU处理***的具体指令及执行过程为例进行进一步的说明。
在本发明一实施例中，可以以直接寻址的方式读出数据存储器的数据，将数据存储器中的数据与寄存器中的数据进行计算后，将结果存储至数据存储器。例如，可以执行如下指令：
ADD 0x80，R0 (1)
通过指令(1)可以将寄存器R0与存储单元0x80中的数据相加，并将计算结果存储至地址为0x80的存储单元。
在执行指令(1)的过程中，指令寄存器对指令(1)进行译码，译码得到的译码结果中包含存储单元的地址，地址选择器基于指令寄存器的译码结果，选中地址为0x80的存储单元，其中存储的数据经由数据总线和数据选择器传输至ALU运算单元。ALU运算单元根据指令寄存器的译码结果的指示，获取寄存器R0中存储的数据，将寄存器R0中存储的数据与存储单元0x80中的数据相加，得到运算结果。
基于指令(1)的译码结果，ALU运算单元可以通过数据总线将运算结果写入数据存储器中地址为0x80的存储单元，在写入过程中，地址选择器选中地址为0x80的存储单元。若基于现有的MCU处理***实现指令(1)的计算过程，需要通过多条指令，例如：
MOV R1，#0x80 (2)
LD R2，[R1] (3)
ADD R2，R0 (4)
ST[R1]，R2 (5)
其中：通过指令(2)，将寄存器R1的内容赋值为存储单元的地址0x80；在指令(3)中，将寄存器R1中的数据作为存储单元的地址寻址，将地址为0x80的存储单元中的数据赋值给寄存器R2；在指令(4)中，将寄存器R0中的数据和寄存器R2中的数据相加，并将运算结果存储至寄存器R2；在指令(5)中，将寄存器R2中保存的运算结果写回至地址为0x80的存储单元。
通过比较可以看出，本发明实施例中MCU处理***仅需1条指令即可实现的运算在现有的MCU处理***中需要4条指令才可以完成，故本发明实施例中的MCU处理***的效率更高。
在本发明另一实施例中，可以以直接寻址的方式读出数据存储器的数据，将数据存储器中的数据与寄存器中的数据进行计算，并将结果存储至寄存器。例如，可以执行如下指令：
ADD R0，0x80 (6)
通过指令(6)可以将地址为0x80的存储单元中的数据与寄存器R0中的数据相加，将运算结果存储至R0。
在执行指令(6)的过程中，指令寄存器对指令(6)进行译码，地址选择器基于译码的结果选中数据存储器中地址为0x80的存储单元；数据选择器基于指令寄存器的控制，连通ALU运算单元和数据总线，使得ALU运算单元经由数据总线和数据选择器获取地址为0x80的存储单元中的数据。基于指令寄存器的译码结果，ALU运算单元获取寄存器R0中的数据，并对地址为0x80的存储单元中的数据与R0中的数据求和，将结果存储至寄存器R0。
若在现有的MCU处理***中实现指令(6)，需要3条指令才能完成，例如：
MOV R1，#0x80
LD R2，[R1]
ADD R0，R2
上述三条指令中各条指令的含义可以参见于指令(2)至(4)，在此不再赘述。
本发明实施例中的MCU处理***还可以支持对数据存储器进行直接寻址的其他处理指令，例如：SUB 0x80，R1；SUB R1，0x80等等，在此不再一一列举。
本发明实施例中的MCU处理***也可以兼容现有的MCU处理***的指令，例如对立即数和寄存器中数据的运算、对寄存器中数据的运算、基于寄存器间接寻址的数据加载等，包括但不限于：ADD R0，#0x01；ADD R0，R1；LD R2，[R1]等等。
在本发明实施例中，MCU处理***包括数据存储器、ALU运算单元、数据选择器及地址选择器。其中，地址选择器连接至数据存储器，数据存储器通过数据总线连接至数据选择器，数据选择器与ALU运算单元的输入端相连接。由此，地址选择器可以直接对数据存储器进行选定，数据存储器中的数据可以直接通过数据总线和数据选择器到达ALU运算单元，从而使得ALU运算单元可以不必通过寄存器组间接地获取数据存储器的数据，由此可以使得MCU处理***提升对数据存储器中的数据进行操作的效率。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (10)

1.一种MCU处理***，其特征在于，包括：数据存储器、ALU运算单元、数据选择器及地址选择器；
所述地址选择器连接至所述数据存储器，所述数据存储器通过数据总线连接至所述数据选择器；所述数据选择器与所述ALU运算单元的输入端相连接。
2.根据权利要求1所述的MCU处理***，其特征在于，所述数据存储器包括多个存储单元，所述地址选择器适于基于直接寻址指令译码结果，选中所述数据存储器中的存储单元。
3.根据权利要求2所述的MCU处理***，其特征在于，所述数据选择器适于基于所述直接寻址指令译码结果，通过所述数据总线读取被选中的所述存储单元的数据，并将所述存储单元的数据提供至所述ALU运算单元。
4.根据权利要求2所述的MCU处理***，其特征在于，所述ALU运算单元的输出端通过所述数据总线连接至所述数据存储器。
5.根据权利要求4所述的MCU处理***，其特征在于，所述ALU运算单元适于将运算结果通过所述数据总线写入所述地址选择器选中的存储单元。
6.根据权利要求1所述的MCU处理***，其特征在于，还包括：指令寄存器，所述指令寄存器分别连接至所述地址选择器以及所述数据选择器。
7.根据权利要求1所述的MCU处理***，其特征在于，还包括：寄存器组，适于向所述ALU运算单元提供数据和/或存储来自所述ALU运算单元的运算结果。
8.根据权利要求7所述的MCU处理***，其特征在于，所述地址选择器适于基于间接寻址指令译码结果，从所述寄存器组获取地址，以根据所述地址在所述数据存储器中选中所述地址指向的存储单元。
9.根据权利要求1至8任一项所述的MCU处理***，其特征在于，所述MCU处理***适用精简指令集。
10.根据权利要求1至8任一项所述的MCU处理***，其特征在于，所述数据存储器为SRAM。
CN201610837925.0A 2016-09-21 2016-09-21 一种mcu处理*** Active CN107844321B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610837925.0A CN107844321B (zh) 2016-09-21 2016-09-21 一种mcu处理***

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610837925.0A CN107844321B (zh) 2016-09-21 2016-09-21 一种mcu处理***

Publications (2)

Publication Number Publication Date
CN107844321A true CN107844321A (zh) 2018-03-27
CN107844321B CN107844321B (zh) 2021-09-07

Family

ID=61657646

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610837925.0A Active CN107844321B (zh) 2016-09-21 2016-09-21 一种mcu处理***

Country Status (1)

Country Link
CN (1) CN107844321B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110609705A (zh) * 2019-09-20 2019-12-24 深圳市航顺芯片技术研发有限公司 一种提高mcu总线效率的方法、智能终端、存储介质及芯片
WO2020172988A1 (en) * 2019-02-28 2020-09-03 Huawei Technologies Co., Ltd. Shader alu outlet control
CN113440403A (zh) * 2020-07-05 2021-09-28 上海宏勃生物科技发展有限公司 一种可以检测病人入浴与出浴的***
WO2021223098A1 (en) * 2020-05-06 2021-11-11 Alibaba Group Holding Limited Hierarchical methods and systems for storing data

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4276595A (en) * 1978-06-30 1981-06-30 International Business Machines Corporation Microinstruction storage units employing partial address generators
US4491910A (en) * 1982-02-22 1985-01-01 Texas Instruments Incorporated Microcomputer having data shift within memory
US5428749A (en) * 1990-05-18 1995-06-27 Star Semiconductor Corporation Event signalling system and method for processor system having central memory unit
US5611075A (en) * 1994-10-04 1997-03-11 Analog Devices, Inc. Bus architecture for digital signal processor allowing time multiplexed access to memory banks
US6996702B2 (en) * 2001-07-31 2006-02-07 Wis Technologies, Inc. Processing unit with cross-coupled ALUs/accumulators and input data feedback structure including constant generator and bypass to reduce memory contention
CN101196808A (zh) * 2006-12-08 2008-06-11 无锡华润矽科微电子有限公司 一种8位微控制器
CN102184092A (zh) * 2011-05-04 2011-09-14 西安电子科技大学 基于流水线结构的专用指令集处理器
CN102262611A (zh) * 2010-05-25 2011-11-30 无锡华润矽科微电子有限公司 一种16位的risc cpu***结构
CN102298352A (zh) * 2010-06-25 2011-12-28 中国科学院沈阳自动化研究所 高性能可编程控制器专用处理器体系结构及其实现方法
CN103018753A (zh) * 2012-08-09 2013-04-03 江苏科技大学 一种gps信号数字相关器
US20140201503A1 (en) * 2007-07-12 2014-07-17 Texas Instruments Incorporated Processor micro-architecture for compute, save or restore multiple registers, devices, systems, methods and processes of manufacture
CN203745826U (zh) * 2013-12-31 2014-07-30 苏州市职业大学 一种多功能信号发生器

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4276595A (en) * 1978-06-30 1981-06-30 International Business Machines Corporation Microinstruction storage units employing partial address generators
US4491910A (en) * 1982-02-22 1985-01-01 Texas Instruments Incorporated Microcomputer having data shift within memory
US5428749A (en) * 1990-05-18 1995-06-27 Star Semiconductor Corporation Event signalling system and method for processor system having central memory unit
US5611075A (en) * 1994-10-04 1997-03-11 Analog Devices, Inc. Bus architecture for digital signal processor allowing time multiplexed access to memory banks
US6996702B2 (en) * 2001-07-31 2006-02-07 Wis Technologies, Inc. Processing unit with cross-coupled ALUs/accumulators and input data feedback structure including constant generator and bypass to reduce memory contention
CN101196808A (zh) * 2006-12-08 2008-06-11 无锡华润矽科微电子有限公司 一种8位微控制器
US20140201503A1 (en) * 2007-07-12 2014-07-17 Texas Instruments Incorporated Processor micro-architecture for compute, save or restore multiple registers, devices, systems, methods and processes of manufacture
CN102262611A (zh) * 2010-05-25 2011-11-30 无锡华润矽科微电子有限公司 一种16位的risc cpu***结构
CN102298352A (zh) * 2010-06-25 2011-12-28 中国科学院沈阳自动化研究所 高性能可编程控制器专用处理器体系结构及其实现方法
CN102184092A (zh) * 2011-05-04 2011-09-14 西安电子科技大学 基于流水线结构的专用指令集处理器
CN103018753A (zh) * 2012-08-09 2013-04-03 江苏科技大学 一种gps信号数字相关器
CN203745826U (zh) * 2013-12-31 2014-07-30 苏州市职业大学 一种多功能信号发生器

Non-Patent Citations (5)

* Cited by examiner, † Cited by third party
Title
余淑美，宋培义: "《微机原理、接口技术及其应用》", 30 September 1993, 北京：中国广播电视出版社 *
吴静: ""一种RISC结构8位微控制器的设计与实现"", 《中国优秀硕士学位论文全文数据库 信息科技辑》 *
张惟善: ""单板微型机（Z80）原理及应用（上）——"电子计算机原理与应用"讲座之九"", 《冶金自动化》 *
李刚等: "《高性能SoC模拟信号处理单片机MSC1210原理与开发应用》", 31 July 2005 *
江猛: ""通用型8位MCU内核设计及应用"", 《中国优秀硕士学位论文全文数据库 信息科技辑》 *

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020172988A1 (en) * 2019-02-28 2020-09-03 Huawei Technologies Co., Ltd. Shader alu outlet control
CN110609705A (zh) * 2019-09-20 2019-12-24 深圳市航顺芯片技术研发有限公司 一种提高mcu总线效率的方法、智能终端、存储介质及芯片
CN110609705B (zh) * 2019-09-20 2021-05-11 深圳市航顺芯片技术研发有限公司 一种提高mcu总线效率的方法、智能终端、存储介质及芯片
WO2021223098A1 (en) * 2020-05-06 2021-11-11 Alibaba Group Holding Limited Hierarchical methods and systems for storing data
CN113440403A (zh) * 2020-07-05 2021-09-28 上海宏勃生物科技发展有限公司 一种可以检测病人入浴与出浴的***

Also Published As

Publication number Publication date
CN107844321B (zh) 2021-09-07

Similar Documents

Publication Publication Date Title
CN107844321A (zh) 一种mcu处理***
CN103020002B (zh) 可重构多处理器***
CN100476650C (zh) 单片机存储***
CN105830026A (zh) 用于调度来自虚拟机的图形处理单元工作负荷的装置和方法
CN107957976A (zh) 一种计算方法及相关产品
CN101533387A (zh) 基于fpga的边角块稀疏矩阵并行lu分解器
US11556339B2 (en) Vector registers implemented in memory
EP3846036B1 (en) Matrix storage method, matrix access method, apparatus and electronic device
CN102262611B (zh) 一种16位的risc cpu***结构
CN101313290B (zh) 对仅m×n位***设备执行n位写入访问的***和方法
CN107870866A (zh) Io命令调度方法与nvm接口控制器
CN101702119B (zh) 面向设备的编程技术与方法
CN107943756A (zh) 一种计算方法及相关产品
US20090240896A1 (en) Microprocessor coupled to multi-port memory
CN108108189A (zh) 一种计算方法及相关产品
CN106339327B (zh) 一种计算机***及刀片式服务器机箱
CN102929591A (zh) 并行操作逻辑运算及其控制器
CN106293491A (zh) 写请求的处理方法和内存控制器
CN102880574A (zh) 利用gpio模拟低速并行接口的方法
US6810459B1 (en) Reduced complexity computer system architecture
CN101794276B (zh) 适用于soc的dct_idct协处理器
CN205427884U (zh) 一种智能卡阵列装置
CN105117370B (zh) 一种多协议密码算法处理器及片上***
CN204270293U (zh) 多通道Flash控制器
CN111367567B (zh) 一种神经网络计算装置和方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP01 Change in the name or title of a patent holder

Address after: 201203 zone a, floor 5, No. 201, Keyuan Road, Zhangjiang High Tech Park, Pudong New Area, Shanghai

Patentee after: Shanghai Xinwang Microelectronics Technology Co.,Ltd.

Address before: 201203 zone a, floor 5, No. 201, Keyuan Road, Zhangjiang High Tech Park, Pudong New Area, Shanghai

Patentee before: SHANGHAI CHIPON MICRO ELECTRONIC TECHNOLOGY CO.,LTD.

CP01 Change in the name or title of a patent holder