CN107833924A - 顶栅型薄膜晶体管及其制备方法、阵列基板、显示面板 - Google Patents
顶栅型薄膜晶体管及其制备方法、阵列基板、显示面板 Download PDFInfo
- Publication number
- CN107833924A CN107833924A CN201711022384.7A CN201711022384A CN107833924A CN 107833924 A CN107833924 A CN 107833924A CN 201711022384 A CN201711022384 A CN 201711022384A CN 107833924 A CN107833924 A CN 107833924A
- Authority
- CN
- China
- Prior art keywords
- gate insulation
- insulation layer
- layer
- hydrofluoric acid
- preparation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 42
- 238000002360 preparation method Methods 0.000 title claims abstract description 29
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims abstract description 118
- 238000009413 insulation Methods 0.000 claims abstract description 100
- 239000000758 substrate Substances 0.000 claims abstract description 50
- 238000000034 method Methods 0.000 claims abstract description 31
- 239000004065 semiconductor Substances 0.000 claims abstract description 30
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 19
- 230000003647 oxidation Effects 0.000 claims abstract description 17
- 239000010410 layer Substances 0.000 claims description 180
- 239000010408 film Substances 0.000 claims description 48
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 21
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 18
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 16
- 238000005530 etching Methods 0.000 claims description 13
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 8
- 229910052710 silicon Inorganic materials 0.000 claims description 8
- 239000010703 silicon Substances 0.000 claims description 8
- 239000012528 membrane Substances 0.000 claims description 7
- 239000011241 protective layer Substances 0.000 claims description 6
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 3
- 230000003628 erosive effect Effects 0.000 claims description 3
- 239000001301 oxygen Substances 0.000 claims description 3
- 229910052760 oxygen Inorganic materials 0.000 claims description 3
- 230000008021 deposition Effects 0.000 claims 1
- 238000005516 engineering process Methods 0.000 abstract description 8
- 229910021419 crystalline silicon Inorganic materials 0.000 description 11
- 230000009194 climbing Effects 0.000 description 9
- 229910052581 Si3N4 Inorganic materials 0.000 description 7
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 7
- 238000004140 cleaning Methods 0.000 description 6
- 238000004458 analytical method Methods 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- 238000012360 testing method Methods 0.000 description 5
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 239000000377 silicon dioxide Substances 0.000 description 4
- 239000002356 single layer Substances 0.000 description 4
- 239000000463 material Substances 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- QPJSUIGXIBEQAC-UHFFFAOYSA-N n-(2,4-dichloro-5-propan-2-yloxyphenyl)acetamide Chemical compound CC(C)OC1=CC(NC(C)=O)=C(Cl)C=C1Cl QPJSUIGXIBEQAC-UHFFFAOYSA-N 0.000 description 3
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 230000006978 adaptation Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 229910052681 coesite Inorganic materials 0.000 description 2
- 150000001875 compounds Chemical group 0.000 description 2
- 229910052906 cristobalite Inorganic materials 0.000 description 2
- 238000002425 crystallisation Methods 0.000 description 2
- 230000008025 crystallization Effects 0.000 description 2
- 238000009616 inductively coupled plasma Methods 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 2
- 229910052682 stishovite Inorganic materials 0.000 description 2
- 229910052905 tridymite Inorganic materials 0.000 description 2
- 241000588731 Hafnia Species 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 229910003978 SiClx Inorganic materials 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000003139 buffering effect Effects 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000007715 excimer laser crystallization Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 229910000449 hafnium oxide Inorganic materials 0.000 description 1
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 1
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(IV) oxide Inorganic materials O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000005224 laser annealing Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- MGRWKWACZDFZJT-UHFFFAOYSA-N molybdenum tungsten Chemical compound [Mo].[W] MGRWKWACZDFZJT-UHFFFAOYSA-N 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000001556 precipitation Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 238000012163 sequencing technique Methods 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- 238000005728 strengthening Methods 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28158—Making the insulator
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78651—Silicon transistors
- H01L29/7866—Non-monocrystalline silicon transistors
- H01L29/78672—Polycrystalline or microcrystalline silicon transistor
- H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Thin Film Transistor (AREA)
Abstract
本公开提供一种顶栅型薄膜晶体管及其制备方法、阵列基板、显示面板，涉及显示技术领域。该顶栅型薄膜晶体管的制备方法包括：在形成有半导体有源层、源极和漏极、第一栅绝缘层、以及第一栅极的基板上制备第二栅绝缘层，并在所述第二栅绝缘层上方形成一刻蚀保护层；将形成有所述第二栅绝缘层和所述刻蚀保护层的基板置于氢氟酸清洗装置中进行氧化处理和氢氟酸清洗，以在所述氢氟酸清洗的过程中去除所述刻蚀保护层；在经过所述氢氟酸清洗之后的基板上制备第二栅极。本公开可改善氢氟酸清洗栅绝缘层而造成的表面损伤，从而保证薄膜晶体管的电学性能以及后续工艺的稳定性。
Description
技术领域
本公开涉及显示技术领域，尤其涉及一种顶栅型薄膜晶体管及其制备方法、阵列基板、显示面板。
背景技术
随着半导体技术的高速发展，LTPS(Low Temperature Poly-silicon，低温多晶硅)背板技术以其高迁移率、高开口率、可实现GOA(Gate Driver on Array，阵列基板行驱动)等优势，使得基于LTPS技术的显示面板相比于基于a-Si(非晶硅)技术的显示面板具有更佳的显示效果，因此受到了越来越为广泛的重视。
如今人们对于显示器的分辨率要求越来越高，高PPI(Pixels Per Inch，每英寸像素数量)显示器对于现有的LTPS工艺是很大的挑战。在LTPS工艺中会有栅绝缘层刻蚀的工艺步骤，该步骤需要对栅绝缘层进行氢氟酸(HF)清洗，但清洗过程中不可避免的会对栅绝缘层产生一定的影响，例如会造成栅绝缘层的减薄、甚至在爬坡处造成短路风险等，从而影响后续工艺的稳定性以及TFT(Thin Film Transistor，薄膜晶体管)的电学特性。
需要说明的是，在上述背景技术部分公开的信息仅用于加强对本公开的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。
发明内容
本公开的目的在于提供一种顶栅型薄膜晶体管及其制备方法、阵列基板、显示面板，进而至少在一定程度上克服由于相关技术的限制和缺陷而导致的一个或者多个问题。
本公开的其他特性和优点将通过下面的详细描述变得显然，或部分地通过本公开的实践而习得。
根据本公开的一个方面，提供一种顶栅型薄膜晶体管的制备方法，包括：
在形成有半导体有源层、源极和漏极、第一栅绝缘层、以及第一栅极的基板上制备第二栅绝缘层，并在所述第二栅绝缘层上方形成一刻蚀保护层；
将形成有所述第二栅绝缘层和所述刻蚀保护层的基板置于氢氟酸清洗装置中进行氧化处理和氢氟酸清洗，以在所述氢氟酸清洗的过程中去除所述刻蚀保护层；
在经过所述氢氟酸清洗之后的基板上制备第二栅极。
本公开的一种示例性实施例中，在所述第二栅绝缘层上方形成一刻蚀保护层包括：
在所述第二栅绝缘层上方形成一层非晶硅薄膜。
本公开的一种示例性实施例中，将形成有所述第二栅绝缘层和所述刻蚀保护层的基板置于氢氟酸清洗装置中进行氧化处理包括：
将形成有所述第二栅绝缘层和所述非晶硅薄膜的基板置于氢氟酸清洗装置中进行臭氧氧化处理，以使所述非晶硅薄膜转换为氧化硅薄膜。
本公开的一种示例性实施例中，在所述第二栅绝缘层上方形成一刻蚀保护层包括：
在所述第二栅绝缘层上方形成一层氧化硅薄膜。
本公开的一种示例性实施例中，所述刻蚀保护层的厚度为
本公开的一种示例性实施例中，所述第二栅绝缘层和所述刻蚀保护层在同一薄膜沉积设备中进行制备。
本公开的一种示例性实施例中，在形成有半导体有源层、源极和漏极、第一栅绝缘层、以及第一栅极的基板上制备第二栅绝缘层包括：
在形成有半导体有源层、源极和漏极、第一栅绝缘层、以及第一栅极的基板上形成氮化硅薄膜、氧化硅薄膜、以及氮氧化硅薄膜中的一种或多种。
本公开的一种示例性实施例中，所述形成有半导体有源层、源极和漏极、第一栅绝缘层、以及第一栅极的基板包括：
衬底基板；
形成于所述衬底基板上方的源极和漏极；
形成于所述源极和所述漏极上方的半导体有源层；
形成于所述半导体有源层上方的第一栅绝缘层；以及，
形成于所述第一栅绝缘层上方的第一栅极。
本公开的一种示例性实施例中，所述形成有半导体有源层、源极和漏极、第一栅绝缘层、以及第一栅极的基板还包括：
形成于所述衬底基板面向所述半导体有源层一侧的缓冲层。
根据本公开的一个方面，提供一种顶栅型薄膜晶体管，所述顶栅型薄膜晶体管采用上述的制备方法制备而得。
根据本公开的一个方面，提供一种阵列基板，包括上述的顶栅型薄膜晶体管。
根据本公开的一个方面，提供一种显示面板，包括上述的顶栅型薄膜晶体管。
本公开示例性实施方式所提供的顶栅型薄膜晶体管及其制备方法，在对第二栅绝缘层进行氢氟酸清洗之前先在其表面形成一刻蚀保护层，并将形成有刻蚀保护层的基板置于氢氟酸清洗装置中以备清洗。这样一来，在氢氟酸清洗装置中，该刻蚀保护层会经过氧化处理而形成一氧化膜，该氧化膜在进行氢氟酸清洗时会对其下方的第二栅绝缘层起到保护作用，从而防止第二栅绝缘层受到氢氟酸刻蚀而被过度减薄，以此改善第二栅绝缘层的表面损伤情况，进而能够保证薄膜晶体管的电学性能，并改善后续工艺的稳定性。
应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本公开。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本公开的实施例，并与说明书一起用于解释本公开的原理。显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1示意性示出本公开示例性实施例中薄膜晶体管的结构示意图；
图2示意性示出现有技术中氢氟酸清洗不同条件的栅绝缘层所造成的表面损伤数据；
图3示意性示出现有技术中氢氟酸清洗之前栅绝缘层顶部的扫描分析测试图；
图4示意性示出现有技术中氢氟酸清洗之前栅绝缘层爬坡处的扫描分析测试图；
图5示意性示出现有技术中氢氟酸清洗之后栅绝缘层的扫描分析测试图；
图6示意性示出本公开示例性实施例中薄膜晶体管的制备方法流程图；
图7至图9示意性示出本公开示例性实施例中薄膜晶体管的制备过程示意图。
具体实施方式
现在将参考附图更全面地描述示例实施例。然而，示例实施例能够以多种形式实施，且不应被理解为限于在此阐述的范例；相反，提供这些实施例使得本公开将更加全面和完整，并将示例实施例的构思全面地传达给本领域的技术人员。所描述的特征、结构或特性可以以任何合适的方式结合在一个或更多实施例中。在下面的描述中，提供许多具体细节从而给出对本公开的实施例的充分理解。然而，本领域技术人员将意识到，可以实践本公开的技术方案而省略所述特定细节中的一个或更多，或者可以采用其它的方法、组元、装置、步骤等。在其它情况下，不详细示出或描述公知技术方案以避免使本公开的各方面变得模糊。
此外，附图仅为本公开的示意性图解，并非一定是按比例绘制。附图中各层的厚度和形状不反映真实比例，仅是为了便于说明本公开的内容。图中相同的附图标记表示相同或类似的部分，因而将省略对它们的重复描述。
本示例实施方式提供了一种薄膜晶体管，该薄膜晶体管为双顶栅型晶体管。图1所示为该双顶栅型薄膜晶体管的结构示意图。所述薄膜晶体管10的结构主要可以包括：
衬底基板101，该衬底基板101可以为玻璃基板或者柔性基板；
位于衬底基板101上方的缓冲层102，该缓冲层102可以为单层结构或者多层结构；
位于缓冲层102上方的源极103和漏极104、以及半导体有源层105，该半导体有源层105可以位于源极103和漏极104的上方，也可以位于源极103和漏极104的下方；
位于源极103和漏极104、以及半导体有源层105上方的第一栅绝缘层106和第一栅极107，该第一栅绝缘层106可以包括氮化硅薄膜、氧化硅薄膜、氮氧化硅薄膜、氧化铝薄膜、以及氧化铪薄膜中的一种或多种，其可以为单层结构，也可以为多层复合结构；
位于第一栅绝缘层106和第一栅极107上方的第二栅绝缘层108和第二栅极109，该第二栅绝缘层108可以包括氮化硅薄膜、氧化硅薄膜、以及氮氧化硅薄膜中的一种或多种，其可以为单层结构，也可以为多层复合结构；
以及位于第二栅绝缘层108和第二栅极109上方的保护层110。
需要说明的是：在上述薄膜晶体管的制备过程中，具体是在第二栅绝缘层108形成之后、第二栅极109形成之前，需要进行一次氢氟酸HF清洗。即，将基板置于氢氟酸清洗装置中，依次经过臭氧O3氧化处理-氢氟酸HF清洗-臭氧O3氧化处理的过程，旨在将半导体有源层105进行均匀的氧化，以使后续ELA(Excimer Laser Annealing，准分子激光晶化)过程中的晶化更佳均匀。
但是，氢氟酸清洗不可避免的会使第二栅绝缘层108的表面产生一定的损伤。其中，图2为经过实验测定的氢氟酸清洗不同条件的第二栅绝缘层108所造成的表面损伤数据。这里所述的不同条件例如可以为不同的栅绝缘层厚度、不同的栅极刻蚀方式(湿法WET刻蚀和感应耦合等离子体ICP刻蚀)等。由此可知，在第二栅绝缘层108的膜厚为和的情况下，无论采用何种刻蚀方式，在顶部和爬坡处的膜层均有左右的减薄。
下面以一具体实例进行说明。在进行氢氟酸清洗之前，如图3和图4所示，第二栅绝缘层108的扫描分析测试结果显示，第二栅绝缘层108在爬坡处的厚度比顶部的厚度小左右。在进行氢氟酸清洗之后，如图5所示，第二栅绝缘层108进行扫描分析测试结果显示，第二栅绝缘层108在爬坡处和顶部的厚度均减薄左右。
这样一来，对于第二栅绝缘层108的顶部位置，经过减薄的膜层会对TFT器件工作时的电学特性产生一定的影响；而对于本来就很薄的爬坡位置，如此的减薄量将会带来短路的风险，从而影响后续工艺的稳定性。具体而言，第二栅绝缘层108在爬坡处沉积的厚度本就有一定的减薄，而在氢氟酸清洗之后会有进一步的减薄，这两次减薄的共同作用使得爬坡处的减薄量达到在此基础上，由于a-Si晶化后得到的p-Si在晶界处会有一定的凸起，因此会使爬坡处存在短路的风险。
基于此，本示例实施方式提供了一种薄膜晶体管的制备方法，用于制备上述结构的双顶栅型薄膜晶体管。如图6所示，该薄膜晶体管10的制备方法可以包括：
S1、参考图7所示，在形成有源极103和漏极104、半导体有源层105、第一栅绝缘层106、以及第一栅极107的基板上制备第二栅绝缘层108，并在第二栅绝缘层108上方形成一刻蚀保护层200；
S2、参考图8所示，将形成有第二栅绝缘层108和刻蚀保护层200的基板置于氢氟酸清洗装置中进行氧化处理和氢氟酸清洗，以在氢氟酸清洗的过程中去除刻蚀保护层200；
S3、参考图9所示，在经过氢氟酸清洗之后的基板上制备第二栅极109。
其中，所述氢氟酸清洗装置可以包括依次相连的氧化处理单元、氢氟酸清洗单元、氧化处理单元。
本公开示例性实施方式所提供的薄膜晶体管的制备方法，在对第二栅绝缘层108进行氢氟酸清洗之前先在其表面形成一刻蚀保护层200，并将形成有刻蚀保护层200的基板置于氢氟酸清洗装置中以备清洗。这样一来，在氢氟酸清洗装置中，该刻蚀保护层200经过氧化处理会形成一氧化膜，该氧化膜在进行氢氟酸清洗时会对其下方的第二栅绝缘层108起到保护作用，从而防止第二栅绝缘层108受到氢氟酸刻蚀而被过度减薄，以此改善第二栅绝缘层108的表面损伤情况，进而能够保证薄膜晶体管10的电学性能，并改善后续工艺的稳定性。
下面结合附图对本示例实施方式中的薄膜晶体管的制备方法进行详细的说明。
在步骤S1中，参考图7所示，在形成有源极103和漏极104、半导体有源层105、第一栅绝缘层106、以及第一栅极107的基板上制备第二栅绝缘层108，并在第二栅绝缘层108上方形成一刻蚀保护层200。
本示例实施方式中，所述形成有源极103和漏极104、半导体有源层105、第一栅绝缘层106、以及第一栅极107的基板可以包括：衬底基板101，形成于衬底基板101上方的缓冲层102，形成于缓冲层102上方的源极103、漏极104、以及半导体有源层105，形成于源极103、漏极104、以及半导体有源层105上方的第一栅绝缘层106，形成于第一栅绝缘层106上方的第一栅极107。
其中，半导体有源层105可以形成于源极103和漏极104的上方，也可以形成于源极103和漏极104的下方，这里对此不作限定。
需要说明的是：本实施例中的“上方”和“下方”是以制备工艺的先后顺序为依据进行说明的，即，先形成的结构在下、后形成的结构在上，其与附图中的上下相对位置并非绝对关系。
基于此，所述制备第二栅绝缘层108可以包括：通过CVD(Chemical VaporDeposition，化学气相沉积)法在上述基板上形成氮化硅SiN薄膜、氧化硅SiO2薄膜、以及氮氧化硅SiNO薄膜中的一种或多种。该第二栅绝缘层108可以为单层结构，也可以为多层复合结构。
当然，本实施例并不以此为限，第二栅绝缘层108还可以采用其它的绝缘材料进行制备。
在此基础上，所述在第二栅绝缘层108上方形成一刻蚀保护层200可以包括：通过CVD法在第二栅绝缘层108上方形成所述刻蚀保护层200。
其中，该刻蚀保护层200可与第二栅绝缘层108在同一CVD设备例如同一PECVD(Plasma Enhanced Chemical Vapor Deposition，等离子体增强化学气相沉积)设备中进行制备。这样一来，在同一设备中沉积完第二栅绝缘层108之后直接沉积刻蚀保护层200，可避免引入其它杂质，从而获得优质的膜层。
优选的，所述刻蚀保护层200的厚度可以为在该厚度范围内，既可有效的防止第二栅绝缘层108在氢氟酸清洗过程中受到氢氟酸刻蚀而被过度减薄，又不至于增大第二栅绝缘层108的厚度，从而可保证薄膜晶体管具有良好的电学性能。
本示例的一种实施方式中，所述刻蚀保护层200可以为非晶硅a-Si薄膜。在此情况下，在第二栅绝缘层108上方形成一刻蚀保护层200可以为：在第二栅绝缘层108上方形成一层非晶硅a-Si薄膜。
本示例的另一种实施方式中，所述刻蚀保护层200也可以为氧化硅SiO2薄膜。在此情况下，在第二栅绝缘层108上方形成一刻蚀保护层200可以为：在第二栅绝缘层108上方形成一层氧化硅SiO2薄膜。
在步骤S2中，参考图8所示，将形成有第二栅绝缘层108和刻蚀保护层200的基板置于氢氟酸清洗装置中进行氧化处理和氢氟酸清洗，以在氢氟酸清洗的过程中去除刻蚀保护层200。
本示例实施方式中，所述基板在氢氟酸清洗装置中需要依次经过臭氧O3氧化处理、氢氟酸清洗、臭氧O3氧化处理。在O3氧化处理的过程中，该基板上形成的膜层尤其是基板表面的刻蚀保护层200会被氧化而生成对应的氧化物，该氧化物在进行氢氟酸清洗时会被刻蚀掉。
当刻蚀保护层200为非晶硅a-Si薄膜时，该非晶硅a-Si薄膜在氢氟酸清洗装置中经过O3氧化处理后便会转换为氧化硅SiO2薄膜。在此情况下，在氢氟酸清洗过程中会先对氧化硅SiO2薄膜进行刻蚀，而后可能会对第二栅绝缘层108例如氮化硅SiN薄膜进行少量的刻蚀，这样即可有效的减少对第二栅绝缘层108的表面损伤。
需要说明的是：在非晶硅a-Si薄膜的氧化过程中，根据其厚度的不同可能存在大部分非晶硅a-Si被氧化、而少量非晶硅a-Si未被氧化的情况，此时残留的非晶硅a-Si也会在氢氟酸清洗过程中被刻蚀。
当刻蚀保护层200为氧化硅SiO2薄膜时，该氧化硅SiO2薄膜在氢氟酸清洗装置中经过O3氧化处理后仍然保持为氧化硅SiO2薄膜。在此情况下，在氢氟酸清洗过程中会先对氧化硅SiO2薄膜进行刻蚀，而后可能会对第二栅绝缘层108例如氮化硅SiN薄膜进行少量的刻蚀，这样即可有效的减少对第二栅绝缘层108的表面损伤。
考虑到刻蚀保护层200的厚度相对较小例如在之间，而氧化硅SiO2薄膜的沉积厚度较小时其均一性较差，因此本实施例优选采用非晶硅a-Si薄膜作为所述刻蚀保护层200。
在步骤S3中，参考图9所示，在经过氢氟酸清洗之后的基板上制备第二栅极109。
本示例实施方式中，所述第二栅极109形成在经过氢氟酸清洗后的第二栅绝缘层108上，此后还可在第二栅极109上方形成保护层110。
其中，第一栅极107和第二栅极109的材料均可以为钼、钨、钽、钼钨等金属或合金中的任一种；第一栅绝缘层106、第二栅绝缘层108、以及保护层110的材料均可以为氧化硅、氮化硅、氮氧化硅、氧化铪、氧化铝等绝缘材料中的任一种；半导体有源层105的材料可以为单晶硅、非晶硅、多晶硅、以及金属氧化物半导体中的任一种，且本实施例优选为非晶硅经过后续的ELA工艺而转换为多晶硅。
基于以上描述，本示例实施方式所提供的薄膜晶体管10可采用上述的制备方法进行制备，从而防止第二栅绝缘层108受到氢氟酸刻蚀而被过度减薄，以此改善第二栅绝缘层108的表面损伤情况，进而能够保证薄膜晶体管10的电学性能，并改善后续工艺的稳定性。
本示例实施方式还提供了一种阵列基板，包括上述的薄膜晶体管10。
其中，该阵列基板可以应用于LCD(Liquid Crystal Display，液晶显示器)，并与彩膜基板对盒形成LCD面板。
或者，该阵列基板也可应用于OLED(Organic Light Emitting Diode，有机发光二极管显示器)，并与封装基板对盒形成OLED面板。
基于此，本示例实施方式还提供了一种显示面板，包括上述的薄膜晶体管10或者上述的阵列基板。
由于本实施例所提供的薄膜晶体管10具有稳定的电学性能，因此应用该薄膜晶体管10的显示面板也可获得良好的显示效果。
本示例实施方式还提供了一种显示装置，包括上述的显示面板。
其中，所述显示装置例如可以包括手机、平板电脑、电视机、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件，本公开对此不进行特殊限定。
本领域技术人员在考虑说明书及实践这里公开的发明后，将容易想到本公开的其它实施方案。本申请旨在涵盖本公开的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本公开的一般性原理并包括本公开未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本公开的真正范围和精神由所附的权利要求指出。
应当理解的是，本公开并不局限于上面已经描述并在附图中示出的精确结构，并且可以在不脱离其范围进行各种修改和改变。本公开的范围仅由所附的权利要求来限制。
Claims (12)
1.一种顶栅型薄膜晶体管的制备方法，其特征在于，包括：
在形成有半导体有源层、源极和漏极、第一栅绝缘层、以及第一栅极的基板上制备第二栅绝缘层，并在所述第二栅绝缘层上方形成一刻蚀保护层；
将形成有所述第二栅绝缘层和所述刻蚀保护层的基板置于氢氟酸清洗装置中进行氧化处理和氢氟酸清洗，以在所述氢氟酸清洗的过程中去除所述刻蚀保护层；
在经过所述氢氟酸清洗之后的基板上制备第二栅极。
2.根据权利要求1所述的制备方法，其特征在于，在所述第二栅绝缘层上方形成一刻蚀保护层包括：
在所述第二栅绝缘层上方形成一层非晶硅薄膜。
3.根据权利要求2所述的制备方法，其特征在于，将形成有所述第二栅绝缘层和所述刻蚀保护层的基板置于氢氟酸清洗装置中进行氧化处理包括：
将形成有所述第二栅绝缘层和所述非晶硅薄膜的基板置于氢氟酸清洗装置中进行臭氧氧化处理，以使所述非晶硅薄膜转换为氧化硅薄膜。
4.根据权利要求1所述的制备方法，其特征在于，在所述第二栅绝缘层上方形成一刻蚀保护层包括：
在所述第二栅绝缘层上方形成一层氧化硅薄膜。
5.根据权利要求1-4任一项所述的制备方法，其特征在于，所述刻蚀保护层的厚度为
6.根据权利要求1所述的制备方法，其特征在于，所述第二栅绝缘层和所述刻蚀保护层在同一薄膜沉积设备中进行制备。
7.根据权利要求6所述的制备方法，其特征在于，在形成有半导体有源层、源极和漏极、第一栅绝缘层、以及第一栅极的基板上制备第二栅绝缘层包括：
在形成有半导体有源层、源极和漏极、第一栅绝缘层、以及第一栅极的基板上形成氮化硅薄膜、氧化硅薄膜、以及氮氧化硅薄膜中的一种或多种。
8.根据权利要求1所述的制备方法，其特征在于，所述形成有半导体有源层、源极和漏极、第一栅绝缘层、以及第一栅极的基板包括：
衬底基板；
形成于所述衬底基板上方的源极和漏极；
形成于所述源极和所述漏极上方的半导体有源层；
形成于所述半导体有源层上方的第一栅绝缘层；以及，
形成于所述第一栅绝缘层上方的第一栅极。
9.根据权利要求8所述的制备方法，其特征在于，所述形成有半导体有源层、源极和漏极、第一栅绝缘层、以及第一栅极的基板还包括：
形成于所述衬底基板面向所述半导体有源层一侧的缓冲层。
10.一种顶栅型薄膜晶体管，其特征在于，所述顶栅型薄膜晶体管采用权利要求1-9任一项所述的制备方法制备而得。
11.一种阵列基板，其特征在于，包括权利要求10所述的顶栅型薄膜晶体管。
12.一种显示面板，其特征在于，包括权利要求10所述的顶栅型薄膜晶体管。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711022384.7A CN107833924B (zh) | 2017-10-26 | 2017-10-26 | 顶栅型薄膜晶体管及其制备方法、阵列基板、显示面板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711022384.7A CN107833924B (zh) | 2017-10-26 | 2017-10-26 | 顶栅型薄膜晶体管及其制备方法、阵列基板、显示面板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107833924A true CN107833924A (zh) | 2018-03-23 |
| CN107833924B CN107833924B (zh) | 2020-06-19 |
Family
ID=61650784
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201711022384.7A Expired - Fee Related CN107833924B (zh) | 2017-10-26 | 2017-10-26 | 顶栅型薄膜晶体管及其制备方法、阵列基板、显示面板 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107833924B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2020232946A1 (zh) * | 2019-05-22 | 2020-11-26 | 深圳市华星光电半导体显示技术有限公司 | 改善金属氧化物tft特性的结构与其制作方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4960719A (en) * | 1988-02-04 | 1990-10-02 | Seikosha Co., Ltd. | Method for producing amorphous silicon thin film transistor array substrate |
| CN101064323A (zh) * | 2006-04-26 | 2007-10-31 | 爱普生映像元器件有限公司 | 电光装置、电子设备、及电光装置的制造方法 |
| CN101308772A (zh) * | 2007-05-18 | 2008-11-19 | 株式会社半导体能源研究所 | 半导体装置的制造方法 |
| CN102487041A (zh) * | 2010-12-02 | 2012-06-06 | 京东方科技集团股份有限公司 | 阵列基板及其制造方法和电子纸显示器 |
| CN105789052A (zh) * | 2015-12-28 | 2016-07-20 | 昆山国显光电有限公司 | 一种低温多晶硅薄膜晶体管的制备方法及产品 |
| CN107275409A (zh) * | 2016-04-04 | 2017-10-20 | 株式会社日本显示器 | 有机el显示装置和有机el显示装置的制造方法 |
-
2017
- 2017-10-26 CN CN201711022384.7A patent/CN107833924B/zh not_active Expired - Fee Related
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4960719A (en) * | 1988-02-04 | 1990-10-02 | Seikosha Co., Ltd. | Method for producing amorphous silicon thin film transistor array substrate |
| CN101064323A (zh) * | 2006-04-26 | 2007-10-31 | 爱普生映像元器件有限公司 | 电光装置、电子设备、及电光装置的制造方法 |
| CN101308772A (zh) * | 2007-05-18 | 2008-11-19 | 株式会社半导体能源研究所 | 半导体装置的制造方法 |
| CN102487041A (zh) * | 2010-12-02 | 2012-06-06 | 京东方科技集团股份有限公司 | 阵列基板及其制造方法和电子纸显示器 |
| CN105789052A (zh) * | 2015-12-28 | 2016-07-20 | 昆山国显光电有限公司 | 一种低温多晶硅薄膜晶体管的制备方法及产品 |
| CN107275409A (zh) * | 2016-04-04 | 2017-10-20 | 株式会社日本显示器 | 有机el显示装置和有机el显示装置的制造方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2020232946A1 (zh) * | 2019-05-22 | 2020-11-26 | 深圳市华星光电半导体显示技术有限公司 | 改善金属氧化物tft特性的结构与其制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN107833924B (zh) | 2020-06-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9947697B2 (en) | Low temperature polycrystalline silicon TFT array substrate and method of producing the same, display apparatus | |
| CN103745978B (zh) | 显示装置、阵列基板及其制作方法 | |
| WO2016041304A1 (zh) | 薄膜晶体管及制备方法、阵列基板及制备方法、显示装置 | |
| US9882060B2 (en) | Thin film transistor and array substrate, manufacturing methods thereof, and display device | |
| WO2018196087A1 (zh) | 一种阵列基板、显示装置及其制作方法 | |
| US9761616B2 (en) | Manufacturing method of array substrate with reduced number of patterning processes array substrate and display device | |
| US6623653B2 (en) | System and method for etching adjoining layers of silicon and indium tin oxide | |
| US20160043212A1 (en) | Thin film transistor, array substrate and manufacturing method thereof, and display device | |
| CN103745955B (zh) | 显示装置、阵列基板及其制造方法 | |
| US11443658B2 (en) | Flexible display panels, manufacturing methods thereof and flexible display apparatuses | |
| CN107425044B (zh) | 一种柔性显示面板、其制作方法及显示装置 | |
| JP2002246605A (ja) | 液晶表示用薄膜トランジスタの製造方法 | |
| US20190172850A1 (en) | Oled array substrate, method for manufacturing the same and oled display device | |
| TWI508183B (zh) | 形成含氧半導體薄膜電晶體之方法 | |
| US10693011B2 (en) | Thin film transistor array substrate, method of manufacturing the same, and display device including thin film transistor substrate | |
| CN100550426C (zh) | 薄膜晶体管及其制造方法 | |
| US8975124B2 (en) | Thin film transistor, array substrate and preparation method thereof | |
| CN105552035B (zh) | 低温多晶硅tft阵列基板的制作方法及其结构 | |
| CN107833924A (zh) | 顶栅型薄膜晶体管及其制备方法、阵列基板、显示面板 | |
| US20040171236A1 (en) | Method for reducing surface roughness of polysilicon films for liquid crystal displays | |
| CN105702622B (zh) | 低温多晶硅tft基板的制作方法及低温多晶硅tft基板 | |
| TWI316759B (en) | Mothod for fabricatng a straggered source/drain and thin-channel tft | |
| JPH098311A (ja) | 薄膜半導体装置の製造方法とその構造 | |
| US10825930B2 (en) | Thin film transistor and manufacture method thereof | |
| WO2020063342A1 (zh) | 薄膜晶体管及其制造方法、阵列基板、显示装置及传感器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20200619 |