CN107819540A - 一种简易型时间频率同步设备扩展输出*** - Google Patents

一种简易型时间频率同步设备扩展输出*** Download PDF

Info

Publication number
CN107819540A
CN107819540A CN201711195588.0A CN201711195588A CN107819540A CN 107819540 A CN107819540 A CN 107819540A CN 201711195588 A CN201711195588 A CN 201711195588A CN 107819540 A CN107819540 A CN 107819540A
Authority
CN
China
Prior art keywords
unit
1pps
main frame
framework
frame structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201711195588.0A
Other languages
English (en)
Other versions
CN107819540B (zh
Inventor
黄成�
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Datang Telecom Chengdu Information Technology Co Ltd
Original Assignee
Datang Telecom Chengdu Information Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Datang Telecom Chengdu Information Technology Co Ltd filed Critical Datang Telecom Chengdu Information Technology Co Ltd
Priority to CN201711195588.0A priority Critical patent/CN107819540B/zh
Publication of CN107819540A publication Critical patent/CN107819540A/zh
Application granted granted Critical
Publication of CN107819540B publication Critical patent/CN107819540B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/0635—Clock or time synchronisation in a network
    • H04J3/0638—Clock or time synchronisation among nodes; Internode synchronisation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L41/00—Arrangements for maintenance, administration or management of data switching networks, e.g. of packet switching networks
    • H04L41/04—Network management architectures or arrangements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L41/00—Arrangements for maintenance, administration or management of data switching networks, e.g. of packet switching networks
    • H04L41/06—Management of faults, events, alarms or notifications
    • H04L41/0631—Management of faults, events, alarms or notifications using root cause analysis; using analysis of correlation between notifications, alarms or events based on decision criteria, e.g. hierarchy, tree or time analysis

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

本发明公开了一种简易型时间频率同步设备扩展输出***，在传统时间频率同步节点设备增加扩展输出接口卡EXC，扩展输出接口EXC将时间同步信息、频率同步信息和网管信息传到扩展框的***控制卡SCC，***控制卡SCC接收时间同步信息、频率同步信息、网管信息后进行处理，并通过第二背板单元将时间同步信息和频率同步信息发送给时间输出卡TOUC和频率输出卡FOUC，同时解析网管信息，对输出卡进行配置、查询操作，将查询响应结果上报到主框架构。本***无需GNSS卫星导航***，部署更灵活，不需要铷钟单元，整机成本更低。

Description

一种简易型时间频率同步设备扩展输出***
技术领域
本发明属于通讯领域，具体涉及一种简易型时间频率同步设备扩展输出***。
背景技术
随着传输网规模的不断增大，为传输网络提供支撑的同步网需求也不断增加。传统时间频率同步节点设备获取GNSS卫星导航***的定时信息和地面时间/频率同步参考信号，进行输入判源后，优选一个基准信号到铷钟单元进行锁相处理后，将基准时间频率同步信号送给输出单元，实现对后端设备的授频和授时。每一个输出单元可以输出一定数量的时间同步信号或频率同步信号，随着用户网络的不断扩容，输出单元接口数量达到最大容量限制后，就只能增加设备数量来满足需求，但时间频率同步节点设备由于铷钟元件价格较高，导致整机价格居高不下，同时GNSS卫星导航***对安装选址有净空要求，施工成本、施工工时也居高不下，因此采用外接扩展框的方式来实现时间频率同步信号端口数量的扩展就显得很有必要。
发明内容
本发明的目的在于克服上述不足，提供一种简易型时间频率同步设备扩展输出***，可以规避传统时间频率同步设备主框对GNSS卫星导航***安装选址的要求，同时无需铷钟单元，大幅降低设备整机成本，可以较低成本实现时间频率同步信号的输出。
为了达到上述目的，本发明包括具有主框架构和扩展框架构的时间频率同步节点设备，时间频率同步节点设备的主框架构内设置有扩展输出接口卡EXC，扩展输出接口卡EXC将时间同步信息、频率同步信息和网管信息传到扩展框架构中的***控制卡SCC内，***控制卡SCC接收时间同步信息、频率同步信息和网管信息后进行处理，并通过第二背板单元将时间同步信息、频率同步信息发送给时间输出卡TOUC和频率输出卡FOUC，同时解析网管信息，对输出卡进行配置、查询操作，将查询响应结果上报到主框架构。
主框架构包括与网管控制台连接的管理控制单元，管理控制单元连接参考同步输入信号单元、铷钟单元和第一背板单元，参考同步输入信号单元，参考同步输入信号单元连接铷钟单元，铷钟单元连接第一背板单元，第一背板单元连接时间同步业务输出单元TOUC或频率同步业务输出单元FOUC以及扩展输入接口卡EXC，扩展输入接口卡EXC接入扩展框架构。
扩展输入接口卡EXC用于接收铷钟单元提供的时间同步1PPS+TOD信号和频率同步10MHz信号，同时接收管理控制单元发送的管理配置指令，将时间同步1PPS+TOD信号、频率同步10MHz信号和管理配置指令发送到扩展框架构中***控制卡SCC；
用于接收扩展框架构中***控制卡SCC环回的1PPS信号，并计算发送的1PPS信号与环回1PPS信号的相位差，通过通讯接口将两个1PPS信号的相位差发送至扩展框架构的***控制卡SCC；
用于接收***控制卡SCC提供的扩展框架构在位信息，并将在位信息反馈给主框架构中的管理控制单元；
用于接收***控制卡SCC发送的配置查询响应、告警、事件信息，并反馈给主框架构中的管理控制单元。
扩展框架构包括***控制卡SCC、电源单元和风扇单元，***控制卡SCC、电源单元和风扇单元均连接第二背板单元，第二背板单元连接时间同步业务输出单元TOUC和频率同步业务输出单元FOUC。
***控制卡SCC用于从扩展输出接口卡EXC中恢复时间同步1PPS+TOD信号、频率同步10MHz信号和管理配置指令；
用于将接收到的1PPS信号进行环回，发送给主框架构的扩展输出接口卡EXC；
用于根据扩展输出接口卡EXC发送的两个1PPS信号相位差数据，对接收到的1PPS信号进行相位延迟补偿，相位延迟补偿值等于相位差的二分之一，这样扩展框架构的1PPS就与主框***1PPS做到相位对齐；
用于通过第二背板单元将相位延迟补偿后的时间同步1PPS+TOD信号和频率同步10MHz信号发送到各个输出单元；
用于通过第二背板单元对各个输出单元和风扇单元进行控制，同时收集各个输出单元、电源单元和风扇单元的状态信息，将各个单元的状态信息上报到主框架构；
用于上报扩展框架构在位信息给主框。
扩展输出接口卡EXC与***控制卡SCC通过DB25接口连接。
扩展输出接口卡EXC与***控制卡SCC通过25芯双绞电缆进行信号传输，信号电平为RS422差分电平，线缆内有如下信号：
1PPS_MtoS+，用于主框架构到扩展框架构的1PPS信号差分正端；
1PPS_MtoS-，用于主框架构到扩展框架构的1PPS信号差分负端；
1PPS_StoM+，用于扩展框架构到主框架构环回的1PPS信号差分正端；
1PPS_StoM-，用于扩展框架构到主框架构环回的1PPS信号差分正端；
TOD_MtoS+，用于主框架构到扩展框架构的TOD信号差分正端；
TOD_MtoS-，用于主框架构到扩展框架构的TOD信号差分负端；
CLK10M_MtoS+，用于主框架构到扩展框架构的10MHz信号差分正端；
CLK10M_MtoS-，用于主框架构到扩展框架构的10MHz信号差分负端；
COM_MtoS+，用于主框架构到扩展框架构的通讯信号差分正端；
COM_MtoS-，用于主框架构到扩展框架构的通讯信号差分负端；
COM_StoM+，用于扩展框架构到主框架构的通讯信号差分正端；
COM_StoM-，用于扩展框架构到主框架构的通讯信号差分正端；
ONLINE_StoM+，用于扩展框架构到主框架构的设备在位信号差分正端；
ONLINE_StoM-，用于扩展框架构到主框架构的设备在位信号差分负端；
GND为信号地。
扩展输出接口卡EXC包括接收第一背板单元的FPGA，FPGA连接件线路驱动器，线路驱动器连接DB25接头；
FPGA接收通过第一背板单元发送的时间同步1PPS+TOD信号、频率同步10MHz信号和管理配置指令，FPGA将时间同步1PPS+TOD信号、频率同步10MHz信号以及通讯信号发送到线路驱动器，FPGA计算扩展框架构环回的1PPS信号与主框1PPS信号的相位差，并将相位差通过通讯信号发送到线路驱动器，FPGA解析扩展框架构发送的通讯信号内的配置查询响应、告警、事件信息，上报给管理控制单元，FPGA解析扩展框架构的在位信息上报给管理控制单元。
***控制卡SCC包括连接第二背板单元的FPGA，FPGA连接线路驱动器，线路驱动器连接DB25接头；
线路驱动器模块将从DB25接头接收到RS422电平信号转成LVTTL信号送到FPGA，将FPGA发送的LVTTL信号转成RS422电平信号发送到DB25接头；FPGA将接收到的1PPS信号进行环回，发送给主框架构；FPGA根据扩展输出接口卡EXC发送的两个1PPS信号相位差数据，对接收到的1PPS信号进行相位延迟补偿，相位延迟补偿值等于相位差的二分之一；FPGA通过第二背板单元将相位延迟补偿后的时间同步1PPS+TOD信号和频率同步10MHz信号发送到各个输出单元；FPGA通过第二背板单元对各个输出单元和风扇单元进行控制，同时收集各个输出单元、电源单元和风扇单元的状态信息，通过通讯接口将各个单元的状态信息上报到主框架构；FPGA上报扩展框结构的在位信息给主框架构。
与现有技术相比，本发明在传统时间频率同步节点设备增加扩展输出接口卡EXC，扩展输出接口EXC将时间同步信息、频率同步信息和网管信息传到扩展框的***控制卡SCC，***控制卡SCC接收时间同步信息、频率同步信息、网管信息后进行处理，并通过第二背板单元将时间同步信息和频率同步信息发送给时间输出卡TOUC和频率输出卡FOUC，同时解析网管信息，对输出卡进行配置、查询操作，将查询响应结果上报到主框架构。本***无需GNSS卫星导航***，部署更灵活，不需要铷钟单元，整机成本更低。
附图说明
图1为本发明的***框图；
图2为本发明中扩展输入接口卡EXC的***框图；
图3为本发明中***控制卡SCC的***框图。
具体实施方式
下面结合附图对本发明做进一步说明。
参见图1，本发明包括具有主框架构和扩展框架构的时间频率同步节点设备，时间频率同步节点设备的主框架构内设置有扩展输出接口卡EXC，扩展输出接口卡EXC将时间同步信息、频率同步信息和网管信息传到扩展框架构中的***控制卡SCC内，***控制卡SCC接收时间同步信息、频率同步信息和网管信息后进行处理，并通过第二背板单元将时间同步信息、频率同步信息发送给时间输出卡TOUC和频率输出卡FOUC，同时解析网管信息，对输出卡进行配置、查询操作，将查询响应结果上报到主框架构。
主框架构包括与网管控制台连接的管理控制单元，管理控制单元连接参考同步输入信号单元、铷钟单元和第一背板单元，参考同步输入信号单元，参考同步输入信号单元连接铷钟单元，铷钟单元连接第一背板单元，第一背板单元连接时间同步业务输出单元TOUC或频率同步业务输出单元FOUC以及扩展输入接口卡EXC，扩展输入接口卡EXC接入扩展框架构。
扩展输入接口卡EXC用于接收铷钟单元提供的时间同步1PPS+TOD信号和频率同步10MHz信号，同时接收管理控制单元发送的管理配置指令，将时间同步1PPS+TOD信号、频率同步10MHz信号和管理配置指令发送到扩展框架构中***控制卡SCC；
用于接收扩展框架构中***控制卡SCC环回的1PPS信号，并计算发送的1PPS信号与环回1PPS信号的相位差，通过通讯接口将两个1PPS信号的相位差发送至扩展框架构的***控制卡SCC；
用于接收***控制卡SCC提供的扩展框架构在位信息，并将在位信息反馈给主框架构中的管理控制单元；
用于接收***控制卡SCC发送的配置查询响应、告警、事件信息，并反馈给主框架构中的管理控制单元。
扩展框架构包括***控制卡SCC、电源单元和风扇单元，***控制卡SCC、电源单元和风扇单元均连接第二背板单元，第二背板单元连接时间同步业务输出单元TOUC和频率同步业务输出单元FOUC。
***控制卡SCC用于从扩展输出接口卡EXC中恢复时间同步1PPS+TOD信号、频率同步10MHz信号和管理配置指令；
用于将接收到的1PPS信号进行环回，发送给主框架构的扩展输出接口卡EXC；
用于根据扩展输出接口卡EXC发送的两个1PPS信号相位差数据，对接收到的1PPS信号进行相位延迟补偿，相位延迟补偿值等于相位差的二分之一，这样扩展框架构的1PPS就与主框***1PPS做到相位对齐；
用于通过第二背板单元将相位延迟补偿后的时间同步1PPS+TOD信号和频率同步10MHz信号发送到各个输出单元；
用于通过第二背板单元对各个输出单元和风扇单元进行控制，同时收集各个输出单元、电源单元和风扇单元的状态信息，将各个单元的状态信息上报到主框架构；
用于上报扩展框架构在位信息给主框。
扩展输出接口卡EXC与***控制卡SCC通过DB25接口连接。
扩展输出接口卡EXC与***控制卡SCC通过25芯双绞电缆进行信号传输，信号电平为RS422差分电平，线缆内有如下信号：
1PPS_MtoS+，用于主框架构到扩展框架构的1PPS信号差分正端；
1PPS_MtoS-，用于主框架构到扩展框架构的1PPS信号差分负端；
1PPS_StoM+，用于扩展框架构到主框架构环回的1PPS信号差分正端；
1PPS_StoM-，用于扩展框架构到主框架构环回的1PPS信号差分正端；
TOD_MtoS+，用于主框架构到扩展框架构的TOD信号差分正端；
TOD_MtoS-，用于主框架构到扩展框架构的TOD信号差分负端；
CLK10M_MtoS+，用于主框架构到扩展框架构的10MHz信号差分正端；
CLK10M_MtoS-，用于主框架构到扩展框架构的10MHz信号差分负端；
COM_MtoS+，用于主框架构到扩展框架构的通讯信号差分正端；
COM_MtoS-，用于主框架构到扩展框架构的通讯信号差分负端；
COM_StoM+，用于扩展框架构到主框架构的通讯信号差分正端；
COM_StoM-，用于扩展框架构到主框架构的通讯信号差分正端；
ONLINE_StoM+，用于扩展框架构到主框架构的设备在位信号差分正端；
ONLINE_StoM-，用于扩展框架构到主框架构的设备在位信号差分负端；
GND为信号地。
参见图2，扩展输出接口卡EXC包括接收第一背板单元的FPGA，FPGA连接件线路驱动器，线路驱动器连接DB25接头；
FPGA接收通过第一背板单元发送的时间同步1PPS+TOD信号、频率同步10MHz信号和管理配置指令，FPGA将时间同步1PPS+TOD信号、频率同步10MHz信号以及通讯信号发送到线路驱动器，FPGA计算扩展框架构环回的1PPS信号与主框1PPS信号的相位差，并将相位差通过通讯信号发送到线路驱动器，FPGA解析扩展框架构发送的通讯信号内的配置查询响应、告警、事件信息，上报给管理控制单元，FPGA解析扩展框架构的在位信息上报给管理控制单元。
参见图3，***控制卡SCC包括连接第二背板单元的FPGA，FPGA连接线路驱动器，线路驱动器连接DB25接头；
线路驱动器模块将从DB25接头接收到RS422电平信号转成LVTTL信号送到FPGA，将FPGA发送的LVTTL信号转成RS422电平信号发送到DB25接头；FPGA将接收到的1PPS信号进行环回，发送给主框架构；FPGA根据扩展输出接口卡EXC发送的两个1PPS信号相位差数据，对接收到的1PPS信号进行相位延迟补偿，相位延迟补偿值等于相位差的二分之一；FPGA通过第二背板单元将相位延迟补偿后的时间同步1PPS+TOD信号和频率同步10MHz信号发送到各个输出单元；FPGA通过第二背板单元对各个输出单元和风扇单元进行控制，同时收集各个输出单元、电源单元和风扇单元的状态信息，通过通讯接口将各个单元的状态信息上报到主框架构；FPGA上报扩展框结构的在位信息给主框架构。

Claims (9)

1.一种简易型时间频率同步设备扩展输出***，其特征在于，包括具有主框架构和扩展框架构的时间频率同步节点设备，时间频率同步节点设备的主框架构内设置有扩展输出接口卡EXC，扩展输出接口卡EXC将时间同步信息、频率同步信息和网管信息传到扩展框架构中的***控制卡SCC内，***控制卡SCC接收时间同步信息、频率同步信息和网管信息后进行处理，并通过第二背板单元将时间同步信息、频率同步信息发送给时间输出卡TOUC和频率输出卡FOUC，同时解析网管信息，对输出卡进行配置、查询操作，将查询响应结果上报到主框架构。
2.根据权利要求1所述的一种简易型时间频率同步设备扩展输出***，其特征在于，主框架构包括与网管控制台连接的管理控制单元，管理控制单元连接参考同步输入信号单元、铷钟单元和第一背板单元，参考同步输入信号单元，参考同步输入信号单元连接铷钟单元，铷钟单元连接第一背板单元，第一背板单元连接时间同步业务输出单元TOUC或频率同步业务输出单元FOUC以及扩展输入接口卡EXC，扩展输入接口卡EXC接入扩展框架构。
3.根据权利要求2所述的一种简易型时间频率同步设备扩展输出***，其特征在于，扩展输入接口卡EXC用于接收铷钟单元提供的时间同步1PPS+TOD信号和频率同步10MHz信号，同时接收管理控制单元发送的管理配置指令，将时间同步1PPS+TOD信号、频率同步10MHz信号和管理配置指令发送到扩展框架构中***控制卡SCC；
用于接收扩展框架构中***控制卡SCC环回的1PPS信号，并计算发送的1PPS信号与环回1PPS信号的相位差，通过通讯接口将两个1PPS信号的相位差发送至扩展框架构的***控制卡SCC；
用于接收***控制卡SCC提供的扩展框架构在位信息，并将在位信息反馈给主框架构中的管理控制单元；
用于接收***控制卡SCC发送的配置查询响应、告警、事件信息，并反馈给主框架构中的管理控制单元。
4.根据权利要求1所述的一种简易型时间频率同步设备扩展输出***，其特征在于，扩展框架构包括***控制卡SCC、电源单元和风扇单元，***控制卡SCC、电源单元和风扇单元均连接第二背板单元，第二背板单元连接时间同步业务输出单元TOUC和频率同步业务输出单元FOUC。
5.根据权利要求4所述的一种简易型时间频率同步设备扩展输出***，其特征在于，***控制卡SCC用于从扩展输出接口卡EXC中恢复时间同步1PPS+TOD信号、频率同步10MHz信号和管理配置指令；
用于将接收到的1PPS信号进行环回，发送给主框架构的扩展输出接口卡EXC；
用于根据扩展输出接口卡EXC发送的两个1PPS信号相位差数据，对接收到的1PPS信号进行相位延迟补偿，相位延迟补偿值等于相位差的二分之一，这样扩展框架构的1PPS就与主框***1PPS做到相位对齐；
用于通过第二背板单元将相位延迟补偿后的时间同步1PPS+TOD信号和频率同步10MHz信号发送到各个输出单元；
用于通过第二背板单元对各个输出单元和风扇单元进行控制，同时收集各个输出单元、电源单元和风扇单元的状态信息，将各个单元的状态信息上报到主框架构；
用于上报扩展框架构在位信息给主框。
6.根据权利要求1所述的一种简易型时间频率同步设备扩展输出***，其特征在于，扩展输出接口卡EXC与***控制卡SCC通过DB25接口连接。
7.根据权利要求1所述的一种简易型时间频率同步设备扩展输出***，其特征在于，扩展输出接口卡EXC与***控制卡SCC通过25芯双绞电缆进行信号传输，信号电平为RS422差分电平，线缆内有如下信号：
1PPS_MtoS+，用于主框架构到扩展框架构的1PPS信号差分正端；
1PPS_MtoS-，用于主框架构到扩展框架构的1PPS信号差分负端；
1PPS_StoM+，用于扩展框架构到主框架构环回的1PPS信号差分正端；
1PPS_StoM-，用于扩展框架构到主框架构环回的1PPS信号差分正端；
TOD_MtoS+，用于主框架构到扩展框架构的TOD信号差分正端；
TOD_MtoS-，用于主框架构到扩展框架构的TOD信号差分负端；
CLK10M_MtoS+，用于主框架构到扩展框架构的10MHz信号差分正端；
CLK10M_MtoS-，用于主框架构到扩展框架构的10MHz信号差分负端；
COM_MtoS+，用于主框架构到扩展框架构的通讯信号差分正端；
COM_MtoS-，用于主框架构到扩展框架构的通讯信号差分负端；
COM_StoM+，用于扩展框架构到主框架构的通讯信号差分正端；
COM_StoM-，用于扩展框架构到主框架构的通讯信号差分正端；
ONLINE_StoM+，用于扩展框架构到主框架构的设备在位信号差分正端；
ONLINE_StoM-，用于扩展框架构到主框架构的设备在位信号差分负端；
GND为信号地。
8.根据权利要求1所述的一种简易型时间频率同步设备扩展输出***，其特征在于，扩展输出接口卡EXC包括接收第一背板单元的FPGA，FPGA连接件线路驱动器，线路驱动器连接DB25接头；
FPGA接收通过第一背板单元发送的时间同步1PPS+TOD信号、频率同步10MHz信号和管理配置指令，FPGA将时间同步1PPS+TOD信号、频率同步10MHz信号以及通讯信号发送到线路驱动器，FPGA计算扩展框架构环回的1PPS信号与主框1PPS信号的相位差，并将相位差通过通讯信号发送到线路驱动器，FPGA解析扩展框架构发送的通讯信号内的配置查询响应、告警、事件信息，上报给管理控制单元，FPGA解析扩展框架构的在位信息上报给管理控制单元。
9.根据权利要求1所述的一种简易型时间频率同步设备扩展输出***，其特征在于，***控制卡SCC包括连接第二背板单元的FPGA，FPGA连接线路驱动器，线路驱动器连接DB25接头；
线路驱动器模块将从DB25接头接收到RS422电平信号转成LVTTL信号送到FPGA，将FPGA发送的LVTTL信号转成RS422电平信号发送到DB25接头；FPGA将接收到的1PPS信号进行环回，发送给主框架构；FPGA根据扩展输出接口卡EXC发送的两个1PPS信号相位差数据，对接收到的1PPS信号进行相位延迟补偿，相位延迟补偿值等于相位差的二分之一；FPGA通过第二背板单元将相位延迟补偿后的时间同步1PPS+TOD信号和频率同步10MHz信号发送到各个输出单元；FPGA通过第二背板单元对各个输出单元和风扇单元进行控制，同时收集各个输出单元、电源单元和风扇单元的状态信息，通过通讯接口将各个单元的状态信息上报到主框架构；FPGA上报扩展框结构的在位信息给主框架构。
CN201711195588.0A 2017-11-24 2017-11-24 一种简易型时间频率同步设备扩展输出*** Active CN107819540B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711195588.0A CN107819540B (zh) 2017-11-24 2017-11-24 一种简易型时间频率同步设备扩展输出***

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711195588.0A CN107819540B (zh) 2017-11-24 2017-11-24 一种简易型时间频率同步设备扩展输出***

Publications (2)

Publication Number Publication Date
CN107819540A true CN107819540A (zh) 2018-03-20
CN107819540B CN107819540B (zh) 2019-05-21

Family

ID=61610043

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711195588.0A Active CN107819540B (zh) 2017-11-24 2017-11-24 一种简易型时间频率同步设备扩展输出***

Country Status (1)

Country Link
CN (1) CN107819540B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110752877A (zh) * 2019-11-04 2020-02-04 深圳市慧宇***有限公司 光纤中传递时间频率信号的***和方法
WO2023276294A1 (ja) * 2021-06-28 2023-01-05 古野電気株式会社 受信装置、異常検出方法および異常検出プログラム

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040066869A1 (en) * 2002-10-02 2004-04-08 Nec Corporation Apparatus and method for re-synchronization of transmitted serial signal of data frame and idle pattern
CN103163780A (zh) * 2011-12-13 2013-06-19 河南省电力公司安阳供电公司 电力网gps/北斗双***卫星同步时钟***
CN103269263A (zh) * 2013-05-17 2013-08-28 浙江赛思电子科技有限公司 基于自定义扩展时钟和通信总线的rs422/485时间码扩展输出的装置和方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040066869A1 (en) * 2002-10-02 2004-04-08 Nec Corporation Apparatus and method for re-synchronization of transmitted serial signal of data frame and idle pattern
CN103163780A (zh) * 2011-12-13 2013-06-19 河南省电力公司安阳供电公司 电力网gps/北斗双***卫星同步时钟***
CN103269263A (zh) * 2013-05-17 2013-08-28 浙江赛思电子科技有限公司 基于自定义扩展时钟和通信总线的rs422/485时间码扩展输出的装置和方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110752877A (zh) * 2019-11-04 2020-02-04 深圳市慧宇***有限公司 光纤中传递时间频率信号的***和方法
CN110752877B (zh) * 2019-11-04 2021-12-07 深圳市慧宇***有限公司 光纤中传递时间频率信号的***和方法
WO2023276294A1 (ja) * 2021-06-28 2023-01-05 古野電気株式会社 受信装置、異常検出方法および異常検出プログラム

Also Published As

Publication number Publication date
CN107819540B (zh) 2019-05-21

Similar Documents

Publication Publication Date Title
CN107727926B (zh) 一种时间频率测量方法和装置
CN105515708B (zh) 基于fc网络的一种时钟同步精度测试装置及方法
CN103188066A (zh) 基准时钟信号处理方法及装置
CN107819540A (zh) 一种简易型时间频率同步设备扩展输出***
US20100005333A1 (en) Microtca carrier, clock card and method for providing a clock
CN107968693B (zh) 一种时间频率同步设备扩展输出***
CN109283829A (zh) 一种区域时钟***的控制方法
CN101425892B (zh) 一种***时钟的实现方法、***和时钟功能板
CN105119703A (zh) 多制式时钟MicroTCA***及时钟管理方法
CN101217380B (zh) 一种atca机框及机框***
WO2016141724A1 (zh) 一种实时总线及其实现方法
CN109614285B (zh) 用于综合模块化航电***的配置管理方法
CN203734770U (zh) 一种基于网络的集分式拼接控制显示***
CN111447028B (zh) 一种时间同步方法和设备
CN106774637A (zh) 一种利用1pps信号进行计算机校时的装置及方法
Cisco IPX Cabling Summary
Cisco IPX Cabling Summary
CN207232857U (zh) 一种双网双cpu通信功能的变电站通信服务器***
Cisco IPX Cabling Summary
Cisco IPX Cabling Summary
Cisco IPX Cabling Summary
CN104078089B (zh) 一种核电站机组的分布式控制***及其时钟同步的方法
Cisco IPX Cabling Summary
Cisco IPX Cabling Summary
Cisco IPX Cabling Summary

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
PP01 Preservation of patent right
PP01 Preservation of patent right

Effective date of registration: 20200526

Granted publication date: 20190521

PD01 Discharge of preservation of patent
PD01 Discharge of preservation of patent

Date of cancellation: 20230526

Granted publication date: 20190521