CN107809223B - 低温度系数时钟信号发生器 - Google Patents

低温度系数时钟信号发生器 Download PDF

Info

Publication number
CN107809223B
CN107809223B CN201610808100.6A CN201610808100A CN107809223B CN 107809223 B CN107809223 B CN 107809223B CN 201610808100 A CN201610808100 A CN 201610808100A CN 107809223 B CN107809223 B CN 107809223B
Authority
CN
China
Prior art keywords
terminal
transistor
output
voltage
reset
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610808100.6A
Other languages
English (en)
Other versions
CN107809223A (zh
Inventor
王洋
吴建舟
张义忠
支豪
章彬
王正香
黄燕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP USA Inc
Original Assignee
NXP USA Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NXP USA Inc filed Critical NXP USA Inc
Priority to CN201610808100.6A priority Critical patent/CN107809223B/zh
Priority to US15/366,845 priority patent/US10027312B2/en
Publication of CN107809223A publication Critical patent/CN107809223A/zh
Application granted granted Critical
Publication of CN107809223B publication Critical patent/CN107809223B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • H03K3/011—Modifications of generator to compensate for variations in physical values, e.g. voltage, temperature
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/20—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising resistance and either capacitance or inductance, e.g. phase-shift oscillator
    • H03B5/24—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising resistance and either capacitance or inductance, e.g. phase-shift oscillator active element in amplifier being semiconductor device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/023—Generators characterised by the type of circuit or by the means used for producing pulses by the use of differential amplifiers or comparators, with internal or external positive feedback
    • H03K3/0231—Astable circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K4/00—Generating pulses having essentially a finite slope or stepped portions
    • H03K4/06—Generating pulses having essentially a finite slope or stepped portions having triangular shape
    • H03K4/08—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape
    • H03K4/48—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices
    • H03K4/50—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices in which a sawtooth voltage is produced across a capacitor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Manipulation Of Pulses (AREA)
  • Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)

Abstract

本公开涉及一种低温度系数时钟信号发生器。用于生成低温度系数(LTC)时钟信号的张弛振荡器包括基准电压发生器和振荡器。基准电压发生器生成LTC电流和带隙基准电压。基准电压发生器包括正温度系数(PTC)电阻器以补偿温度变化的影响。振荡器接收LTC电流和带隙基准电压，并生成时钟信号。在另一个实施例中，基准电压发生器生成随温度变化的充电电流。振荡器接收充电电流并生成第一输出信号和第二输出信号。置位比较器和复位比较器包括确定置位比较器和复位比较器的增益的PTC电阻器。PTC电阻器通过改变置位比较器和复位比较器的增益来补偿由于温度变化引起的第一输出信号和第二输出信号的变化。

Description

低温度系数时钟信号发生器
技术领域
本发明总体涉及集成电路，并且更具体地，涉及生成低温度系数(LTC)时钟信号的振荡器电路。
背景技术
诸如环形振荡器、电压控制的振荡器(VCO)、张弛振荡器等的振荡器电路用于生成周期振荡信号。例如，在诸如DC/DC转换器、计数器、移位器、微控制器的电路以及调制电路中使用张弛振荡器电路来生成时钟信号。通常地，张弛振荡器包括生成充电电流的基准电流发生器和基于充电电流生成输出时钟信号的振荡器。振荡器包括开关、置位电容器和复位电容器、比较器以及一些逻辑电路***。
置位电容器和复位电容器经由开关连接到基准电流发生器以接收充电电流。开关接收置位信号和复位信号，并且当置位信号激活时向置位电容器提供充电电流以将置位电容器充电至第一输入电压。当复位信号激活时，开关向复位电容器提供充电电流以将复位电容器充电至第二输入电压。一个比较器用于将基准电压与来自置位电容器的第一输入电压进行比较，并且另一个比较器用于将基准电压与来自复位电容器的第二输入电压进行比较。比较器输出被异或以生成输入时钟信号，并且输入时钟信号用于生成置位信号和复位信号，置位信号和复位信号中的一个包括输出时钟信号。
然而，张弛振荡器电路的诸如充电电流、基准电压、置位电容器和复位电容器的电容、电阻器的电阻等等的各种电路分量对温度变化是敏感的，并且输出时钟信号的频率将随着电路参数变化。因此，输出时钟信号频率随着温度变化而显著地变化，这是不希望的，因为张弛振荡器电路可能提供可能引起电子电路发生故障的不正确的输出时钟信号。
解决温度敏感性的一种方式是在张弛振荡器电路中包括正温度系数(PTC)电阻器和负温度系数(NTC)电阻器两者。PTC电阻器增大电阻以补偿对应的NTC电路分量随着温度增大而引起的电路参数的减小。NTC电阻器减小电阻以补偿对应PTC电路分量随着温度减小而引起的电路参数的增大。使用FD-SOI技术制备的张弛振荡器电路已经优化了功耗。然而，难以使用FD-SOI技术制备NTC电阻器。因此，使用PTC和NTC电阻器两者的张弛振荡器难以使用FD-SOI技术来制备。
存在生成输出时钟信号、对温度变化较不敏感以及具有优化的功耗的张弛振荡器将是有利的。
附图说明
当结合附图阅读时，本发明的优选实施例的以下具体描述将被更好地理解。本发明通过示例的方式来进行说明，并且不受限于附图，在附图中，相同的附图标记指示相同的元件。
图1是根据本发明的实施例的用于生成低温度系数(LTC)时钟信号的张弛振荡器的示意性电路图；
图2是根据本发明的另一个实施例的用于生成LTC时钟信号的张弛振荡器的示意性电路图；以及
图3是说明图2的张弛振荡器的各种信号的时序图。
具体实施方式
以下结合附图阐述的具体描述意在作为本发明的当前优选实施例的描述，而不意在代表可以实施本发明的仅有形式。应当理解，可以通过意在包含在本发明的精神和范围内的不同实施例实现相同或等效功能。在附图中，相同标号始终用于指示相同元件。此外，术语“包括”、“包含”或它们的任何其它变形意在覆盖非排他性的包括，以使得包括元件列表的模块、电路、装置组件、方法步骤和结构可以包括没有明显列出或者这些模块、电路、步骤或装置组件所固有的其它元件。在本说明书中，术语“栅极”、“源极”和“漏极”可以分别与术语“基极”、“发射极”和“集电极”互换。此外，术语“耦接”和“连接”可以指的是元件之间的直接连接和间接连接两者。如本文所使用的，术语“多路复用器”已经缩写为“mux”。
在一个实施例中，本发明提供了用于生成低温度系数(LTC)时钟信号的张弛振荡器电路。张弛振荡器电路包括第一至第四晶体管、第一至第二电流路径、第一至第二放大器、第一电阻器梯和振荡器。第一晶体管具有连接到电源电压的源极和提供第一LTC电流的漏极。第一电流路径包括第一和第二串联连接的电阻器，并且第二电流路径包括第三电阻器。第一电阻器具有连接到第一晶体管的漏极和第三电阻器的第一端子的第一端子以形成输出带隙电压的第一节点。第一电阻器具有连接到第二电阻器的第一端子的第二端子以形成第二节点。第一电阻器的第一端子接收第一与绝对温度成比例(PTAT)的电流，并在第二节点处生成第一电压。第二晶体管具有连接到第二电阻器的第二端子的发射极和连接到地的基极端子和集电极端子。第三晶体管具有连接到第二晶体管的基极端子的基极端子和集电极端子。第三晶体管具有连接到第三电阻器的第二端子的发射极以形成第三节点。第三电阻器的第一端子接收第二PTAT电流，并在第三节点处生成第二电压。第一放大器接收第一和第二电压，并基于第一电压与第二电压的比较输出第一输出信号。当第一电压大于第二电压时，第一放大器激活第一输出信号，并且当第一电压小于第二电压时，第一放大器使第一输出信号去激活。第一电阻器梯连接在第一节点与地之间以接收与绝对温度互补(CTAT)的电流。第一LTC电流是第一PTAT电流、第二PTAT电流和CTAT电流的总和。第一电阻器梯包括一组串联连接的正温度系数(PTC)电阻器。第二放大器接收并缓冲带隙电压，并且生成为LTC电压的第二输出信号。第四晶体管具有连接到电源电压的源极、连接到第一晶体管的栅极的栅极以及镜像第一LTC电流并生成第二LTC电流的漏极。振荡器连接到第二放大器以接收作为基准电压的第二输出信号，并且连接到第四晶体管的漏极以接收第二LTC电流，并生成LTC时钟信号。
在另一个实施例中，本发明提供了用于生成低温度系数(LTC)时钟信号的张弛振荡器电路。张弛振荡器电路包括置位放电晶体管和复位放电晶体管、置位复位(SR)锁存器以及置位比较器和复位比较器。置位放电晶体管和复位放电晶体管分别连接在置位电容器和复位电容器的两端。SR锁存器具有耦接到置位放电晶体管的栅极的置位输出端子以及耦接到复位放电晶体管的栅极的复位输出端子。置位输出端子输出置位信号，而复位输出端子输出复位信号。SR锁存器还具有耦接到其复位输出端子的置位输入端子、接收外部复位信号的复位输入端子以及接收时钟信号的时钟输入端子。当置位信号被激活时，置位电容器接收充电电流并被充电至第一输入电压。类似地，当复位信号被激活时，复位电容器接收充电电流并被充电至第二输入电压。置位比较器具有耦接到置位电容器的第一端子的第一输入、接收基准电压的第二输入以及通过异或门耦接到时钟输入端子以输出第一输出信号的输出。置位比较器包括第一和第二输入晶体管、第一和第二串联连接的电阻器、第一和第二偏置晶体管、第一控制晶体管以及第一输出晶体管。第一和第二输入晶体管形成一对并联耦接的晶体管，这一对并联耦接的晶体管具有接收第一基准电流的公共节点。第一输入晶体管具有向置位比较器的第一输入提供第一输入电压的栅极。第二输入晶体管具有向置位比较器的第二输入提供基准电压的栅极。第一和第二串联连接的电阻器连接在第一和第二输入晶体管的漏极之间。第一和第二电阻器是正温度系数(PTC)电阻器。第一和第二偏置晶体管各自具有连接到第一和第二串联连接的电阻器之间的节点的栅极，以及连接到地的源极。第一和第二偏置晶体管的漏极分别连接到第一和第二输入晶体管的漏极。第二输入晶体管的漏极和第二偏置晶体管的漏极的连接形成第一中间节点，在第一中间节点处提供第一中间输出信号。第一控制晶体管具有连接到置位输出端子的栅极和连接到电源电压的源极。第一输出晶体管具有连接到第一中间节点以接收第一中间输出信号的栅极、连接到地的源极以及连接到第一控制晶体管的漏极的漏极。第一控制晶体管的漏极和第一输出晶体管的漏极的连接形成第一输出节点，在第一输出节点处提供第一节点电压。第一节点电压的反相版本输出作为第一输出信号。复位比较器具有耦接到复位电容器的第一端子的第一输入、接收基准电压的第二输入以及通过异或门耦接到时钟输入端子以输出第二输出信号的输出。张弛振荡器电路提供置位信号和复位信号中的至少一个作为LTC时钟信号。
本发明的各个实施例提供了用于生成低温度系数(LTC)时钟信号的张弛振荡器电路。张弛振荡器电路包括电流发生器和振荡器。电流发生器生成充电电流。振荡器连接到电流发生器以接收充电电流并生成LTC时钟信号。LTC时钟信号随温度变化几乎没有变化。在一个实施例中，电流发生器是带隙基准发生器。电流发生器包括第一至第四晶体管、第一和第二电流路径以及第一电阻器梯。在第一晶体管的漏极处生成第一LTC电流。第一电流路径包括第一和第二PTC电阻器，以及第二电流路径包括第三PTC电阻器。第一电流路径接收第一PTAT电流以及第二电流路径接收第二PTAT电流。第一电阻器梯接收CTAT电流。第一和第二PTAT电流与温度成正比，而CTAT电流与温度成反比。因此，通过CTAT电流的变化补偿第一和第二PTAT电流的变化。第一LTC电流是第一和第二PTAT电流以及CTAT电流的总和并且保持恒定，而不论温度如何变化。第四晶体管具有镜像第一LTC电流并生成第二LTC电流的漏极。第二LTC电流是电流发生器的充电电流。振荡器接收第二LTC电流并生成LTC时钟信号。当温度变化时，第一和第二PTAT电流以及CTAT电流改变以补偿温度变化的影响，并且生成第二LTC电流。
在另一个实施例中，电流发生器提供为正温度系数(PTC)充电电流和负温度系数(NTC)充电电流中的至少一种的充电电流。充电电流随着温度变化而显著地变化。振荡器接收充电电流，补偿充电电流变化的影响并且生成LTC时钟信号，该LTC时钟信号随着温度变化几乎没有变化。振荡器包括置位复位(SR)锁存器、置位电容器和复位电容器、置位放电晶体管和复位放电晶体管以及置位比较器和复位比较器。SR锁存器接收时钟信号并生成置位信号和复位信号。置位电容器接收充电电流并被充电至第一输入电压。复位电容器接收充电电流并被充电至第二输入电压。置位比较器对第一输入电压与基准电压进行比较并且生成第一输出信号。置位比较器包括改变置位比较器的增益的第一和第二PTC电阻器。因此，置位比较器的增益与温度成正比。此外，第一输出信号的延迟与置位比较器的增益成反比。因此，置位比较器的第一和第二PTC电阻器提供与温度成反比的第一输出信号的延迟。类似地，复位比较器对第二输入电压与基准电压进行比较并且生成第二输出信号。复位比较器包括改变复位比较器的增益的第三和第四PTC电阻器。因此，复位比较器的增益与温度成正比。此外，第二输出信号的延迟与复位比较器的增益成反比。因此，复位比较器的第三和第四PTC电阻器提供与温度成反比的第二输出信号的延迟。
置位比较器和复位比较器的PTC电阻器通过调节第一和第二输出信号的延迟来补偿温度变化的影响。SR锁存器接收第一和第二输出信号的异或作为时钟信号，并且激活置位信号和复位信号中的至少一个。张弛振荡器电路提供置位信号和复位信号中的至少一个作为LTC时钟信号。
张弛振荡器电路不包括NTC电阻器，所以诸如全耗尽的绝缘体上硅(FD-SOI)的制备工艺(不适合于NTC电阻器的制备)可以用于制备张弛振荡器电路。
现在参考图1，示出了根据本发明的实施例的用于生成低温度系数(LTC)时钟信号的张弛振荡器电路100的示意性电路图。张弛振荡器电路100包括第一至第四晶体管102-108、第一至第三电阻器110-114、第一和第二放大器116和118、第一和第二电阻器梯120和122、多路复用器或mux 124以及振荡器126。第一电阻器梯120包括一组串联连接的正温度系数(PTC)电阻器，其中的三个示出为第一至第三PTC电阻器128a-128c。第二电阻器梯122包括一组串联连接的电阻器，其中的三个示出为第一至第三修整电阻器130a-130c。振荡器126包括开关132、第一和第二电容器134a和134b、第一和第二比较器136a和136b以及逻辑电路138。
第一和第四晶体管102和108具有连接到电源电压VDD的源极端子。第一晶体管102具有连接到第四晶体管108的栅极端子的栅极端子以形成电流镜。第一晶体管102的漏极端子输出第一LTC电流ILTC1。第四晶体管108的漏极端子镜像第一LTC电流ILTC1并生成第二LTC电流ILTC2。
第一和第二电阻器110和112串联连接以形成第一电流路径，并且第三电阻器114形成第二电流路径。在当前优选实施例中，第一电阻器110的电阻是第二电阻器112的电阻的“x”倍，其中x是正整数。第一电阻器110的电阻等于第三电阻器114的电阻。此外，第一至第三电阻器110-114是PTC电阻器。因此，第一至第三电阻器110-114的电阻与温度成正比。第一和第三电阻器110和114各自具有连接到第一晶体管102的漏极端子的第一端子以形成第一节点N1。在第一节点N1处输出为LTC电压的带隙电压VBG。第二电阻器112的第一端子连接到第一电阻器110的第二端子以形成第二节点N2。此外，第一PTAT电流IPTAT1流过第一电流路径，并且第二PTAT电流IPTAT2流过第二电流路径。当第一PTAT电流IPTAT1流过第一电流路径时，在第二节点N2处输出第一电压V1。
第二晶体管104具有连接到第二电阻器112的第二端子的发射极端子、连接到地的集电极端子和连接到其集电极端子的基极端子。第三晶体管106具有连接到第三电阻器114的第二端子的发射极端子、连接到地的集电极端子和连接到其集电极端子的基极端子。第三晶体管106的发射极端子和第三电阻器114的第二端子形成第三节点N3。当第二PTAT电流IPTAT2流过第二电流路径时，在第三节点N3处输出第二电压V2。在当前优选实施例中，第一和第四晶体管102和108是p沟道金属氧化物半导体(PMOS)晶体管，而第二和第三晶体管104和106是正-负-正双极结型结晶体管(PNP BJT)。第二晶体管104的区域是第三晶体管106的区域的“y”倍，其中“y”是正整数。
第一放大器116具有连接到第二节点N2以接收第一电压V1的第一端子、连接到第三节点N3以接收第二电压V2的第二端子以及基于第一电压V1与第二电压V2的比较输出第一输出信号VOUT1的输出端子。当第一电压V1大于第二电压V2时，第一放大器116激活第一输出信号VOUT1，当第一电压V1小于第二电压V2时，第一放大器116使第一输出信号VOUT1去激活。第一放大器116的输出端子连接到第一和第四晶体管102和108的栅极端子。
第一电阻器梯120接收CTAT电流ICTAT。第一和第二电流路径补偿由于温度增大引起的第一LTC电流ILTC1的变化的影响，并且第一电阻器梯120补偿由于温度降低引起的第一LTC电流ILTC1的变化的影响。因此，降低了由于温度变化引起的第一LTC电流ILTC1的变化。
第二放大器118具有连接到其输出端子的第一端子和连接到第一节点N1以接收带隙电压VBG的第二端子。在当前优选实施例中，第二放大器118是单位增益放大器。第二放大器118缓冲带隙电压VBG并且在其输出端子处生成第二输出信号VOUT2。由于基于带隙电压VBG生成第二输出信号VOUT2，因此第二输出信号VOUT2是LTC电压。
第二电阻器梯122连接到第二放大器118的输出端子和地。第二电阻器梯122接收第二输出信号VOUT2并生成多个中间基准电压，这些多个中间基准电压包括第一至第三中间基准电压VI1-VIn。
mux 124连接到第二放大器118的输出端子和第二电阻器梯122以分别接收第二输出信号VOUT2和多个中间基准电压VI1-VIn。mux 124还接收选择信号VSEL。mux 124具有输出由选择信号VSEL指定的第二输出信号VOUT2和多个中间基准电压VI1-VIn的中间基准电压中的一个作为基准电压VREF的输出端子。由于基于第二输出信号VOUT2生成基准电压VREF，因此基准电压VREF是LTC电压。
在当前优选实施例中，振荡器126是张弛振荡器。振荡器126连接到第四晶体管108的漏极端子以接收第二LTC电流ILTC2，并且连接到mux 124以接收基准电压VREF。振荡器126基于第二LTC电流ILTC2和基准电压VREF生成LTC时钟信号。
第一和第二电容器134a和134b通过基于控制信号激活的开关132接收第二LTC电流ILTC2。在一个实施例中，控制信号是LTC时钟信号。当开关132连接到第一电容器134a时，开关132向第一电容器134a提供第二LTC电流ILTC2并将第一电容器134a充电至第一充电电压VC1。类似地，当开关132连接到第二电容器134b时，开关132向第二电容器134b提供第二LTC电流ILTC2并将第二电容器134b充电至第二充电电压VC2。
第一比较器136a具有连接到mux 124的输出端子以接收基准电压VREF的第一端子和连接到第一电容器134a以接收第一充电电压VC1的第二端子。第一比较器136a具有基于第一充电电压VC1与基准电压VREF的比较输出第一触发信号VT1的输出端子。当第一充电电压VC1大于基准电压VREF时，第一比较器136a激活第一触发信号VT1，并且当第一充电电压VC1小于基准电压VREF时，第一比较器136a使第一触发信号VT1去激活。
第二比较器136b具有连接到mux 124的输出端子以接收基准电压VREF的第一端子和连接到第二电容器134b以接收第二充电电压VC2的第二端子。第二比较器136b具有基于第二充电电压VC2与基准电压VREF的比较输出第二触发信号VT2的输出端子。当第二充电电压VC2小于基准电压VREF时，第二比较器136b激活第二触发信号VT2，并且当第二充电电压VC2大于基准电压VREF时，第二比较器136b使第二触发信号VT2去激活。由于基于第二LTC电流ILTC2和基准电压VREF生成第一和第二触发信号VT1和VT2，因此第一和第二触发信号VT1和VT2是LTC电压。
逻辑电路138连接到第一和第二比较器136a和136b以接收第一和第二触发信号VT1和VT2，并且生成LTC时钟信号。在一个实施例中，逻辑电路138包括置位复位(SR)锁存器(未示出)，SR锁存器具有置位输入端子、接收外部复位信号的复位输入端子、接收时钟信号的时钟输入端子、输出置位信号的置位输出端子和耦接到其置位输入端子来输出复位信号的复位输出端子。逻辑电路138进一步包括接收第一和第二触发信号VT1和VT2并生成时钟信号的异或门(未示出)。基于时钟信号切换(toggle)置位信号和复位信号的逻辑状态，时钟信号基于第一和第二触发信号VT1和VT2而生成。因此。LTC时钟信号具有由温度变化引起的最小变化。
在操作中，第一和第二电流路径分别接收第一和第二PTAT电流IPTAT1和IPTAT2。第一和第二PTAT电流IPTAT1和IPTAT2与温度成正比。第一PTAT电流IPTAT1流过第一电流路径并在第一节点N1处生成第一电压V1。类似地，第二PTAT电流IPTAT2流过第二电流路径并在第二节点N2处生成第二电压V2。第一放大器116对第一和第二电压V1和V2进行比较，并且生成第一输出信号VOUT1。
第一放大器116像误差放大器一样操作，其调制第一和第二PTAT电流IPTAT1和IPTAT2以使得第一和第二电压V1和V2保持恒定。当第一电压V1大于第二电压V2时，第一放大器116激活第一输出信号VOUT1。因此，当第一LTC电流ILTC1减小时，第一和第二PTAT电流IPTAT1和IPTAT2减小。当第一和第二PTAT电流IPTAT1和IPTAT2减小时，第一电压V1由于第一和第二电阻器110和112两端的压降的减小而减小，并且第二电压V2由于第三电阻器114两端的压降的减小而减小。然而，第一和第二电阻器110和112两端的压降的减小大于第三电阻器114两端的压降的减小。当第一电压V1小于第二电压V2时，第一放大器116使第一输出信号VOUT1去激活。第一放大器116使第一输出信号VOUT1去激活直到第一电压V1等于第二电压V2为止。因此，第一放大器116通过变化第一输出信号(VOUT1)来补偿第一电压V1的增大。
类似地，当第一电压V1小于第二电压V2时，第一放大器116使第一输出信号VOUT1去激活。因此，第一LTC电流ILTC1增大，并且第一和第二PTAT电流IPTAT1和IPTAT2增大。当第一和第二PTAT电流IPTAT1和IPTAT2增大时，第一电压V1也由于第一和第二电阻器110和112两端的压降的增大而增大，并且第二电压V2由于第三电阻器114两端的压降的增大而增大。然而，第一和第二电阻器110和112两端的压降的增大大于第三电阻器114两端的压降的增大。当第一电压V1大于第二电压V2时，第一放大器116激活第一输出信号VOUT1。第一放大器116激活第一输出信号VOUT1直到第一电压V1等于第二电压V2为止。因此，第一放大器116通过变化第一输出信号(VOUT1)来补偿第一电压V1的减小。第一电阻器梯120接收CTAT电流ICTAT，CTAT电流ICTAT与温度成反比。
当温度增大时，第一和第二PTAT电流IPTAT1和IPTAT2增大，而CTAT电流ICTAT减小。由于第一和第二PTAT电流IPTAT1和IPTAT2增大，因此第一和第二电压V1和V2随着温度增大而增大。然而，第一电压V1的增大大于第二电压V2的增大。当第一电压V1大于第二电压V2时，第一放大器116激活第一输出信号VOUT1。使第一和第二PTAT电流IPTAT1和IPTAT2变化为使得第一电压V1等于第二电压V2，从而补偿温度增大的影响。
当温度降低时，第一和第二PTAT电流IPTAT1和IPTAT2减小，而CTAT电流ICTAT增大。由于第一和第二PTAT电流IPTAT1和IPTAT2减小，因此第一和第二电压V1和V2随着温度降低而减小。然而，第一电压V1的减小大于第二电压V2的减小。当第一电压V1小于第二电压V2时，第一放大器116使第一输出信号VOUT1去激活。使第一和第二PTAT电流IPTAT1和IPTAT2变化为使得第一电压V1等于第二电压V2，从而补偿温度降低的影响。因此，第一LTC电流ILTC1保持恒定，而不论温度变化如何。
第四晶体管108镜像第一LTC电流ILTC1并生成第二LTC电流ILTC2。由于第一LTC电流ILTC1随温度变化具有较小的变化，因此第二LTC电流ILTC2也随温度变化具有较小的变化。此外，第二放大器118缓冲带隙电压VBG并且生成第二输出信号VOUT2。因此，第二电阻器梯122基于带隙电压VBG生成中间基准电压VI1-VIn。mux 124基于选择信号VSEL提供多个中间基准电压VI1-VIn的中间基准电压和第二输出信号VOUT2中的至少一个作为基准电压VREF。振荡器126接收第二LTC电流ILTC2和基准电压VREF，并生成LTC时钟信号。
由于第二LTC电流ILTC2和基准电压VREF相对于温度变化具有最小变化，因此由振荡器126生成的LTC时钟信号相对于温度变化具有最小变化。张弛振荡器电路100仅包括PTC电阻器。因此，这种张弛振荡器电路100可以使用FD-SOI技术来制造，该技术不适合于NTC电阻器的制备。
现在参考图2，示出了根据本发明的另一个实施例的用于生成LTC时钟信号的张弛振荡器电路100的示意性电路图。张弛振荡器电路100包括电流发生器202、置位放电晶体管和复位放电晶体管204和206、置位电容器和复位电容器208和210、SR锁存器212以及置位比较器和复位比较器214和216。电流发生器202包括放大器218、第一和第二电流发生器晶体管220和222以及中间电阻器224。张弛振荡器电路100还包括异或门226。置位比较器214包括第一和第二输入晶体管228a和228b、第一和第二电阻器230a和230b、第一和第二偏置晶体管232a和232b、第一控制晶体管234以及第一输出晶体管236。置位比较器214还包括第一和第二中间晶体管238和240、第一中间电容器242、第一反相器244以及第一输出反相器246。复位比较器216包括第三和第四输入晶体管248a和248b、第三和第四电阻器250a和250b、第三和第四偏置晶体管252a和252b、第二控制晶体管254以及第二输出晶体管256。复位比较器216包括第三和第四中间晶体管258和260、第二中间电容器262、第二反相器264以及第二输出反相器266。张弛振荡器电路100还包括第一和第二旁路晶体管268和270以及复位晶体管272。
电流发生器202接收中间基准电压VIREF并生成充电电流IC，充电电流IC是PTC电流和NTC电流中的至少一种。在当前优选实施例中，电流发生器202是接收基准电压VREF并生成充电电流IC的电压至电流转换器。
放大器218具有接收基准电压VREF的正输入端子、连接到第一电流发生器晶体管220的漏极端子以接收第一中间电压VINT1的负输入端子以及连接到第一和第二电流发生器晶体管220和222的栅极端子以输出第二中间电压VINT2的输出端子。第一电流发生器晶体管220具有连接到电源电压VDD的源极端子和输出第一中间电压VINT1的漏极端子。中间电阻器224连接在第一电流发生器晶体管220的漏极端子与地之间。第二电流发生器晶体管222具有连接到电源电压VDD的源极端子和输出充电电压IC的漏极端子。本领域技术人员将会理解，电流发生器202并不限于使用电压至电流转换器。可以用于生成充电电流IC的各种类型的电流发生器在本领域是公知的。
复位晶体管272具有接收外部复位信号VERST的栅极端子、连接到电流发生器202以接收充电电流IC的漏极端子以及连接到地的源极端子。当外部复位信号VERST被激活时，复位晶体管272使充电电流IC旁路。
第一旁路晶体管268具有接收置位信号VSET的栅极端子和连接到电流发生器202以接收充电电流IC的漏极端子。当置位信号VSET被激活时，第一旁路晶体管268向置位电容器208提供充电电流IC。
第二旁路晶体管270具有接收复位信号VRESET的栅极端子和连接到电流发生器202以接收充电电流IC的漏极端子。当复位信号VRESET被激活时，第二旁路晶体管270向复位晶体管210提供充电电流IC。
置位放电晶体管204具有连接到第一旁路晶体管268的源极端子的源极端子和连接到地的漏极端子。复位放电晶体管206具有连接到第二旁路晶体管270的源极端子的源极端子和连接到地的漏极端子。置位电容器208的第一端子连接到置位放电晶体管204的源极端子，并且置位电容器208的第二端子连接到地。复位电容器210的第一端子连接到复位放电晶体管206的源极端子，并且复位电容器210的第二端子连接到地。
SR锁存器212具有接收外部复位信号VERST的复位输入端子和接收时钟信号VCLK的时钟输入端子。在当前优选实施例中，SR锁存器212被配置为D触发器。SR锁存器212还具有耦接到置位放电晶体管204的栅极端子以输出置位信号VSET的置位输出端子，以及耦接到其置位输入端子和复位放电晶体管206的栅极端子以输出复位信号VRESET的复位输出端子。当SR锁存器212激活置位信号VSET时，置位电容器208从电流发生器202接收充电电流IC并被充电至第一输入电压V1。类似地，当SR锁存器212激活复位信号VRESET时，复位电容器210从电流发生器202接收充电电流IC并被充电至第二输入电压V2。
置位比较器214具有耦接到置位电容器208的第一端子以接收第一输入信号V1的第一输入、接收基准电压VREF的第二输入以及通过异或门226耦接到SR锁存器212的时钟输入端子以输出第一输出信号VOUT1的输出。基准电压VREF由基准电压发生器(未示出)生成。
第一输入晶体管228a具有接收第一基准电流IREF1的源极端子、连接到置位电容器208的第一端子以接收第一输入电压V1的栅极端子。第一输入晶体管228a的栅极端子提供置位比较器214的第一输入。第一电流源(未示出)提供第一基准电流IREF1。
第二输入晶体管228b具有接收第一基准电流IREF1的源极端子和提供置位比较器214的第二输入并接收基准电压VREF的栅极端子。
第一和第二电阻器230a和230b串联连接，并且第一和第二电阻器230a和230b的串联组合连接在第一和第二输入晶体管228a和228b的漏极之间。第一和第二电阻器230a和230b的电阻确定置位比较器214的增益。在当前优选实施例中，第一和第二电阻器230a和230b是PTC电阻器。因此，置位比较器214的增益与温度成正比。
第一偏置晶体管232a具有连接到串联连接的第一和第二电阻器230a和230b之间的节点的栅极端子、连接到地的源极端子以及连接到第一输入晶体管228a的漏极端子的漏极端子。
第二偏置晶体管232b具有连接到串联连接的第一和第二电阻器230a和230b之间的节点的栅极端子、连接到地的源极端子以及连接到第二输入晶体管228b的漏极端子的漏极端子。在由第二输入晶体管228b的漏极端子和第二偏置晶体管232b的漏极端子的互连形成的第一中间节点NI1处输出第一中间输出信号VIOUT1。
第一控制晶体管234具有连接到置位输出端子的栅极端子和连接到电源电压VDD的源极端子。第一输出晶体管236具有连接到第一中间节点NI1以接收第一中间输出信号VIOUT1的栅极端子、连接到地的源极端子以及连接到第一控制晶体管234的漏极端子的漏极端子。在由第一控制晶体管234的漏极端子和第一输出晶体管236的漏极端子的互连形成的第一输出节点NO1处输出第一节点电压VN1。
第一中间晶体管238具有接收外部复位信号VERST的栅极端子、连接到第一输出节点NO1的漏极端子以及连接到电源电压VDD的源极端子。第一中间电容器242是连接在第一输出节点NO1和地之间的寄生电容器。第二中间晶体管240具有通过第一反相器244连接到置位输出端子的栅极端子、连接到地的源极端子以及连接到第一中间节点NI1的漏极端子。第一输出反相器246接收第一节点电压VN1并输出第一输出信号VOUT1。
复位比较器216具有耦接到复位电容器210的第一端子以接收第二输入电压V2的第一输入和接收基准电压VREF的第二输入。复位比较器216还具有通过异或门226耦接到时钟输入端子以输出第二输出信号VOUT2的输出。
第三输入晶体管248a具有接收第二基准电流IREF2的源极端子和提供复位比较器216的第一输入的栅极端子。由电流源(未示出)提供第二基准电流IREF2。第三输入晶体管248a的栅极端子连接到复位电容器210的第一端子以接收第二输入电压V2。
第四输入晶体管248b具有接收第二基准电流IREF2的源极端子和提供复位比较器216的第二输入的栅极端子。第四输入晶体管248b的栅极端子接收基准电压VREF。
第三和第四电阻器250a和250b串联连接，并且第三和第四电阻器250a和250b的串联组合连接在第三和第四输入晶体管248a和248b的漏极端子之间。第三和第四电阻器250a和250b的电阻确定复位比较器216的增益。在当前优选实施例中，第三和第四电阻器250a和250b是PTC电阻器。因此，复位比较器216的增益与温度成正比。
第三偏置晶体管252a具有连接到串联连接的第三和第四电阻器250a和250b之间的节点的栅极端子、连接到地的源极端子以及连接到第三输入晶体管248a的漏极端子的漏极端子。
第四偏置晶体管252b具有连接到串联连接的第三和第四电阻器250a和250b之间的节点的栅极端子、连接到地的源极端子以及连接到第四输入晶体管248b的漏极端子的漏极端子。在由第四输入晶体管248b的漏极端子和第四偏置晶体管252b的漏极端子的互连形成的第二中间节点NI2处输出第二中间输出信号VIOUT2。
第二控制晶体管254具有连接到复位输出端子的栅极端子和连接到电源电压VDD的源极端子。第二输出晶体管256具有连接到第二中间节点NI2以接收第二中间输出信号VIOUT2的栅极端子、连接到地的源极端子以及连接到第二控制晶体管254的漏极端子的漏极端子。在由第二控制晶体管254的漏极端子和第二输出晶体管256的漏极端子的互连形成的第二输出节点NO2处输出第二节点电压VN2。
第三中间晶体管258具有接收外部复位信号VERST的栅极端子、连接到第二输出节点NO2的漏极端子以及连接到电源电压VDD的源极端子。第二中间电容器262是连接在第二输出节点NO2和地之间的寄生电容器。第四中间晶体管260具有通过第二反相器264连接到复位输出端子的栅极端子、连接到地的源极端子以及连接到第二中间节点NI2的漏极端子。第二输出反相器266接收第二节点电压VN2并输出第二输出信号VOUT2。
现在参考图3，示出了说明图2的张弛振荡器电路100的外部复位信号VERST、第一和第二输入电压V1和V2、第一和第二输出信号VOUT1和VOUT2、时钟信号VCLK以及置位信号和复位信号VSET和VRESET的时序图。
在操作中，在时间t1处，外部复位信号VERST去激活。SR锁存器212去激活置位信号VSET并且激活复位信号VRESET。复位放电晶体管206、第二控制晶体管254、第四中间晶体管260和第一旁路晶体管268关断。置位放电晶体管204、第一控制晶体管234、第一至第三中间晶体管238、240和258以及第二旁路晶体管270导通。置位放电晶体管204使置位电容器208放电。复位电容器210通过第二旁路晶体管270接收充电电流IC并且开始线性地充电。当第二输入电压V2等于基准电压VREF时，相等的电流流过第三和第四输入晶体管248a和248b。复位电容器210充电直到第二输入电压V2大于基准电压VREF为止。当第二输入电压V2大于基准电压VREF时，激活第二中间输出信号VIOUT2。
在时间t2处，当第二输入电压V2大于基准电压VREF时，第二中间输出信号VIOUT2被激活并且第二输出晶体管256导通。第二节点电压VN2降至零并且第二比较器216输出第二节点电压VN2的反相版本。复位比较器216激活第二输出信号VOUT2。由于第一输入电压V1小于基准电压VREF，第一中间输出信号VIOUT1被去激活并且第一输出晶体管236关断。第一节点电压VN1被充电至电源电压VDD的电压水平。置位比较器214输出第一节点电压VN1的反相版本，并且使第一输出信号VOUT1去激活。
异或门226向时钟输入端子提供去激活的第一输出信号VOUT1和激活的第二输出信号VOUT2的异或。SR锁存器212激活置位信号VSET并且去激活复位信号VRESET。此后，复位放电晶体管206和第一旁路晶体管268导通，而置位放电晶体管204和第二旁路晶体管270关断。复位放电晶体管206使复位电容器210放电。置位电容器208通过第一旁路晶体管268接收充电电流IC并开始充电。第一输入电压V1线性地增大。当第一输入电压V1等于基准电压VREF时，相等的电流流过第一和第二输入晶体管228a和228b。置位电容器208充电直到第一输入电压V1大于基准电压VREF为止。当第一输入电压V1大于基准电压VREF时，置位比较器214激活第一输出信号VOUT1。
在时间t3处，第一输入电压V1大于基准电压VREF，并且置位比较器214激活第一输出信号VOUT1。复位比较器216的功能与复位比较器216的功能类似。由于第二输入电压V2为零(即，小于基准电压VREF)，因此第二输出信号VOUT2被去激活。异或门226向时钟输入端子提供激活的第一输出信号VOUT1和去激活的第二输出信号VOUT2的异或。SR锁存器212使置位信号VSET去激活并且激活复位信号VRESET。因此，当时钟信号VCLK被激活时，SR锁存器212以预定时间间隔交替地激活置位信号和复位信号VSET和VRESET。
在时间t1处，如果温度增大，则充电电流IC减小，并且将复位电容器210充电至基准电压VREF的电压水平所需的时间增加。因此，复位比较器216在引入时钟信号VCLK误差的延迟后激活第二输出信号VOUT2。切换置位信号和复位信号VSET和VRESET的逻辑状态所需的时间增加，由此引入置位信号和复位信号VSET和VRESET的频率的误差。然而，第三和第四电阻器250a和250b的电阻随着温度增大而增大，从而增大了复位比较器216的增益。复位比较器216激活第二输出信号VOUT2所需的时间减少。因此，通过增大复位比较器216的增益来补偿由于温度增大引起的时钟信号VCLK的延迟，具体地由第三和第四电阻器250a和250b的电阻增大引起复位比较器216的增益的增大。
类似地，在时间t2处，将置位电容器208充电至基准电压VREF的电压水平所需的时间增加。因此，置位比较器214在引入时钟信号VCLK的频率误差的延迟后激活第一输出信号VOUT1。第一和第二电阻器230a和230b的电阻随着温度增大而增大，从而增大了置位比较器214的增益。置位比较器214激活第一输出信号VOUT1所需的时间随着温度增大而减少。因此，通过增大置位比较器214的增益来补偿由于温度增大引起的时钟信号VCLK的延迟，具体地由第一和第二电阻器230a和230b的电阻增大引起置位比较器214的增益的增大。
在时间t1处，如果温度降低，则充电电流IC增大，并且将复位电容器210充电至基准电压VREF的电压水平所需的时间减少。因此，复位比较器216在引入时钟信号VCLK的误差的减少的延迟后激活第二输出信号VOUT2。此外，切换置位信号和复位信号VSET和VRESET的逻辑状态所需的时间减少，这引入置位信号和复位信号VSET和VRESET的频率的误差。第三和第四电阻器250a和250b的电阻随着温度降低而减小，从而减小了复位比较器216的增益。复位比较器216激活第二输出信号VOUT2所需的时间增加。因此，通过减小复位比较器216的增益来补偿由于温度降低引起的时钟信号VCLK的延迟，具体地由第三和第四电阻器250a和250b的电阻的减小引起复位比较器216的增益的减小。
类似地，在时间t2处，将置位电容器208充电至基准电压VREF的电压水平所需的时间减少。因此，置位比较器214在引入时钟信号VCLK的频率误差的减少的延迟后激活第一输出信号VOUT1。第一和第二电阻器230a和230b的电阻随着温度降低而减小，从而减小了置位比较器214的增益。置位比较器214激活第一输出信号VOUT1所需的时间随着温度降低而增大。因此，通过减小置位比较器214的增益来补偿由于温度降低引起的时钟信号VCLK的延迟，具体地由第一和第二电阻器230a和230b的电阻减小引起置位比较器214的增益的减小。
因此，张弛振荡器电路100生成对温度变化较不敏感的LTC时钟信号。张弛振荡器电路100仅包括PTC电阻器。因此，张弛振荡器电路100的制备不限于受限数量的制备过程。此外，诸如FD-SOI(不适合于NTC电阻器的制备)的制备过程可以用于制备张弛振荡器电路100。
为了说明和描述的目的，已经呈现了本发明的优选实施例的描述，但是这不意在为穷尽的或者将本发明限制为公开的形式。本领域技术人员将理解，在不脱离本发明的宽泛发明概念的情况下，可以对以上描述的实施例做出改变。因此，可以理解，本发明不限于公开的特定实施例，而是覆盖由所附权利要求限定的本发明的精神和范围内的各种修改。

Claims (10)

1.一种用于生成低温度系数LTC时钟信号的张弛振荡器电路，包括：
第一晶体管，所述第一晶体管具有连接到电源电压的源极端子和输出第一LTC电流的漏极端子；
第一电流路径，所述第一电流路径包括串联连接的第一电阻器和第二电阻器，其中所述第一电阻器具有连接到所述第一晶体管的所述漏极端子以接收第一与绝对温度成比例PTAT电流的第一端子，其中在由所述第一电阻器的所述第一端子和所述第一晶体管的所述漏极端子的连接形成的第一节点处输出带隙电压，并且其中在由所述第一电阻器的第二端子和所述第二电阻器的第一端子的连接形成的第二节点处输出第一电压；
第二电流路径，所述第二电流路径包括第三电阻器，其中所述第三电阻器具有连接到所述第一晶体管的所述漏极端子以接收第二PTAT电流的第一端子；
第二晶体管，所述第二晶体管具有连接到所述第二电阻器的第二端子的发射极端子和连接到地的基极端子和集电极端子；
第三晶体管，所述第三晶体管具有连接到所述第二晶体管的所述基极端子的基极端子和集电极端子以及连接到所述第三电阻器的第二端子的发射极端子，其中在由所述第三电阻器的所述第二端子和所述第三晶体管的所述发射极端子的连接形成的第三节点处输出第二电压；
第一放大器，所述第一放大器具有连接到所述第二节点以接收所述第一电压的第一端子、连接到所述第三节点以接收所述第二电压的第二端子以及基于所述第一电压与所述第二电压的比较输出第一输出信号的输出端子，其中当所述第一电压大于所述第二电压时，所述第一输出信号是激活的，而当所述第一电压小于所述第二电压时，所述第一输出信号是不激活的；
第一电阻器梯，所述第一电阻器梯连接在所述第一节点与地之间，其中所述第一电阻器梯包括一组串联连接的正温度系数PTC电阻器，其中所述第一电阻器梯接收与绝对温度互补CTAT电流，并且其中所述第一LTC电流是所述第一与绝对温度成比例PTAT电流、所述第二PTAT电流和所述与绝对温度互补CTAT电流的总和；
第二放大器，所述第二放大器具有连接到其输出端子的第一端子、连接到所述第一节点以接收所述带隙电压的第二端子，其中所述第二放大器缓冲所述带隙电压并生成作为LTC电压的第二输出信号；
第四晶体管，所述第四晶体管具有连接到所述电源电压的源极端子、连接到所述第一晶体管的栅极端子的栅极端子以及镜像所述第一LTC电流并生成第二LTC电流的漏极端子；以及
振荡器，所述振荡器连接到所述第二放大器以接收作为基准电压的所述第二输出信号，并且连接到所述第四晶体管的所述漏极端子以接收所述第二LTC电流，其中所述振荡器生成所述LTC时钟信号。
2.根据权利要求1所述的张弛振荡器电路，其中所述第一电阻器的电阻是所述第二电阻器的电阻的“x”倍，其中x是正整数。
3.根据权利要求1所述的张弛振荡器电路，还包括：
第二电阻器梯，所述第二电阻器梯连接在所述第二放大器的所述输出端子与地之间，其中所述第二电阻器梯包括一组串联连接的电阻器，并且其中所述第二电阻器梯提供多个中间基准电压；以及
多路复用器，所述多路复用器接收选择信号，并且连接到所述第二放大器和所述第二电阻器梯以分别接收所述第二输出信号和所述多个中间基准电压，并且将所述第二输出信号和所述多个中间基准电压的基准电压中的一个提供作为所述基准电压。
4.根据权利要求1所述的张弛振荡器电路，其中所述振荡器包括：
第一电容器和第二电容器，所述第一电容器和第二电容器通过开关接收所述第二LTC电流，其中所述第一电容器和第二电容器分别被充电至第一充电电压和第二充电电压，其中所述开关接收控制所述开关的位置的控制信号并且向所述第一电容器和第二电容器提供所述第二LTC电流；
第一比较器，所述第一比较器具有接收所述基准电压的第一端子和连接到所述第一电容器以接收所述第一充电电压的第二端子，以及基于所述第一充电电压与所述基准电压的比较输出第一触发信号的输出端子，其中当所述基准电压小于所述第一充电电压时，所述第一触发信号是激活的，而当所述基准电压大于所述第一充电电压时，所述第一触发信号是不激活的；
第二比较器，所述第二比较器具有接收所述基准电压的第一端子和连接到所述第二电容器以接收所述第二充电电压的第二端子，以及基于所述第二充电电压与所述基准电压的比较输出第二触发信号的输出端子，其中当所述基准电压大于所述第二充电电压时，所述第二触发信号是激活的，而当所述基准电压小于所述第二充电电压时，所述第二触发信号是不激活的；以及
逻辑电路，所述逻辑电路接收所述第一触发信号和所述第二触发信号并生成所述LTC时钟信号。
5.一种用于生成低温度系数LTC时钟信号的张弛振荡器电路，包括：
置位放电晶体管，所述置位放电晶体管耦接在置位电容器两端；
复位放电晶体管，所述复位放电晶体管耦接在复位电容器两端；
置位复位SR锁存器，所述SR锁存器具有耦接到所述置位放电晶体管的栅极端子以输出置位信号的置位输出端子、耦接到所述复位放电晶体管的栅极端子以输出复位信号的复位输出端子、耦接到它的所述复位输出端子的置位输入端子、接收外部复位信号的复位输入端子以及接收时钟信号的时钟输入端子，其中当所述置位信号被激活时，所述置位电容器接收充电电流并被充电至第一输入电压，而当所述复位信号被激活时，所述复位电容器接收所述充电电流并被充电至第二输入电压，以及其中，当所述时钟信号被激活时，所述SR锁存器激活所述置位信号和所述复位信号中的至少一个；
置位比较器，所述置位比较器具有耦接到所述置位电容器的第一端子的第一输入、接收基准电压的第二输入以及通过异或门耦接到所述时钟输入端子的输出，其中所述置位比较器输出第一输出信号，并且其中所述置位比较器包括：
第一输入晶体管和第二输入晶体管，所述第一输入晶体管和第二输入晶体管形成一对并联耦接的晶体管，所述一对并联耦接的晶体管具有耦接为接收第一基准电流的公共节点，其中所述第一输入晶体管具有提供所述置位比较器的所述第一输入以接收所述第一输入电压的栅极端子，以及所述第二输入晶体管具有提供所述置位比较器的所述第二输入以接收所述第二输入电压的栅极端子；
串联连接的第一电阻器和第二电阻器，所述第一电阻器和第二电阻器连接在所述第一输入晶体管和第二输入晶体管的漏极端子之间，其中所述第一电阻器和第二电阻器是正温度系数PTC电阻器；
第一偏置晶体管和第二偏置晶体管，所述第一偏置晶体管和第二偏置晶体管各自具有连接到所述第一电阻器和第二电阻器之间的节点的栅极端子、连接到地的源极端子以及漏极端子，其中所述第一偏置晶体管和第二偏置晶体管的漏极端子分别连接到所述第一输入晶体管和第二输入晶体管的漏极端子，以及其中在由所述第二输入晶体管和所述第二偏置晶体管的漏极端子的互连形成的第一中间节点处输出第一中间输出信号；
第一控制晶体管，所述第一控制晶体管具有连接到所述置位输出端子的栅极端子和连接到电源电压的源极端子；以及
第一输出晶体管，所述第一输出晶体管具有连接到所述第一中间节点以接收所述第一中间输出信号的栅极端子、连接到地的源极端子以及连接到所述第一控制晶体管的漏极端子的漏极端子，其中在由所述第一控制晶体管和所述第一输出晶体管的漏极端子的互连形成的第一输出节点处输出第一节点电压，其中所述置位比较器通过第一输出反相器将所述第一节点电压的反相版本输出作为所述第一输出信号，并且其中所述第一输出反相器的输出端子提供所述置位比较器的所述输出；以及
复位比较器，所述复位比较器具有耦接到所述复位电容器的第一端子的第一输入、接收所述基准电压的第二输入以及通过所述异或门耦接到所述时钟输入端子的输出，其中所述复位比较器输出第二输出信号，以及
其中所述SR锁存器基于所述第一输出信号和所述第二输出信号激活所述时钟信号，以及所述LTC时钟信号是所述置位信号和所述复位信号中的至少一种。
6.根据权利要求5所述的张弛振荡器电路，其中所述置位比较器还包括：
第一中间晶体管，所述第一中间晶体管具有接收所述外部复位信号的栅极端子、连接到所述第一输出节点的漏极端子以及连接到所述电源电压的源极端子；以及
第二中间晶体管，所述第二中间晶体管具有通过第一反相器连接到所述置位输出端子的栅极端子、连接到地的源极端子以及连接到所述第一中间节点的漏极端子。
7.根据权利要求5所述的张弛振荡器电路，其中所述复位比较器包括：
第三输入晶体管和第四输入晶体管，所述第三输入晶体管和第四输入晶体管形成具有耦接为接收第二基准电流的公共节点的一对并联耦接的晶体管，其中所述第三输入晶体管具有连接到所述复位比较器的所述第一输入的栅极端子，以及所述第四输入晶体管具有连接到所述复位比较器的所述第二输入的栅极端子；
串联连接的第三电阻器和第四电阻器，所述第三电阻器和第四电阻器连接在所述第三输入晶体管和所述第四输入晶体管的漏极端子之间，其中所述第三电阻器和第四电阻器是正温度系数PTC电阻器；
第三偏置晶体管和第四偏置晶体管，所述第三偏置晶体管和第四偏置晶体管各自具有连接到串联连接的所述第三电阻器和第四电阻器之间的节点的栅极端子、连接到地的源极端子以及漏极端子，其中所述第三偏置晶体管和第四偏置晶体管的漏极端子分别连接到所述第三输入晶体管和第四输入晶体管的漏极端子，并且其中在所述第四输入晶体管和所述第四偏置晶体管的漏极端子的连接处形成的第二中间节点处提供第二中间输出信号；
第二控制晶体管，所述第二控制晶体管具有连接到所述SR锁存器的所述复位输出端子的栅极端子和连接到所述电源电压的源极端子；以及
第二输出晶体管，所述第二输出晶体管具有连接到所述第二中间节点以接收所述第二中间输出信号的栅极端子、连接到地的源极端子以及连接到所述第二控制晶体管的漏极端子的漏极端子，其中在所述第二控制晶体管和所述第二输出晶体管的漏极端子的连接处形成的第二输出节点处输出第二节点电压，其中所述复位比较器通过第二输出反相器将所述第二节点电压的反相版本输出作为所述第二输出信号，并且其中在所述第二输出反相器的输出端子处提供所述复位比较器的所述输出。
8.根据权利要求7所述的张弛振荡器电路，其中所述复位比较器还包括：
第三中间晶体管，所述第三中间晶体管具有接收所述外部复位信号的栅极、连接到所述第二输出节点的漏极以及连接到所述电源电压的源极；以及
第四中间晶体管，所述第四中间晶体管具有通过第二反相器连接到所述复位输出端子的栅极、连接到地的源极以及连接到所述第二中间节点的漏极。
9.根据权利要求5所述的张弛振荡器电路，还包括：
电流发生器，所述电流发生器生成所述充电电流，其中所述充电电流是与绝对温度互补CTAT电流。
10.根据权利要求9所述的张弛振荡器电路，其中所述电流发生器包括放大器、第一电流发生器晶体管和第二电流发生器晶体管以及中间电阻器，所述张弛振荡器电路还包括：
第一旁路晶体管，所述第一旁路晶体管具有连接到所述置位输出端子以接收所述置位信号的栅极端子、连接到所述置位电容器的所述第一端子的源极端子以及连接到所述电流发生器以接收所述充电电流的漏极端子，其中当所述置位信号被激活时，所述第一旁路晶体管向所述置位电容器提供所述充电电流；
第二旁路晶体管，所述第二旁路晶体管具有连接到所述复位输出端子以接收所述复位信号的栅极端子、连接到所述复位电容器的所述第一端子的源极端子以及连接到所述电流发生器以接收所述充电电流的漏极端子，其中当所述复位信号被激活时，所述第二旁路晶体管向所述复位电容器提供所述充电电流；以及
复位晶体管，所述复位晶体管具有接收所述外部复位信号的栅极、连接到所述电流发生器以接收所述充电电流的漏极以及连接到地的源极。
CN201610808100.6A 2016-09-08 2016-09-08 低温度系数时钟信号发生器 Active CN107809223B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201610808100.6A CN107809223B (zh) 2016-09-08 2016-09-08 低温度系数时钟信号发生器
US15/366,845 US10027312B2 (en) 2016-09-08 2016-12-01 Low temperature coefficient clock signal generator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610808100.6A CN107809223B (zh) 2016-09-08 2016-09-08 低温度系数时钟信号发生器

Publications (2)

Publication Number Publication Date
CN107809223A CN107809223A (zh) 2018-03-16
CN107809223B true CN107809223B (zh) 2023-06-09

Family

ID=61281425

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610808100.6A Active CN107809223B (zh) 2016-09-08 2016-09-08 低温度系数时钟信号发生器

Country Status (2)

Country Link
US (1) US10027312B2 (zh)
CN (1) CN107809223B (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019186762A1 (ja) * 2018-03-28 2019-10-03 新電元工業株式会社 駆動装置、電動車両および駆動装置の制御方法
CN109347459B (zh) * 2018-10-30 2022-08-30 郑州大学 基于温度传感的松弛振荡器
US10873292B2 (en) * 2018-12-11 2020-12-22 Analog Devices International Unlimited Company Relaxation oscillators with delay compensation
US11460875B2 (en) * 2018-12-17 2022-10-04 Marvell Asia Pte Ltd. Bandgap circuits with voltage calibration
CN110971215B (zh) * 2019-12-04 2023-06-23 芯创智（北京）微电子有限公司 一种与工艺无关的高精度片上时钟产生器
CN111969987A (zh) * 2020-08-17 2020-11-20 苏州纳芯微电子股份有限公司 上电复位电路
US11736103B2 (en) * 2021-06-16 2023-08-22 Appleton Grp Llc Voltage source kickstart circuit for powering integrated circuits
US11476838B1 (en) * 2021-06-29 2022-10-18 Nxp B.V. Low power free running oscillator
CN113834578B (zh) * 2021-10-18 2024-05-03 英韧科技股份有限公司 温度传感器电路
CN116015250B (zh) * 2021-10-22 2024-04-30 圣邦微电子（北京）股份有限公司 一种改进的张弛振荡器
CN114153260A (zh) * 2021-11-29 2022-03-08 上海华力微电子有限公司 高精度振荡器
CN114115422B (zh) * 2021-12-10 2023-10-20 河南省科学院集成电路研究所 一种带隙基准电路
TWI810010B (zh) * 2022-08-05 2023-07-21 新唐科技股份有限公司 具有溫度補償的低功耗振盪電路及電子裝置
CN117118401B (zh) * 2023-09-13 2024-02-06 南京汇君半导体科技有限公司 一种相位自校正的i/q正交信号发生器

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102045041A (zh) * 2011-01-17 2011-05-04 上海宏力半导体制造有限公司 Rc振荡器及其实现方法
CN103312265A (zh) * 2012-03-12 2013-09-18 飞思卡尔半导体公司 振荡器电路
CN104184469A (zh) * 2014-08-25 2014-12-03 长沙瑞达星微电子有限公司 一种低功耗低温度系数的环形振荡器

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6020792A (en) 1998-03-19 2000-02-01 Microchip Technology Inc. Precision relaxation oscillator integrated circuit with temperature compensation
US7102452B1 (en) 2004-12-31 2006-09-05 Zilog, Inc. Temperature-compensated RC oscillator
US7598822B2 (en) 2005-04-07 2009-10-06 Texas Instruments Incorporated Process, supply, and temperature insensitive integrated time reference circuit
US7760037B2 (en) 2007-03-28 2010-07-20 Intel Corporation Process, voltage, and temperature compensated clock generator
US8067992B2 (en) * 2008-06-06 2011-11-29 Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. Temperature compensation circuit and method
TWI377779B (en) * 2009-01-06 2012-11-21 Ite Tech Inc Low temperature coefficient oscillator
CN103580655B (zh) 2012-07-24 2017-05-17 飞思卡尔半导体公司 比较器和采用比较器的张弛振荡器
US8773210B2 (en) 2012-10-31 2014-07-08 Freescale Semiconductor, Inc. Relaxation oscillator
US8803619B1 (en) 2013-01-30 2014-08-12 Freescale Semiconductor, Inc. Relaxation oscillator with self-biased comparator

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102045041A (zh) * 2011-01-17 2011-05-04 上海宏力半导体制造有限公司 Rc振荡器及其实现方法
CN103312265A (zh) * 2012-03-12 2013-09-18 飞思卡尔半导体公司 振荡器电路
CN104184469A (zh) * 2014-08-25 2014-12-03 长沙瑞达星微电子有限公司 一种低功耗低温度系数的环形振荡器

Also Published As

Publication number Publication date
US20180069531A1 (en) 2018-03-08
US10027312B2 (en) 2018-07-17
CN107809223A (zh) 2018-03-16

Similar Documents

Publication Publication Date Title
CN107809223B (zh) 低温度系数时钟信号发生器
US10432176B2 (en) Relaxation oscillators with reduced errors or no errors in output frequencies caused by changes in temperatures and/or fabrication processes
US9785176B2 (en) Small-circuit-scale reference voltage generating circuit
US8890503B2 (en) Step-down power supply circuit
CN109379060B (zh) 对于过程、温度和电压变化而具有稳定频率的cmos振荡器
US8368472B2 (en) Oscillation circuit
US7948304B2 (en) Constant-voltage generating circuit and regulator circuit
US20070296392A1 (en) Bandgap reference circuits
US8878621B2 (en) Temperature-compensated semiconductor resistor device
US7843279B2 (en) Low temperature coefficient oscillator
JP2012212352A (ja) 定電流生成回路及びこれを含むマイクロプロセッサ
US20080284501A1 (en) Reference bias circuit for compensating for process variation
US20180351509A1 (en) Semiconductor device and control method of semiconductor device
US10078016B2 (en) On-die temperature sensor for integrated circuit
US10666235B1 (en) Temperature compensated oscillation circuit
JP2006510309A (ja) 温度補償型ｒ−ｃ発振器
CN111404484B (zh) Rc振荡器及电设备
US20230046259A1 (en) Startup circuit and methods thereof
US10763832B2 (en) Precision oscillators that use imprecise components
US8674779B2 (en) Reference current generator circuit
US9473148B2 (en) Method for compensating local oscillator frequency
US7969253B2 (en) VCO with stabilized reference current source module
CN109150164B (zh) 产生恒定基准电流的芯片
US20180052481A1 (en) Method for ultra-low-power and high-precision reference generation
US20080238517A1 (en) Oscillator Circuit and Semiconductor Device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant