CN107807882A - 基于mpu运行的时序算法块测试方法和装置 - Google Patents
基于mpu运行的时序算法块测试方法和装置 Download PDFInfo
- Publication number
- CN107807882A CN107807882A CN201711015299.8A CN201711015299A CN107807882A CN 107807882 A CN107807882 A CN 107807882A CN 201711015299 A CN201711015299 A CN 201711015299A CN 107807882 A CN107807882 A CN 107807882A
- Authority
- CN
- China
- Prior art keywords
- block
- value
- counter
- sequential
- timing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/36—Preventing errors by testing or debugging software
- G06F11/3668—Software testing
- G06F11/3672—Test management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
本发明属于核电行业主控设备性能测试的技术领域,为了解决现有技术中针对MPU运行的时序算法块的测试方案中,不能在特定周期输入特定数值、不能获取特定周期输出值的技术问题,本发明提供一种基于MPU运行的时序算法块测试方法和装置;所述方法包括:S1、当计数器的计数值等于指定周期值时,输入指定的输入参数值至所述基于MPU运行的时序算法块;S2、当计数器的计数值等于指定周期值时,输出所述基于MPU运行的时序算法块的实际运算结果。
Description
技术领域
本发明涉及核电行业主控设备性能测试的技术领域,尤其涉及主控设备算法块黑盒测试的技术领域,更具体地,涉及一种基于MPU运行的时序算法块测试方法和装置。
背景技术
安全问题在核电领域至关重要,体现在时序算法块软件测试中,尤为明确,对时序算法块测试来说,测试方法一般包含白盒测试、黑盒测试两种,在白盒测试中,需要对时序算法块代码的每一个分支路径进行覆盖,需要达到MC/DC(修改条件/判定覆盖)覆盖100%。在黑盒测试中,需要对时序算法块的每一周期的值进行确认,以确保算法运行的正确性。
例如,中国专利申请号号为CN201611217349.6的专利申请中,公开了一种算法库仿真验证平台实现方法,包括:第一步,按照核电站安全级控制***应用的要求,所有的算法块都基本FPGA实现,将算法库中的所有算法块设置为统一的接口;第二步,产生各个算法块的仿真激励向量;第三步,如果需要添加算法块,只需要在该验证平台上增加算法块内容和对应的仿真向量,然后修改配置文件;第四步:将仿真工具输出的仿真结果与仿真器生成结果进行比对分析。
针对基于MPU运行的时序算法块的测试,按照现有技术中类似的设计,通常会想到将设计流程设计成包括:组态算法、下装MPU、复位运行、给输入变量特定值、查看输出结果。
但是发明人在实现本发明的过程中发现:由于MPU时钟频率较高,周期时间最小可达10ms,1秒钟可运行100个周期,人工操作是无法精确到ms级别的,时序算法块运行过程中,输出结果和时钟周期密切相关,1秒钟可能有100个不同的输出结果。因此在测试中存在以下两个难点:
a)、无法在特定周期输入特定值,如在第1周期给算法块输入第一特定值,第2周期给算法块输入第二特定值。
b)、获取特定周期的输出结果困难,如获取第100周期的输出值。
并且发明人进一步发现:针对以上第a)条中提及的难点,现有技术并没有相关的解决方法,针对第b)条中提及的难点,一种能够想到的做法是把输出结果通过硬接线连接到示波器上,把输出结果放大,通过识别周期数,查看对应的输出结果;但是即使使用示波器,也会存在很多不足:例如,使用示波器获取时序算法块的输出结果,存在速度慢,效率低,测试多个时序算法块时,需要消耗大量的人力成本;而且人工读取示波器周期和数值,可能会带来数值误差,影响测试结果。
发明内容
为了解决现有技术中针对MPU运行的时序算法块的测试方案中,不能在特定周期输入特定数值、不能获取特定周期输出值的技术问题,本发明的目的是提供一种基于MPU运行的时序算法块测试方法和装置,能够简单、快速的设置算法块指定周期的输入值,并可获取算法块指定周期的输出值。
为了实现上述目的,本发明提供的技术方案包括:
一方面,提供一种基于MPU运行的时序算法块测试方法,其特征在于,包括:
S1、当计数器的计数值等于指定周期值时,输入指定的输入参数值至所述基于MPU运行的时序算法块;
S2、当计数器的计数值等于指定周期值时,输出所述基于MPU运行的时序算法块的实际运算结果。
本发明实施例优选地,所述步骤S1中,通过比较器比较所述计数器的计数值等于指定周期值;当二者相等时,与所述时序算法块连接的选择器,将所述指定的输入参数值输入至所述时序算法块;当二者不相等时,将实时参数值输入至所述时序算法块。
本发明实施例优选地,所述步骤S2中,所述时序算法块输出端侧设置有时序跟随模块,并且通过比较器比较所述计数器的计数值等于指定周期值;当二者相等时,通过所述时序跟随模块将所述时序算法块的实际运算结果输出;当二者不相等时,将所述时序跟随模块中的时序值输出。
本发明实施例优选地,当周期为1时,所述时序跟随模块的输出默认值0,当周期大于1时,所述时序跟随模块输出上一周期输入值,并与数值1相加,作为所述计数器的输出。
本发明实施例优选地,所述时序跟随模块是算法组态软件REDACE中的一个算法块,用于实现变量值的锁存功能。
本发明实施例另一方面提供一种基于MPU运行的时序算法块测试装置,其特征在于,包括:
与所述时序算法块连接的计数器,当计数器的计数值等于指定周期值时,输入指定的输入参数值至所述基于MPU运行的时序算法块;并且
当计数器的计数值等于指定周期值时,输出所述基于MPU运行的时序算法块的实际运算结果。
本发明实施例优选地,所述装置还包括与所述计数器连接的比较器,通过所述比较器比较所述计数器的计数值等于指定周期值;当二者相等时,与所述时序算法块连接的选择器,将所述指定的输入参数值输入至所述时序算法块;当二者不相等时,将实时参数值输入至所述时序算法块。
本发明实施例优选地,所述装置还包括与所述时序算法块输出端侧设置有时序跟随模块,并且通过比较器比较所述计数器的计数值等于指定周期值;当二者相等时,通过所述时序跟随模块将所述时序算法块的实际运算结果输出;当二者不相等时,将所述时序跟随模块中的时序值输出。
本发明实施例优选地,当周期为1时,所述时序跟随模块的输出默认值0,当周期大于1时,所述时序跟随模块输出上一周期输入值,并与数值1相加,作为所述计数器的输出。
本发明实施例优选地,所述时序跟随模块是算法组态软件REDACE中的一个算法块,用于实现变量值的锁存功能。
采用本发明提供的上述技术方案,可以获得以下有益效果中的至少一种:
1、通过与计数器的比较,可以在指定周期输入特定数值,解决现有技术中无法实现时序算法块指定周期输入特定值的问题。
2、通过与计数器的比较,还可以在指定周期获取输出结果,提供了获取指定周期输出值的解决方式,使数值读取更简单,数值精度高,提高测试效率。
3、通过计数器和锁存结合的方式实现对时序值的操作,使得输出结果更加稳定可靠。
发明的其它特征和优点将在随后的说明书中阐述,并且,部分地从说明书变得显而易见,或者通过实施本发明的技术方案而了解。本发明的目的和其他优点可通过在说明书、权利要求书以及附图中所特别指出的结构和/或流程来实现和获得。
附图说明
图1为本发明实施例提供一种基于MPU运行的时序算法块测试流程框图。
图2为本发明实施例提供一种基于MPU运行的时序算法块测试方法的流程图。
图3为本发明实施例提供一种基于MPU运行的时序算法块测试方法中输入端特定周期输入特定值的流程图。
图4为与图3对应的输入端特定周期输入特定值算法实现的示意图。
图5为本发明实施例提供一种基于MPU运行的时序算法块测试方法中输出端获取特定周期输出结果的流程图。
图6为与图5对应的输出端获取特定周期输出结果算法实现的示意图。
图7为本发明实施例提供一种基于MPU运行的时序算法块测试方法中时序跟随模块算法输出的流程图。
图8为本发明实施例提供一种基于MPU运行的时序算法块测试方法中计数器模块算法输出的流程。
图9为与图8对应的计数器算法实现的示意图。
图10为本发明实施例提供一种基于MPU运行的时序算法块的黑盒测试***框图。
具体实施方式
以下将结合附图及实施例来详细说明本发明的实施方式,借此对本发明如何应用技术手段来解决技术问题,并达成技术效果的实现过程能充分理解并据以实施。需要说明的是,这些具体的说明只是让本领域普通技术人员更加容易、清晰理解本发明,而非对本发明的限定性解释;并且只要不构成冲突,本发明中的各个实施例以及各实施例中的各个特征可以相互结合,所形成的技术方案均在本发明的保护范围之内。
另外,在附图的流程图示出的步骤可以在诸如一组控制器可执行指令的控制***中执行,并且,虽然在流程图中示出了逻辑顺序,但是在某些情况下,可以以不同于此处的顺序执行所示出或描述的步骤。
下面通过附图和具体实施例,对本发明的技术方案进行详细描述:
实施例
如图1所示,本实施例提供基于MPU(英文全称Main Processing Unit,主处理单元)运行的时序算法块的黑盒测试(以用户的角度,从输入数据与输出数据的对应关系出发进行测试的方法)通常是把组态好的算法下装到MPU里,通过给输入变量特定的值,获取时序算法块的输出,查看输出结果与预期结果的一致性,来判断时序算法块运算结果的正确性。
如图2所示,本实施例提供一种基于MPU运行的时序算法块测试方法,该方法包括:
S1、当计数器的计数值等于指定周期值时,输入指定的输入参数值至基于MPU运行的时序算法块;即当需要查看某个指定周期的运算情况时,将计数器设置成等于指定周期的周期数值,然后将输入信号到达该指定周期后,将对应的输入参数,输入值基于MPU运行的时序算法块,等待时序算法块按照预定组态的逻辑关系进行逻辑运算;
S2、当计数器的计数值等于指定周期值时,输出基于MPU运行的时序算法块的实际运算结果;即当需要查看某个指定周期的运算结果时,将计数器设置成等于指定周期的周期数值,然后将输入信号到达该指定周期后,获取该周期对应的输出值,就可以得到指定周期的运算结果。
本实施例优选地,步骤S1中,通过比较器比较计数器的计数值等于指定周期值;当二者相等时,与时序算法块连接的选择器,将指定的输入参数值输入至时序算法块;当二者不相等时,将实时参数值输入至时序算法块。
因此,通过上述测试方法,可以准确地获取基于MPU运行的时序算法块测试过程中指定周期输入参数和指定周期的输出参数,所以能够将指定周期输入参数和指定周期的输出参数,与预定的参数进行对比,从而针对指定周期的测试结果是否满足要求,进行准确的判定。
本实施例优选地,步骤S2中,时序算法块输出端侧设置有时序跟随模块(简称FBY模块),并且通过比较器比较计数器的计数值等于指定周期值;当二者相等时,通过时序跟随模块将时序算法块的实际运算结果输出;当二者不相等时,将时序跟随模块中的时序值输出。
本实施例优选地,当周期为1时,时序跟随模块的输出默认值0,当周期大于1时,时序跟随模块输出上一周期输入值,并与数值1相加,输入至计数器。
本实施例优选地,时序跟随模块是算法组态软件REDACE中的一个算法块,用于实现变量值的锁存功能。
本实施例另一方面提供一种基于MPU运行的时序算法块测试装置,该装置包括:
与时序算法块连接的计数器,当计数器的计数值等于指定周期值时,输入指定的输入参数值至基于MPU运行的时序算法块;即当需要查看某个指定周期的运算情况时,将计数器设置成等于指定周期的周期数值,然后将输入信号到达该指定周期后,将对应的输入参数,输入值基于MPU运行的时序算法块,等待时序算法块按照预定组态的逻辑关系进行逻辑运算;并且
当计数器的计数值等于指定周期值时,输出基于MPU运行的时序算法块的实际运算结果;即当需要查看某个指定周期的运算结果时,将计数器设置成等于指定周期的周期数值,然后将输入信号到达该指定周期后,获取该周期对应的输出值,就可以得到指定周期的运算结果。
本实施例优选地,装置还包括与计数器连接的比较器,通过比较器比较计数器的计数值等于指定周期值;当二者相等时,与时序算法块连接的选择器,将指定的输入参数值输入至时序算法块;当二者不相等时,将实时参数值输入至时序算法块。
本实施例优选地,装置还包括与时序算法块输出端侧设置有时序跟随模块,并且通过比较器比较计数器的计数值等于指定周期值;当二者相等时,通过时序跟随模块将时序算法块的实际运算结果输出;当二者不相等时,将时序跟随模块中的时序值输出。
本实施例优选地,当周期为1时,时序跟随模块的输出默认值0,当周期大于1时,时序跟随模块输出上一周期输入值,并与数值1相加,作为上述计数器的输出。
本实施例优选地,时序跟随模块是算法组态软件REDACE中的一个算法块,用于实现变量值的锁存功能。
下面结合图3-图9对上述测试方法和测试装置进行详细的解释,需要说明的是下述实施例方式基于算法组态实现的,对于同时序算法块类似的测试对象,本技术方案同样适用,本实施例在整个应用过程中所处的位置在图1中已经解释,为了本领域技术人员更清楚本实施例,下面分别从输入端特定周期输入特定值、输出端获取特定周期输出结果、计数器模块,进一步展开说明。
如图3所示,输入端特定周期输入特定值的技术方案,主要是解决在特定周期给时序算法块特定的输入值,使输入内容可控,此部分的程序流程包括:
S101、开始,启动测试流程。
S103、计数器计数;其中,计数器的计数周期等于MPU运行中时序算法块的时钟周期,计数器计数的方式为每个时钟周期后,计数器的数值累加1。
S105、判断计数器的计数值是否等于设定的周期值?其中,设定的周期值,即需要查看时序算法块的哪一个时钟周期指定输入值或者运行结果,就将该指定周期称为设定的周期值,或者称特定周期;例如10,就表示第10个时钟周期;当二者相等时,执行S107;当二者不相等时,执行S109。
S107、输入特定值,即将特定值输入至时序算法块中。
S109、输入实时输入值,即将预定的实时输入值输入至时序算法块中。
更具体地,如图4所示:下文中Value_input表示实时值_输入,Cycle_input表示周期值_输入,Value_output表示实时值_输出,Default_as表示默认值,Cycle表示周期数;计数器提供周期计数,参数变量“Cycle”为特定周期的输入接口。
针对不同类型的数值量“Cycle_input”为特定输入值,变量“Value_input”为实时输入值,“Value_output”为输出结果。
计数器(Counter模块)随周期运行输出n,n=1,2,3,……,当计数器输出值与周期设定变量“Cycle”值相等时,比较模块(“=”)输出为“真”,则通过下面的选择模块输出变量“Cycle_input”,即Value_output=Cycle_input。当计数器输出值与周期设定变量“Cycle”值不相等时,比较模块(“=”)输出为“假”,则通过下面的选择模块输出变量“Value_input”,即Value_output=Value_input。
针对不同类型的数值,如需要输入real型数值,可通过调整Cycle_input、Value_input、Value_output的数值类型为real来实现,其他类型以此类推。
如图5所示,输出端获取特定周期输出结果的技术方案,主要是解决时序算法块输出端获取特定周期输出结果,获取特定结果后把结果锁存,此部分的程序流程图包括:
S201、开始,启动测试流程。
S203、计数器计数;其中,计数器的计数周期等于MPU运行中时序算法块的时钟周期,计数器计数的方式为每个时钟周期后,计数器的数值累加1。
S205、判断计数器的计数值是否等于设定的周期值?其中,设定的周期值,即需要查看时序算法块的哪一个时钟周期指定输入值或者运行结果,就将该指定周期称为设定的周期值,或者称特定周期;例如10,就表示第10个时钟周期;当二者相等时,执行S207;当二者不相等时,执行S209。
S207、输出时序算法块实际值,即将时序算法块的实际输出值作为最后的运算结果输出。
S209、输出时序跟随模块时序,即将时序跟随模块时序值作为结果输出。
更具体地,如图6所示,计数器提供周期计数,参数变量“Cycle”为特定周期的输入接口,变量“Value_input”为时序算法块输出值,变量“Default_as”为时序跟随模块时序默认值,“Value_output”为输出结果。
计数器(Counter模块)随周期运行输出n,n=1,2,3,……,当计数器输出值与周期设定变量“Cycle”值相等时,比较模块(“=”)输出为“真”,则通过下面的选择模块输出变量“Value_input”,即Value_output=Value_input。当计数器输出值与周期设定变量“Cycle”值不相等时,比较模块(“=”)输出为“假”,则通过下面的选择模块输出时序跟随模块时序值。
针对不同类型的数值,如需要获取real型数值结果,可通过调整Value_input、Default_as、Value_output的数值类型为real来实现,其他类型以此类推。
本实施例提供的时序跟随模块是算法组态软件REDACE中的一个基本算法块,其算法逻辑如图7所示,假设输入参数X从第1周期到第4周期依次为1、2、3、4,那么通过FBY模块后的输出从第1周期到第4周期依次为0、1、2、3,第5周期为4;假设输入参数X从第1周期到第4周期依次为5、4、2、1,那么通过FBY模块后的输出从第1周期到第4周期依次为0、5、4、2;其中输出的第1周期0为默认值,输出比输入慢1拍。时序跟随模块主要实现变量值的锁存功能;具体流程包括:
S301、开始,启动测试流程。
S303、输入参数(X)初始化。
S305、判断当前***运行的周期数是否大于1?如果是,执行步骤S307,否则,执行步骤S309。
S307、输出Xn-1,Xn-1为输入参数(X)的上一周期值。
S309、输出默认值,即时序跟随模块的默认值0。
由于***运行比较快,时序算法块的输出结果变化也快,选择到时序算法块的输出结果后,就要把当前周期的结果保存起来,也就是锁存。
下面结合图8对计数器的的功能(主要是实现周期计数的功能)进行详细解释,如图8所示,计数器的涉及的处理流程包括:
S401、开始,启动测试流程。
S403、判断***运行的周期数是否大于1?如果是,执行步骤S405,否则,执行步骤S409。
S405、时序跟随模块输出等于Countn-1;即将计数器累计计算的计数值作为输出结果时序跟随模块的输出;然后执行S407。
S407、将Countn-1+1之后赋予Count,作为计数器的当前计数值。具体地,这样赋值是为了实现自加1计数功能,如最初为0,每次都在原来的基础上加1,就形成了1、2、3…;并且FBY模块和加法实现了计数功能,合在一起就是计数器模块;
S409、时序跟随模块输出默认值0(默认值),然后执行S411。
S411、将0+1之后赋予Count,作为计数器的当前计数值。
更具体地,如图9所示,计数器的算法实现方式包括:在周期为1时,时序跟随模块输出默认值0,在周期大于1时,时序跟随模块输出上一周期输入值countn-1,并与数值1相加,输出到count。
如图10所示,下面以在FirmSys***研制项目中,涉及到的时序算法块有ON延时、OFF延时、位置型PID、一阶滞后等算法块,对上述的算法块的黑盒测试中应用进行举例说明。
在时序算法块的黑盒测试中,通常把图4、图6、图9中算法实现方式封装为一个算法块来使用,下面以LAG(一阶滞后算法块)为例,如下图对时序算法块LAG的黑盒测试,在第3周期时,第1个引脚输入特定值5000.0,第2个引脚输入特定值1.0,第3个引脚输入特定值25,除第3周期外,被测算法块的3个输入分别对应输出结果的验证方面,分别获取了1、2、3周期的输出结果,分别存在LAG_Y_1、LAG_Y_2、LAG_Y_3。
采用本发明提供的上述技术方案,可以获得以下有益效果中的至少一种:
1、通过与计数器的比较,可以在指定周期输入特定数值,解决现有技术中无法实现时序算法块指定周期输入特定值的问题。
2、通过与计数器的比较,还可以在指定周期获取输出结果,提供了获取指定周期输出值的解决方式,使数值读取更简单,数值精度高,提高测试效率。
3、通过计数器和锁存结合的方式实现对时序值的操作,使得输出结果更加稳定可靠。
最后需要说明的是,上述说明仅是本发明的最佳实施例而已,并非对本发明做任何形式上的限制。任何熟悉本领域的技术人员,在不脱离本发明技术方案范围内,都可利用上述揭示的做法和技术内容对本发明技术方案做出许多可能的变动和简单的替换等,这些都属于本发明技术方案保护的范围。
Claims (10)
1.一种基于MPU运行的时序算法块测试方法,其特征在于,包括:
S1、当计数器的计数值等于指定周期值时,输入指定的输入参数值至所述基于MPU运行的时序算法块;
S2、当计数器的计数值等于指定周期值时,输出所述基于MPU运行的时序算法块的实际运算结果。
2.根据权利要求1所述的方法,其特征在于,所述步骤S1中,通过比较器比较所述计数器的计数值等于指定周期值;当二者相等时,与所述时序算法块连接的选择器,将所述指定的输入参数值输入至所述时序算法块;当二者不相等时,将实时参数值输入至所述时序算法块。
3.根据权利要求1所述的方法,其特征在于,所述步骤S2中,所述时序算法块输出端侧设置有时序跟随模块,并且通过比较器比较所述计数器的计数值等于指定周期值;当二者相等时,通过所述时序跟随模块将所述时序算法块的实际运算结果输出;当二者不相等时,将所述时序跟随模块中的时序值输出。
4.根据权利要求3所述的方法,其特征在于,当周期为1时,所述时序跟随模块的输出默认值0,当周期大于1时,所述时序跟随模块输出上一周期输入值,并与数值1相加,作为所述计数器的输出。
5.根据权利要求3或4所述的方法,其特征在于,所述时序跟随模块是算法组态软件REDACE中的一个算法块,用于实现变量值的锁存功能。
6.一种基于MPU运行的时序算法块测试装置,其特征在于,包括:
与所述时序算法块连接的计数器,当计数器的计数值等于指定周期值时,输入指定的输入参数值至所述基于MPU运行的时序算法块;并且
当计数器的计数值等于指定周期值时,输出所述基于MPU运行的时序算法块的实际运算结果。
7.根据权利要求6所述的装置,其特征在于,所述装置还包括与所述计数器连接的比较器,通过所述比较器比较所述计数器的计数值等于指定周期值;当二者相等时,与所述时序算法块连接的选择器,将所述指定的输入参数值输入至所述时序算法块;当二者不相等时,将实时参数值输入至所述时序算法块。
8.根据权利要求6所述的装置,其特征在于,所述装置还包括与所述时序算法块输出端侧设置有时序跟随模块,并且通过比较器比较所述计数器的计数值等于指定周期值;当二者相等时,通过所述时序跟随模块将所述时序算法块的实际运算结果输出;当二者不相等时,将所述时序跟随模块中的时序值输出。
9.根据权利要求6所述的装置,其特征在于,当周期为1时,所述时序跟随模块的输出默认值0,当周期大于1时,所述时序跟随模块输出上一周期输入值,并与数值1相加,作为所述计数器的输出。
10.根据权利要求8或9所述的装置,其特征在于,所述时序跟随模块是算法组态软件REDACE中的一个算法块,用于实现变量值的锁存功能。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201711015299.8A CN107807882B (zh) | 2017-10-26 | 2017-10-26 | 基于mpu运行的时序算法块测试方法和装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201711015299.8A CN107807882B (zh) | 2017-10-26 | 2017-10-26 | 基于mpu运行的时序算法块测试方法和装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN107807882A true CN107807882A (zh) | 2018-03-16 |
CN107807882B CN107807882B (zh) | 2021-08-31 |
Family
ID=61591134
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201711015299.8A Active CN107807882B (zh) | 2017-10-26 | 2017-10-26 | 基于mpu运行的时序算法块测试方法和装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN107807882B (zh) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103995742A (zh) * | 2014-05-20 | 2014-08-20 | 万向钱潮股份有限公司 | 一种基于mcu的嵌入式实时调度控制装置及方法 |
US20150057766A1 (en) * | 2013-08-22 | 2015-02-26 | Fujitsu Limited | Communication device, control system, and communication method |
CN105912467A (zh) * | 2016-04-08 | 2016-08-31 | 腾讯科技(深圳)有限公司 | 一种性能测试方法及装置 |
-
2017
- 2017-10-26 CN CN201711015299.8A patent/CN107807882B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20150057766A1 (en) * | 2013-08-22 | 2015-02-26 | Fujitsu Limited | Communication device, control system, and communication method |
CN103995742A (zh) * | 2014-05-20 | 2014-08-20 | 万向钱潮股份有限公司 | 一种基于mcu的嵌入式实时调度控制装置及方法 |
CN105912467A (zh) * | 2016-04-08 | 2016-08-31 | 腾讯科技(深圳)有限公司 | 一种性能测试方法及装置 |
Also Published As
Publication number | Publication date |
---|---|
CN107807882B (zh) | 2021-08-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10503549B2 (en) | Time critical tasks scheduling | |
CN106095654A (zh) | 性能验证装置、具有性能验证装置的***以及方法 | |
CN105224345B (zh) | 一种可编程逻辑器件远程更新***及其方法 | |
CN105302950A (zh) | 一种软、硬件协同的可编程逻辑器件交联仿真测试方法 | |
US20160034617A1 (en) | Prototyping an Image Processing Algorithm and Emulating or Simulating Execution on a Hardware Accelerator to Estimate Resource Usage or Performance | |
CN105874341B (zh) | 具有边缘导向的自动化测试*** | |
CN107908569B (zh) | 一种wap用户界面测试方法 | |
CN103678075B (zh) | 基于自动矢量生成技术的复杂微处理器测试方法 | |
CN112100910A (zh) | 一种处理器的功耗模型训练方法、功耗测试方法及装置 | |
US8144828B2 (en) | Counter/timer functionality in data acquisition systems | |
US20170277613A1 (en) | Multiple mode testing in a vector memory restricted test environment | |
CN107807882A (zh) | 基于mpu运行的时序算法块测试方法和装置 | |
CN105892988A (zh) | 一种基于fpga的运算电路、示波器和测量仪器 | |
US8560987B2 (en) | Test functionality integrity verification for integrated circuit design | |
O'Sullivan et al. | Model based design tools in closed loop motor control | |
US20200364137A1 (en) | Test case generation apparatus, test case generation method, and computer readable medium | |
CN106405373B (zh) | 一种主动式测试向量匹配方法 | |
Basagiannis et al. | Towards verification of multicore motor-drive controllers in aerospace | |
Sundaramurthy et al. | Hard real time implementation of reconfigurable virtual instruments using FPGA | |
CN205375150U (zh) | 一种在fpga平台实现plc控制装置 | |
Igor et al. | Development of a Hardware Module for Programming Microcontrollers Based on the Cortex-M Architecture | |
Buturugă et al. | Time measurement techniques for microcontroller performance analysis | |
Tran et al. | Simulation is essential for embedded control systems with task jitter | |
Zheng et al. | Implementation and applications of a new real-time framework for plasma control system in HL-2A | |
Tena et al. | Automatic and systematic control of experimental data measurements on ASICs |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |