CN107798257B - 一种md5值存储方法及存储*** - Google Patents

一种md5值存储方法及存储*** Download PDF

Info

Publication number
CN107798257B
CN107798257B CN201711147590.0A CN201711147590A CN107798257B CN 107798257 B CN107798257 B CN 107798257B CN 201711147590 A CN201711147590 A CN 201711147590A CN 107798257 B CN107798257 B CN 107798257B
Authority
CN
China
Prior art keywords
value
address
memory
conversion strategy
storage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201711147590.0A
Other languages
English (en)
Other versions
CN107798257A (zh
Inventor
刘同强
周玉龙
童元满
赵元
邹晓峰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhengzhou Yunhai Information Technology Co Ltd
Original Assignee
Zhengzhou Yunhai Information Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhengzhou Yunhai Information Technology Co Ltd filed Critical Zhengzhou Yunhai Information Technology Co Ltd
Priority to CN201711147590.0A priority Critical patent/CN107798257B/zh
Publication of CN107798257A publication Critical patent/CN107798257A/zh
Application granted granted Critical
Publication of CN107798257B publication Critical patent/CN107798257B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/78—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/60—Protecting data
    • G06F21/64—Protecting data integrity, e.g. using checksums, certificates or signatures

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Bioethics (AREA)
  • General Health & Medical Sciences (AREA)
  • Storage Device Security (AREA)

Abstract

本发明提供了一种MD5值存储方法及存储***，二者均先将获取到的地址转换策略值m对0xf取余，得到第一存储器的Αs存储地址，再基于所得到的第一存储器的Αs存储地址以及预先设定的间接存储地址Αj，根据特定的递推公式对应得到第二存储器的存储地址Α0～Α15，最终依据预先设定的上述存储地址Α0～Α15与待存储MD5值的各字节的一一对应关系，将待存储MD5值的各字节所对应的数据对应存入第二存储器的存储地址Α0～Α15中的相应存储地址。本发明提高了对MD5值存储的安全性。

Description

一种MD5值存储方法及存储***
技术领域
本发明涉及计算机安全领域，具体是一种MD5值存储方法及存储***，主要适用于计算机的基于处理器的BootLoader篡改检测机制。
背景技术
Message Digest Algorithm MD5(即消息摘要算法)为计算机安全领域广泛使用的一种散列函数，用以提供消息的完整性保护。
在计算机领域，在对嵌入式***的Bootloader启动之前，通常先通过MD5检测BootLoader程序的完整性，即检测BootLoader程序是否被篡改。
而在现有嵌入式***的BootLoader篡改检测机制中，大多采用的是添加专门的代码或者逻辑，进行对Bootloader进行度量或完整性检测。且在检测时，往往从存储器的特定区域读取预先存储的MD5基准值(当前待检测的BootLoader程序所对应的源程序的MD5值)，并将该读取到的预先存储的MD5基准值与检测过程中通过MD5算法运算得到的Bootloader的MD5值进行对比，得出当前待检测的BootLoader程序是否可信的结论。
但上述存储Bootloader程序MD5基准值的做法，都是将预先计算所得的Bootloader程序MD5基准值存放在某一指定区域，该模式暴露了基准值的存储位置，导致基准值很容易被暴露，致使MD5基准值很容易被人为读取或修改，风险相对较大。
本发明提供一种MD5值存储方法及存储***，用于解决上述技术问题，并用于解决现有技术中其他的使用MD5提供消息完整性保护所出现的与上述技术问题相同的问题。
发明内容
本发明所要解决的技术问题是，针对现有技术的不足，提供一种MD5值存储方法及存储***，用于提高计算机安全领域中对MD5值存储的安全性。
为解决上述技术问题，本发明提供了一种MD5值存储方法，包括：
获取预先设定的地址转换策略值m，并将该地址转换策略值m对0xf取余，得到余数Αs，该余数Αs为所述第一存储器的Αs存储地址；
基于上述得到的余数Αs，将预先设定的间接存储地址Αj存入第一存储器的Αs存储地址；
基于上述Αs存储地址和间接存储地址Αj，根据以下递推公式，对应得到Α0～Α15，所得到的Α0～Α15对应为第二存储器的存储地址Α0～Α15：
Figure BDA0001472810060000021
其中公式中n＝1,2,…,15；
分别读取待存储MD5值的各字节所对应的数据，依据预先设定的上述存储地址Α0～Α15与上述待存储MD5值的各字节的一一对应关系，将读取到的待存储MD5值的每个字节所对应的数据对应存入第二存储器的存储地址Α0～Α15中的相应存储地址。
作为优选，所述预先设定的地址转换策略值m满足以下三种条件中的任意一种：
第一种条件，所述的地址转换策略值m的位宽为32bits，其7位ECC的校验值等于0x55；
第二种条件，所述的地址转换策略值m的位宽为16bits，其6位ECC的校验值等于0x15；
第三种条件，所述的地址转换策略值m的位宽为8bits，其5位ECC的校验值等于0x15。
作为优选，所述预先设定的地址转换策略值m，采用第二存储器的最低地址的一个字的数据。
本发明还提供了一种MD5值存储***，包括：
地址转换策略值获取模块，用于获取预先设定的地址转换策略值m；
第一存储器，用于本***中的数据存储；
第二存储器，用于本***中的数据存储；
第一计算模块，与所述的地址转换策略值获取模块相连，用于将地址转换策略值获取模块获取到的地址转换策略值m对0xf取余，计算得到余数Αs，该计算得到余数Αs对应为第一存储器的Αs存储地址；
第二计算模块，与所述的第一计算模块相连，用于基于上述预先设定的间接存储地址Αj以及第一计算模块当前计算得到的Αs存储地址，根据以下递推公式，计算得到Α0～Α15，计算所得到的Α0～Α15对应为第二存储器的存储地址Α0～Α15：
Figure BDA0001472810060000022
其中公式中n＝1,2,…,15；
决策模块，分别与所述的第一存储器、第二存储器、第一计算模块、第二计算模块相连，用于将预先设定的间接存储地址Αj存入第一计算模块计算得到的第一存储器的Αs存储地址；还用于分别读取待存储MD5值的各字节所对应的数据，依据预先设定的第二计算模块计算得到的存储地址Α0～Α15与上述待存储MD5值的各字节的一一对应关系，将读取到的待存储MD5值的各字节所对应的数据，对应存入第二存储器的存储地址Α0～Α15中的各相应地址。
进一步地，该MD5值存储***还包括：
对应关系修改模块，与所述的决策模块相连，用于修改第二计算模块计算得到的存储地址Α0～Α15与待存储MD5值的各字节的一一对应关系。
作为优选，所述预先设定的地址转换策略值m满足以下三种条件中的任意一种：
第一种条件，所述的地址转换策略值m的位宽为32bits，其7位ECC的校验值等于0x55；
第二种条件，所述的地址转换策略值m的位宽为16bits，其6位ECC的校验值等于0x15；
第三种条件，所述的地址转换策略值m的位宽为8bits，其5位ECC的校验值等于0x15。
作为优选，所述预先设定的地址转换策略值m，采用第二存储器的最低地址的一个字的数据。
进一步地，所述的MD5值存储***还包括：
间接存储地址修改模块，与所述的决策模块相连，用于修改所述的间接存储地址Αj。
进一步地，所述的MD5值存储***还包括：
地址转换策略值修改模块，与所述的决策模块相连，用于修改所述的地址转换策略值m。
其中，所述的待存储MD5值为BootLoader程序的MD5值。
与现有技术相比，本发明的优点在于：
(1)本发明避免了对待存储MD5值的存储地址的暴漏，这在一定程度上提高了对MD5值存储的安全性。
(2)本发明基于一系列的计算过程，获取到用于存储待存储MD5值的各个字节所对应的数据的存储地址Α0～Α15，并依据预先设定的存储地址Α0～Α15与待存储MD5值的各字节的一一对应关系，将待存储MD5值的每个字节所对应的数据对应存入上述存储地址Α0～Α15中的相应存储地址，进一步提高了对MD5值存储的安全性。
(3)本发明可通过更新地址转换策略值m、存储地址Α0～Α15与待存储MD5值的各字节的一一对应关系、间接存储地址Αj中的任意一个或多个，达到更新待存储MD5值的各字节所对应的存储地址的目的，且均不会暴漏待存储MD5值的直接存储地址，可见本发明使用灵活，便于定时更新MD5值各字节所对应的存储地址，进而进一步提高了对MD5值存储的安全性。
由此可见，本发明与现有技术相比，具有突出的实质性特点和显著的进步，其实施的有益效果也是显而易见的。
附图说明
图1为本发明所述MD5值存储方法的方法流程图示意图；
图2为本发明所述MD5值存储***的结构框图示意图。
具体实施方式
为使本发明的技术方案和优点更加清楚，下面将结合附图，对本发明的技术方案进行清楚、完整地描述。
图1为本发明所述MD5值存储方法的一种具体实施方式。在本实施方式中，该MD5值存储方法包括以下步骤s1-s4。
步骤s1、获取预先设定的地址转换策略值m，并将该地址转换策略值m对0xf取余，得到余数Αs，该余数Αs为第一存储器的Αs存储地址。
步骤s2、基于上述步骤s1中得到的余数Αs，将预先设定的间接存储地址Αj存入第一存储器的Αs存储地址。
在本实施方式中，所述间接存储地址Αj的位宽与所述余数Αs的位宽相等。
步骤s3、基于上述步骤s1中得到的Αs存储地址和所述的间接存储地址Αj，根据递推公式对应得到Α0～Α15，所得到的Α0～Α15对应为第二存储器的存储地址Α0～Α15。
其中，所述的递推公式如下：
Figure BDA0001472810060000041
其中公式中n＝1,2,…,15；
步骤s4、分别读取待存储MD5值的各字节所对应的数据，依据预先设定的上述存储地址Α0～Α15与上述待存储MD5值的各字节的一一对应关系，将读取到的待存储MD5值的每个字节所对应的数据对应存入第二存储器的存储地址Α0～Α15中的相应存储地址。
基于上述步骤s1-s4，可见本发明避免了对待存储MD5值的存储地址的暴漏，这在一定程度上提高了对MD5值存储的安全性。
另外，本发明先将地址转换策略值m对0xf取余，得到第一存储器的Αs存储地址，再基于所得到的第一存储器的Αs存储地址以及预先设定的间接存储地址Αj，根据特定的递推公式对应得到第二存储器的存储地址Α0～Α15，最后依据预先设定的上述存储地址Α0～Α15与待存储MD5值的各字节的一一对应关系，将待存储MD5值的各字节所对应的数据对应存入第二存储器的存储地址Α0～Α15中的相应存储地址，增加了待存储MD5值存储地址获取的难度，进一步提高了对MD5值存储的安全性。
在本实施方式中，所述的地址转换策略值m的位宽为32bits，其7位ECC的校验值等于0x55。另外，本领域技术人员还可以选择使用满足以下任意一种条件的地址转换策略值m：第一种条件，所述的地址转换策略值m的位宽为16bits，其6位ECC的校验值等于0x15；第二种条件，所述的地址转换策略值m的位宽为8bits，其5位ECC的校验值等于0x15。
在本实施方式中，第二存储器的位宽为32bits。所述预先设定的地址转换策略值m采用第二存储器的最低地址的一个字的数据，位宽为32bits。在本实施方式中，间接存储地址Αj的位宽与第二存储器的位宽相等，也为32bits。
在本实施方式中，可通过修改地址转换策略值m、存储地址Α0～Α15与待存储MD5值的各字节的一一对应关系、间接存储地址Αj三者中的任意一个或多个，均能够达到修改待存储MD5值的各字节所对应的存储地址的目的，且均不会暴漏待存储MD5值的直接存储地址，可见本发明使用灵活，便于定时更新待存储MD5值各字节所对应的存储地址，进而进一步提高了对MD5值存储的安全性。
当将本方法用于计算机的基于处理器的BootLoader篡改检测机制中时，所述的待存储MD5值对应为BootLoader程序的MD5基准值，只需通过修改地址转换策略值m、存储地址Α0～Α15与MD5基准值的各字节的一一对应关系、间接存储地址Αj三者中的任意一个或多个，便能够对BootLoader程序的MD5基准值各字节所对应的存储地址进行动态更新，既提高了BootLoader程序的MD5基准值的存储安全性，还便于对BootLoader程序的MD5基准值的各字节各自所对应存储地址的更新，较为实用。
图2为本发明所述的MD5值存储***的一种具体实施方式。在本实施方式中，所述的MD5值存储***包括：
地址转换策略值获取模块，用于获取预先设定的地址转换策略值m；
第一存储器，用于本***中的数据存储；
第二存储器，用于本***中的数据存储；
第一计算模块，与所述的地址转换策略值获取模块相连，用于将地址转换策略值获取模块获取到的地址转换策略值m对0xf取余，计算得到余数Αs，该计算得到余数Αs对应为第一存储器的Αs存储地址；
第二计算模块，与所述的第一计算模块相连，用于基于上述预先设定的间接存储地址Αj以及第一计算模块当前计算得到的Αs存储地址，根据以下递推公式，计算得到Α0～Α15，计算所得到的Α0～Α15对应为第二存储器的存储地址Α0～Α15：
Figure BDA0001472810060000061
其中公式中n＝1,2,…,15；
决策模块，分别与所述的第一存储器、第二存储器、第一计算模块、第二计算模块相连，用于将预先设定的间接存储地址Αj存入第一计算模块计算得到的第一存储器的Αs存储地址；还用于分别读取待存储MD5值的各字节所对应的数据，依据预先设定的第二计算模块计算得到的存储地址Α0～Α15与上述待存储MD5值的各字节的一一对应关系，将读取到的待存储MD5值的各字节所对应的数据，对应存入第二存储器的存储地址Α0～Α15中的各相应地址。
使用时，先通过地址转换策略值获取模块获取预先设定的地址转换策略值m，之后通过第一计算模块将地址转换策略值获取模块获取到的地址转换策略值m对0xf取余得到第一存储器的Αs存储地址，之后基于上述预先设定的间接存储地址Αj以及第一计算模块当前计算得到的Αs存储地址，通过第二计算模块计算得到第二存储器的存储地址Α0～Α15；之后由决策模块依据预先设定的上述存储地址Α0～Α15与待存储MD5值的各字节的一一对应关系，将待存储MD5值的各字节所对应的数据对应存入第二存储器的存储地址Α0～Α15中的相应存储地址。可见，本发明避免了对待存储MD5值的存储地址的暴漏，这在一定程度上提高了对MD5值存储的安全性。
另外，上述将待存储MD5值的各字节所对应的数据对应存入第二存储器的存储地址Α0～Α15中的相应存储地址的方式的使用，增加了对待存储MD5值存储地址获取的难度，进一步提高了对MD5值存储的安全性。
在本实施方式中，为便于修改第二计算模块计算得到的存储地址Α0～Α15与待存储MD5值的各字节的一一对应关系，该MD5值存储***还包括对应关系修改模块。所述的对应关系修改模块与所述的决策模块相连，用于修改第二计算模块计算得到的存储地址Α0～Α15与待存储MD5值的各字节的一一对应关系。
在本实施方式中，所述预先设定的地址转换策略值m的位宽为32bits，其7位ECC的校验值等于0x55。其中，所述的地址转换策略值m在具体实现时，还可以满足以下两种条件中的任意一种：第1种条件，所述的地址转换策略值m的位宽为16bits，其6位ECC的校验值等于0x15；第2种条件，所述的地址转换策略值m的位宽为8bits，其5位ECC的校验值等于0x15。
其中，本实施方式中采用位宽为32bits的地址转换策略值m，这在一定程度上确保了本***的安全性。为便于实现，本实施方式中所述预先设定的地址转换策略值m，采用第二存储器的最低地址的一个字的数据。
为增加实现对待存储MD5值的各字节的存储地址的更新方式，该MD5值存储***还包括地址转换策略值修改模块，与所述的决策模块相连，用于修改所述的地址转换策略值m。
另外，本发明在实施时，本领域技术人员还可以采用预先存储的特定数值作为地址转换策略值m，该特定数值位宽32bits且其7位ECC的校验值等于0x55；且该特定数值可通过所述的地址转换策略值修改模块进行修改。
在本实施方式中，为便于实现对待存储MD5值的各字节所对应的存储地址的更新，该MD5值存储***还包括间接存储地址修改模块。该间接存储地址修改模块与所述的决策模块相连，用于修改所述的间接存储地址Αj。
其中，在本实施方式中，以计算机嵌入式***BootLoader程序的MD5基准值为例，所涉及的待存储MD5值均对应BootLoader程序的MD5基准值。
综上，本发明将MD5值(长度为128bits)的16个字节单独存放，从而将一个待存储MD5值存放在同一存储器的16个不同的地址，提高了计算机安全领域中对MD5值存储的安全性。
以上实施方式仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施方式对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施方式所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施方式技术方案的范围。

Claims (10)

1.一种MD5值存储方法，其特征在于，包括：
获取预先设定的地址转换策略值m，并将该地址转换策略值m对0xf取余，得到余数Αs，该余数Αs为第一存储器的Αs存储地址；
基于上述得到的余数Αs，将预先设定的间接存储地址Αj存入第一存储器的Αs存储地址；
基于上述Αs存储地址和间接存储地址Αj，根据以下递推公式，对应得到Α0～Α15，所得到的Α0～Α15对应为第二存储器的存储地址Α0～Α15：
Figure FDA0001472810050000011
其中公式中n＝1,2,…,15；
分别读取待存储MD5值的各字节所对应的数据，依据预先设定的上述存储地址Α0～Α15与上述待存储MD5值的各字节的一一对应关系，将读取到的待存储MD5值的每个字节所对应的数据对应存入第二存储器的存储地址Α0～Α15中的相应存储地址。
2.根据权利要求1所述的MD5值存储方法，其特征在于，
所述预先设定的地址转换策略值m满足以下三种条件中的任意一种：
第一种条件，所述的地址转换策略值m的位宽为32bits，其7位ECC的校验值等于0x55；
第二种条件，所述的地址转换策略值m的位宽为16bits，其6位ECC的校验值等于0x15；
第三种条件，所述的地址转换策略值m的位宽为8bits，其5位ECC的校验值等于0x15。
3.根据权利要求1或2所述的MD5值存储方法，其特征在于，
所述预先设定的地址转换策略值m，采用第二存储器的最低地址的一个字的数据。
4.一种MD5值存储***，包括：
地址转换策略值获取模块，用于获取预先设定的地址转换策略值m；
第一存储器，用于本***中的数据存储；
第二存储器，用于本***中的数据存储；
第一计算模块，与所述的地址转换策略值获取模块相连，用于将地址转换策略值获取模块获取到的地址转换策略值m对0xf取余，计算得到余数Αs，该计算得到余数Αs对应为第一存储器的Αs存储地址；
第二计算模块，与所述的第一计算模块相连，用于基于上述预先设定的间接存储地址Αj以及第一计算模块当前计算得到的Αs存储地址，根据以下递推公式，计算得到Α0～Α15，计算所得到的Α0～Α15对应为第二存储器的存储地址Α0～Α15：
Figure FDA0001472810050000021
其中公式中n＝1,2,…,15；
决策模块，分别与所述的第一存储器、第二存储器、第一计算模块、第二计算模块相连，用于将预先设定的间接存储地址Αj存入第一计算模块计算得到的第一存储器的Αs存储地址；还用于分别读取待存储MD5值的各字节所对应的数据，依据预先设定的第二计算模块计算得到的存储地址Α0～Α15与上述待存储MD5值的各字节的一一对应关系，将读取到的待存储MD5值的各字节所对应的数据，对应存入第二存储器的存储地址Α0～Α15中的各相应地址。
5.根据权利要求4所述的MD5值存储***，其特征在于，该MD5值存储***还包括：
对应关系修改模块，与所述的决策模块相连，用于修改第二计算模块计算得到的存储地址Α0～Α15与待存储MD5值的各字节的一一对应关系。
6.根据权利要求4或5所述的MD5值存储***，其特征在于，所述预先设定的地址转换策略值m满足以下三种条件中的任意一种：
第一种条件，所述的地址转换策略值m的位宽为32bits，其7位ECC的校验值等于0x55；
第二种条件，所述的地址转换策略值m的位宽为16bits，其6位ECC的校验值等于0x15；
第三种条件，所述的地址转换策略值m的位宽为8bits，其5位ECC的校验值等于0x15。
7.根据权利要求6所述的MD5值存储***，其特征在于，
所述预先设定的地址转换策略值m，采用第二存储器的最低地址的一个字的数据。
8.根据权利要求4或5所述的MD5值存储***，其特征在于，该MD5值存储***还包括：间接存储地址修改模块，与所述的决策模块相连，用于修改所述的间接存储地址Αj。
9.根据权利要求4或5所述的MD5值存储***，其特征在于，该MD5值存储***还包括：地址转换策略值修改模块，与所述的决策模块相连，用于修改所述的地址转换策略值m。
10.根据权利要求4或5所述的MD5值存储***，其特征在于，
所述的待存储MD5值为BootLoader程序的MD5值。
CN201711147590.0A 2017-11-17 2017-11-17 一种md5值存储方法及存储*** Active CN107798257B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711147590.0A CN107798257B (zh) 2017-11-17 2017-11-17 一种md5值存储方法及存储***

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711147590.0A CN107798257B (zh) 2017-11-17 2017-11-17 一种md5值存储方法及存储***

Publications (2)

Publication Number Publication Date
CN107798257A CN107798257A (zh) 2018-03-13
CN107798257B true CN107798257B (zh) 2020-04-03

Family

ID=61535279

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711147590.0A Active CN107798257B (zh) 2017-11-17 2017-11-17 一种md5值存储方法及存储***

Country Status (1)

Country Link
CN (1) CN107798257B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102402394A (zh) * 2010-09-13 2012-04-04 腾讯科技（深圳）有限公司 一种基于哈希算法的数据存储方法及装置
CN103383690A (zh) * 2012-05-04 2013-11-06 深圳市腾讯计算机***有限公司 分布式数据存储方法及***
CN105491149A (zh) * 2015-12-26 2016-04-13 深圳市金立通信设备有限公司 一种数据存储方法及终端
CN106202548A (zh) * 2016-07-25 2016-12-07 网易（杭州）网络有限公司 数据存储方法、查找方法及装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102402394A (zh) * 2010-09-13 2012-04-04 腾讯科技（深圳）有限公司 一种基于哈希算法的数据存储方法及装置
CN103383690A (zh) * 2012-05-04 2013-11-06 深圳市腾讯计算机***有限公司 分布式数据存储方法及***
CN105491149A (zh) * 2015-12-26 2016-04-13 深圳市金立通信设备有限公司 一种数据存储方法及终端
CN106202548A (zh) * 2016-07-25 2016-12-07 网易（杭州）网络有限公司 数据存储方法、查找方法及装置

Also Published As

Publication number Publication date
CN107798257A (zh) 2018-03-13

Similar Documents

Publication Publication Date Title
US9229853B2 (en) Method and system for data de-duplication
US9384091B2 (en) Error code management in systems permitting partial writes
US8266498B2 (en) Implementation of multiple error detection schemes for a cache
CN111753336A (zh) 利用隐藏内联元数据的存储器保护
TWI312464B (zh)
KR101205141B1 (ko) 메모리 주변 장치에서의 향상된 에러 검출을 위한 시스템및 방법
JP4160625B1 (ja) 誤り検出制御システム
US10387305B2 (en) Techniques for compression memory coloring
US8639916B2 (en) Method of maintaining software integrity
TWI332611B (en) Method for writing data in flash memory and error correction coding/decoding method thereof
US9323602B2 (en) Error correction with extended CAM
US20150220387A1 (en) Error correction in non_volatile memory
US20150301841A1 (en) Binary translation reuse in a system with address space layout randomization
US20140215202A1 (en) Extension of a platform configuration register with a known value
US20090271603A1 (en) Embedded system and startup method thereof
JP5922317B2 (ja) 変換索引バッファ（ｔｌｂ）のための重複検査
US9606931B2 (en) Indicating a length of an instruction of a variable length instruction set
GB2490198A (en) Error correction of non-volatile NAND flash memory
US20230353343A1 (en) Providing access to a hardware resource based on a canary value
US11645147B2 (en) Generating error checking data for error detection during modification of data in a memory sub-system
US20190163606A1 (en) Checking system, checking method and compiling method of system start-up file
US10613993B2 (en) Method for protecting a program code, corresponding system and processor
CN115879107A (zh) 计算机装置及其访存方法、处理装置和存储介质
CN107798257B (zh) 一种md5值存储方法及存储***
CN117311311A (zh) Dcs控制器可信度量方法、***、电子设备及存储介质

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant