CN107771331A - 独立式uark brk检测 - Google Patents

独立式uark brk检测 Download PDF

Info

Publication number
CN107771331A
CN107771331A CN201680035878.6A CN201680035878A CN107771331A CN 107771331 A CN107771331 A CN 107771331A CN 201680035878 A CN201680035878 A CN 201680035878A CN 107771331 A CN107771331 A CN 107771331A
Authority
CN
China
Prior art keywords
counter
uart
data
signal
brk
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201680035878.6A
Other languages
English (en)
Other versions
CN107771331B (zh
Inventor
鲁沙恩·塞缪尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Microchip Technology Inc
Original Assignee
Microchip Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Microchip Technology Inc filed Critical Microchip Technology Inc
Publication of CN107771331A publication Critical patent/CN107771331A/zh
Application granted granted Critical
Publication of CN107771331B publication Critical patent/CN107771331B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G06F13/4295—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using an embedded synchronisation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G06F13/4072—Drivers or receivers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L41/00—Arrangements for maintenance, administration or management of data switching networks, e.g. of packet switching networks
    • H04L41/06—Management of faults, events, alarms or notifications
    • H04L41/0681—Configuration of triggering conditions
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L43/00—Arrangements for monitoring or testing data switching networks
    • H04L43/16—Threshold monitoring
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
    • H04L69/28—Timers or timing mechanisms used in protocols
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0008—Synchronisation information channels, e.g. clock distribution lines
    • H04L7/0012—Synchronisation information channels, e.g. clock distribution lines by comparing receiver clock with transmitter clock
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0016—Arrangements for synchronising receiver with transmitter correction of synchronization errors
    • H04L7/005—Correction by an elastic buffer

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Security & Cryptography (AREA)
  • Computer Hardware Design (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Communication Control (AREA)
  • Information Transfer Systems (AREA)
  • Dc Digital Transmission (AREA)

Abstract

本发明揭示一种通用异步接收器/传输器UART模块。所述UART模块可包含接收器单元，所述接收器单元是由经配置以取样传入数据信号的可编程接收器时钟时控，且包括由所述接收器时钟时控的计数器，其中所述计数器经复位以在所述数据信号的每个下降沿开始计数，且如果所述计数器到达可编程阈值，那么触发BRK检测信号。

Description

独立式UARK BRK检测
相关申请案的交叉参考
本申请案要求2015年6月22日申请的第62/183,006号美国临时专利申请案的优先权，所述临时专利申请案为了所有目的特此以引用方式并入本文中。
技术领域
本发明涉及串行接口，特定来说涉及具有BRK检测的通用异步接收器/传输器(UART)接口。
背景技术
UART是众所周知的且通常用在微控制器中以提供通信通道。UART接口将并行数据转译为串行传输形式。存在各种类型的协议且其用于UART通信，如通过各种通信标准(例如EIA、RS-232、RS-422或RS-485)定义。其它协议(例如LIN协议)使用与RS-232接口相同的接口配置。
发明内容
需要提供不管何时接收BRK都允许自动检测所述BRK的UART。
本发明揭示一种通用异步接收器/传输器(UART)模块。所述UART模块可包含接收器单元，所述接收器单元由经配置以取样传入数据信号的可编程接收器时钟时控且包括由所述接收器时钟时控的计数器，其中所述计数器经复位以在所述数据信号的每个下降沿开始计数且如果所述计数器到达可编程阈值时触发BRK检测信号。
在各种实施例中，揭示一种通用异步接收器/传输器(UART)模块。所述模块可包含接收器单元，所述接收器单元由经配置以取样传入数据信号的可编程接收器时钟时控且包括由所述接收器时钟时控的计数器，其中所述计数器经复位以在所述数据信号的每个下降沿开始计数且如果所述计数器到达可编程阈值时触发BRK检测信号。
在一些实施例中，所述可编程接收器时钟可耦合到波特率产生器。在一些实施例中，所述计数器在数据信号的上升沿停止计数。在相同或替代实施例中，所述阈值可经编程为11。
在一些实施例中，所述接收器单元可包含状态机以控制计数器。在此类实施例中，所述状态机可经编程而以不同操作模式操作。还在此类实施例中，接口可包含接收多个经取样的数据的先进先出缓冲器存储器。
在各种实施例中，揭示一种微处理器。所述微处理器可包含通用异步接收器/传输器(UART)模块，所述模块包含接收器单元，所述接收器单元由经配置以取样传入数据信号的可编程接收器时钟时控且包括由所述接收器时钟时控的计数器，其中所述计数器经复位以在所述数据信号的每个下降沿开始计数且如果所述计数器到达可编程阈值时触发BRK检测信号。
在一些实施例中，所述可编程接收器时钟可耦合到波特率产生器。在一些实施例中，所述计数器在所述数据信号的上升沿停止计数。在相同或替代实施例中，所述阈值可经编程为11。
在一些实施例中，所述接收器单元可包含状态机以控制计数器。在此类实施例中，所述状态机可经编程而以不同操作模式操作。还在此类实施例中，接口可包含接收多个经取样的数据的先进先出缓冲器存储器。
在各种实施例中，揭示一种用于控制通用异步接收器/传输器(UART)模块的方法。所述方法可包含：由经配置以取样传入数据信号的可编程接收器时钟时控接收器单元；复位由所述可编程接收器时钟时控的计数器，其中所述计数器经复位以在数据信号的每个下降沿开始计数；及如果所述计数器到达可编程阈值时触发BRK检测信号。
附图说明
图1说明根据本发明的某些实施例的由UART在字节开始时接收的BRK；
图2说明根据本发明的某些实施例的由UART在字节中间接收的BRK；
图3说明在已知微控制器中实施的已知通用异步接收器传输器的实例性已知传输器模块；
图4说明在已知微控制器中实施的已知通用异步接收器传输器的实例性已知传输器模块；及
图5说明根据本发明的某些实施例的用于UART或可操作以提供自动BRK检测器的任何其它类似串行接口单元的接收器单元。
具体实施方式
由许多微控制器使用的某些旧型UART无特殊逻辑以检测中止(“BRK”)特性。在一些实施例中，BRK是具有成帧错误(Framing Error)的8位零。图1说明根据本发明的某些实施例的由UART在字节104开始时接收的BRK 102。当开始位在指示BRK的11个时钟周期中保持较低之后可拉低接收线(例如，“RXS”)。一般来说，接收器将在八个时钟及停止位时钟之后开始其将引起错误(例如，FERIF_qclk)的接收解码。常规接收器仅可能够检测此错误。相反地，根据各种实施例的增强***能够自动检测此BRK。由于BRK是预定长度(例如11个时钟)的事实，所以BRK检测器计数器(在下文中参考图5更详细地描述)可检测此BRK信号，且产生相应检测信号。计数器可在接收线的下降沿开始，且在下一上升沿停止。如果计数器到达预定BRK数目，那么检测BRK。
在某些已知***中，如果UART在字节中间接收BRK，那么UART可不会辨识BRK。图2说明根据本发明的某些实施例的由UART在字节204中间接收的BRK 202。这可能不是例如本地互连网络(“LIN”)的协议的理想操作。根据各种实施例，UART模块可在其接收器单元(无论何时出现BRK都发信号通知所述BRK)中包括硬件计数器。根据各种实施例，在计数低周期的接口中提供硬件计数器。一旦接收(“RX”)线变低，计数器就开始计数。取决于传输的串行数据，可多次设置且复位BRK检测器计数器，直到BRK信号开始为止。由所述串行数据引起的短暂停止将不触发任何检测。然而，可由计数器轻易检测中间字节传输中的BRK信号，且可产生相应检测信号。
图3说明在已知微控制器中实施的已知通用异步接收器传输器的实例性已知传输器模块。图4说明在已知微控制器中实施的已知通用异步接收器传输器的实例性已知接收器模块。UART模块是串行I/O通信***装置。UART模块含有独立于装置程序执行而执行输入或输出串行数据传送所需的所有时钟产生器、移位寄存器及数据缓冲器。UART(也称为串行通信接口(SCI))可被配置为全双工异步***。全双工模式适用于与******(例如CRT终端及个人计算机)的通信。
在各种实施例中，在图3到4中说明的UART模块可包含以下能力及其它：全双工异步传输及接收；两字符输入缓冲；单字符输出缓冲；可编程8位或9位字符长度；9位模式的地址检测；输入缓冲溢位错误检测；所接收字符成帧错误检测；睡眠操作；等等。
在各种实施例中，UART模块实施以下额外特征，从而使得其更适合用于本地互连网络(“LIN”)总线***：波特率的自动检测及校准；中止接收时唤醒；13位中止字符传输。在睡眠模式期间，使到UART的所有时钟暂停。鉴于此，波特率产生器是不活动的，且无法执行正确的字符接收。自动唤醒特征允许控制器因接收/数据传输(“RX/DT”)线上的活动而唤醒。在一些实施例中，此特征可仅在异步模式中可用。可通过设置UART的特定存储器部分来启用自动唤醒特征。例如，可通过设置BAUDCON寄存器的唤醒启用(“WUE”)位来启用所述自动唤醒特征。一旦设置，便可停用RX/DT上的正常接收序列，且增强通用同步异步接收器传输器(“EUSART”)可保持闲置状态，从而独立于CPU模式来监测唤醒事件。唤醒事件可为由(例如)RX/DT线上的高到低转变组成。(此与用于LIN协议的同步中止或唤醒信号字符的开始一致)。EUSART模块可产生与唤醒事件一致的接收中断标志(例如，RCIF中断)。在正常CPU操作模式中，中断可与Q时钟同步产生，而如果装置处于睡眠模式，那么异步产生中断。可通过读取UART的另一存储器部分(例如，RCREG寄存器)来清除中断条件。在中止结束时，可通过RX线上的低到高转变自动清除WUE位。此发信号通知用户中止事件结束。在此时，EUSART模块可处于闲置模式中、等待接收下一字符。
UART可使用标准不归零(NRZ)格式来传输及接收数据。NRZ以两个电平实施：表示“1”数据位的高电压输出(“VOH”)标记状态；及表示“0”数据位的低电压输出(“VOL”)空白状态。NRZ是指这一事实：连续传输的具有相同值的数据位保持在位的输出电平而不返回到每一位传输之间的中间电平。NRZ传输端口闲置于标记状态中。每一字符传输由一个开始位、其后接着8个或9个数据位组成，且始终由一或多个停止位终止。开始位始终是空白，且停止位始终是标记。最常用的数据格式是8个位。每一传输位持续达1/(波特率)的周期。芯片上专用8位/16位波特率产生器用于从***振荡器导出标准波特率频率。UART首先可传输及接收最低有效位。UART的传输器及接收器在功能上相互独立，但可共享相同数据格式及波特率。根据一些实施例，可不支持奇偶校验，但奇偶校验可以软件实施且被存储为第九数据位。
通常在实施RS-232标准的某些实施例中使用异步模式。再次参考图4，在一些实施例中，可在可驱动数据恢复块404的RX/DT 402引脚上接收数据。在一些实施例中，数据恢复块404可为以高于波特率的速率(例如，波特率的16倍)操作的高速移位器。在一些实施例中，接收器400还可包含串行接收移位寄存器(“RSR”)406。RSR 406可为以(或大约)比特率操作的移位器。当字符的所有8个或9个位已移入时，其立即被传送到先进先出(“FIFO”)存储器408。在一些实施例中，存储器408可为两字符FIFO。在一些实施例中，FIFO缓冲允许在软件必须开始服务UART接收器之前接收两个完整字符及开始第三字符。根据一些实施例，不可通过软件直接存取FIFO及RSR寄存器。对所接收的数据的存取可通过UART的存储器部分(例如，RCREG寄存器)提供。
图5说明根据本发明的某些实施例的用于UART或可操作以提供自动BRK检测器的任何其它类似串行接口单元的接收器单元500。在一些实施例中，可由可编程接收器时钟504时控接收器单元500。在一些实施例中，可由波特率产生器506时控可编程接收器时钟504。可编程接收器时钟504可操作以取样传入数据信号(例如，在接收器引脚508处传入的数据)。
在一些实施例中，接收器单元500可包含由可编程接收器时钟504时控的计数器。计数器可经复位以在数据信号的部分处开始计时，且如果计数器到达可编程阈值，那么触发BRK检测信号。例如，如上文参考图1到4更详细的描述，BRK可包含11个时钟周期。因此，如果所述计数器到达11，那么其可触发BRK检测信号。
在一些实施例中，计数器可包含耦合到BRK检测器504的可配置状态机502。在一些实施例中，可由配置寄存器信号(例如，MODE[3:0])来控制状态机502的配置。例如，如图5中所说明，配置寄存器信号(MODE[3:0])具有4个位，且可允许各种设置。可使用其它寄存器。在一些实施例中，状态机502可为与BRK检测器504耦合。在各种实施例中，BRK检测器504可为在传入下降沿及上升沿开始与停止(不管所接收的信号)的计数器。
在一些实施例中，计数器可进一步耦合到存储器缓冲器508。例如，计数器可耦合到先进先出存储器缓冲器，例如图5中说明的实例性缓冲器。
根据各种实施例，UART经描述为不管何时接收BRK都允许自动检测所述BRK。

Claims (20)

1.一种通用异步接收器/传输器UART模块，其包括：
接收器单元，其是由经配置以取样传入数据信号的可编程接收器时钟时控，且包括由所述接收器时钟时控的计数器，其中所述计数器经复位以在所述数据信号的每个下降沿开始计数，且如果所述计数器到达可编程阈值，那么触发BRK检测信号。
2.根据权利要求1所述的UART，其中所述计数器在所述数据信号的上升沿停止计数。
3.根据权利要求1或2所述的UART，其中所述阈值可经编程为11。
4.根据前述权利要求中任一权利要求所述的UART，其中所述接收器单元包括状态机，以控制所述计数器。
5.根据权利要求4所述的UART，其中所述状态机可经编程而以不同操作模式操作。
6.根据权利要求4或5所述的UART，其进一步包括接收多个经取样的数据的先进先出缓冲器存储器。
7.根据前述权利要求中任一权利要求所述的UART，其中所述可编程接收器时钟耦合到波特率产生器。
8.一种微处理器，其包括：
通用异步接收器/传输器UART模块，其包括接收器单元，所述接收器单元是由经配置以取样传入数据信号的可编程接收器时钟时控，且包括由所述接收器时钟时控的计数器，其中所述计数器经复位以在所述数据信号的每个下降沿开始计数，且如果所述计数器到达可编程阈值，那么触发BRK检测信号。
9.根据权利要求8所述的微处理器，其中所述计数器在所述数据信号的上升沿停止计数。
10.根据权利要求8或9所述的微处理器，其中所述阈值可经编程为11。
11.根据权利要求8、9或10所述的微处理器，其中所述接收器单元包括状态机，以控制所述计数器。
12.根据权利要求11所述的微处理器，其中所述状态机可经编程而以不同操作模式操作。
13.根据权利要求11或12所述的微处理器，其进一步包括接收多个经取样的数据的先进先出缓冲器存储器。
14.根据前述权利要求8到13中任一权利要求所述的微处理器，其中所述可编程接收器时钟耦合到波特率产生器。
15.一种用于控制通用异步接收器/传输器UART模块的方法，所述方法包括：
由经配置以取样传入数据信号的可编程接收器时钟来时控接收器单元；
复位由所述可编程接收器时钟时控的计数器，其中所述计数器经复位以在所述数据信号的每个下降沿开始计数；及
如果所述计数器到达可编程阈值，那么触发BRK检测信号。
16.根据权利要求15所述的方法，其中所述计数器在所述数据信号的上升沿停止计数。
17.根据权利要求15或16所述的方法，其中所述阈值可经编程为11。
18.根据前述权利要求15到17中任一权利要求所述的方法，其中所述接收器单元包括状态机，以控制所述计数器。
19.根据权利要求18所述的方法，其中所述状态机可经编程而以不同操作模式操作。
20.根据权利要求18或19所述的方法，其进一步包括将多个经取样的数据传输到先进先出缓冲器存储器。
CN201680035878.6A 2015-06-22 2016-06-22 独立式uark brk检测 Active CN107771331B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201562183006P 2015-06-22 2015-06-22
US62/183,006 2015-06-22
US15/188,263 2016-06-21
US15/188,263 US9825754B2 (en) 2015-06-22 2016-06-21 Independent UART BRK detection
PCT/US2016/038623 WO2016209866A1 (en) 2015-06-22 2016-06-22 Independent uart brk detection

Publications (2)

Publication Number Publication Date
CN107771331A true CN107771331A (zh) 2018-03-06
CN107771331B CN107771331B (zh) 2021-05-11

Family

ID=56345243

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680035878.6A Active CN107771331B (zh) 2015-06-22 2016-06-22 独立式uark brk检测

Country Status (7)

Country Link
US (1) US9825754B2 (zh)
EP (1) EP3311297A1 (zh)
JP (1) JP2018518765A (zh)
KR (1) KR20180019560A (zh)
CN (1) CN107771331B (zh)
TW (1) TW201702894A (zh)
WO (1) WO2016209866A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113886318A (zh) * 2021-09-29 2022-01-04 深圳市智想科技有限公司 一种支持多波特率的单片机uart接口装置
CN114490488A (zh) * 2020-11-13 2022-05-13 芯翼信息科技(上海)有限公司 一种低功耗uart串口***

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3258652B1 (en) * 2016-06-14 2019-11-27 Melexis Technologies NV Local interconnect network bus architecture
CN110808885B (zh) * 2019-10-14 2020-11-06 珠海格力电器股份有限公司 一种唤醒控制方法、装置、存储介质及多联机***
TWI786890B (zh) * 2021-05-28 2022-12-11 精拓科技股份有限公司 Rs-485電路與通訊系統
TWI806483B (zh) * 2022-03-10 2023-06-21 台達電子工業股份有限公司 基於rs232序列埠實現的資料與指令傳輸方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040233937A1 (en) * 2001-10-15 2004-11-25 Stmicroelectronics Sa Device for transmitting asynchronous data having clock deviation control
US20040246997A1 (en) * 2001-10-15 2004-12-09 Stmicroelectronics Sa Asynchronous receiver of the UART-type with two operating modes
CN101383819A (zh) * 2007-09-05 2009-03-11 迈普（四川）通信技术有限公司 异步串行数据线信息收发方法及异步串行收发器
US20110026572A1 (en) * 2009-07-29 2011-02-03 Nec Electronics Corporation Baud rate error detection circuit and baud rate error detection method
CN102170347A (zh) * 2010-02-22 2011-08-31 株式会社电装 同步信号检测装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5642350A (en) * 1993-11-23 1997-06-24 Ericsson Inc. Peer to peer network for a mobile radio transceiver
US6366610B1 (en) * 1998-05-15 2002-04-02 Advanced Micro Devices, Inc. Autobauding with adjustment to a programmable baud rate
US6243034B1 (en) 1998-10-29 2001-06-05 National Instruments Corporation Integrating analog to digital converter with improved resolution
US7596699B2 (en) * 2004-02-24 2009-09-29 Intersil Americas Inc. Battery authentication system
US7355652B2 (en) * 2004-10-13 2008-04-08 Cirrus Logic, Inc. Inverse tracking over two different clock domains
US7414553B1 (en) 2006-11-17 2008-08-19 Zilog, Inc. Microcontroller having in-situ autocalibrated integrating analog-to-digital converter (IADC)
US8901894B2 (en) 2011-04-18 2014-12-02 Renesas Electronics America Inc. Battery management control method
US9024533B2 (en) 2013-03-12 2015-05-05 Atmel Corporation Controlling switching current regulators

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040233937A1 (en) * 2001-10-15 2004-11-25 Stmicroelectronics Sa Device for transmitting asynchronous data having clock deviation control
US20040246997A1 (en) * 2001-10-15 2004-12-09 Stmicroelectronics Sa Asynchronous receiver of the UART-type with two operating modes
CN101383819A (zh) * 2007-09-05 2009-03-11 迈普（四川）通信技术有限公司 异步串行数据线信息收发方法及异步串行收发器
US20110026572A1 (en) * 2009-07-29 2011-02-03 Nec Electronics Corporation Baud rate error detection circuit and baud rate error detection method
CN102170347A (zh) * 2010-02-22 2011-08-31 株式会社电装 同步信号检测装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114490488A (zh) * 2020-11-13 2022-05-13 芯翼信息科技(上海)有限公司 一种低功耗uart串口***
CN114490488B (zh) * 2020-11-13 2023-09-05 芯翼信息科技(上海)有限公司 一种低功耗uart串口***
CN113886318A (zh) * 2021-09-29 2022-01-04 深圳市智想科技有限公司 一种支持多波特率的单片机uart接口装置

Also Published As

Publication number Publication date
EP3311297A1 (en) 2018-04-25
US9825754B2 (en) 2017-11-21
JP2018518765A (ja) 2018-07-12
WO2016209866A1 (en) 2016-12-29
TW201702894A (zh) 2017-01-16
CN107771331B (zh) 2021-05-11
US20160373238A1 (en) 2016-12-22
KR20180019560A (ko) 2018-02-26

Similar Documents

Publication Publication Date Title
CN107771331A (zh) 独立式uark brk检测
US7729427B2 (en) Pseudo-synchronous one wire bidirectional bus interface
CN202870808U (zh) 一种spi串口模块的fpga实现装置
CN102306136B (zh) 基于单片机输入捕获功能的波特率自适应方法
EP3411999A1 (en) Unidirectional clock signaling in a high-speed serial link
CN104461972B (zh) 一种数据信号采样的方法和设备
CN103209137B (zh) 可配置高精度时间间隔帧发布以太网接口控制***
CN103095607A (zh) 一种实时优先级以太网控制器实现方法
Mahat Design of a 9-bit UART module based on Verilog HDL
US5479613A (en) Real-time ring bandwidth utilization calculator, calculating bandwidth utilization based on occurrences of first and second predetermined bit patterns
CN112422219A (zh) 以太网接口和相关***、方法和设备
CN103176014B (zh) 一种波形数据解码装置及示波器
CN107153412B (zh) 一种具有发送fifo的can总线控制器电路
CN105474584B (zh) Can fd帧结束检测器及检测方法、can位流处理器及操作方法
CN103107862B (zh) 逻辑器件及其mdio数据发送方法
CN109871344A (zh) 通讯***、接口电路及其传输信号的方法
CN102323914B (zh) 一种自动检测韦根输入的控制器接口的控制方法
CN111049718B (zh) Can总线模拟监控方法
CN105939238B (zh) 一种基于SOC隔离Memory的10Gbps以太网实时数据采集方法
CN104199799A (zh) 基于cpld的波特率自适应方法及装置
CN111158339B (zh) Can总线模拟监控***
CN107810495A (zh) 具有线活动检测器的uart
CN103631740B (zh) Sd卡在spi模式下传输自适应字节对齐的电路
Szecowka et al. On hardware implementation of FlexRay bus guardian module
CN113890783B (zh) 一种数据收发***、方法、电子设备及存储介质

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant