CN107769767B - 一种电阻修调电路及方法 - Google Patents

Abstract

本申请公开了一种电阻修调电路，包括：使能模块的使能输出端与检测模块的使能输入端连接，用于输出使能信号，使能模块的时钟输出端与隔离模块的时钟输入端连接，用于输出时钟信号；检测模块的信号输出端与隔离模块的信号输入端连接，用于在使能后根据用户的输入指令输出检测信号；隔离模块的信号输出端与修调模块的信号输入端连接，用于在时钟信号作用下输出控制信号；修调模块包括可控开关管和修调电阻，可控开关管的控制端作为修调模块的信号输入端，第一端和第二端分别与修调电阻的两端连接。本申请利用隔离模块和可控开关管控制修调电阻是否被短路，避免了噪声对输出精度的影响。本申请还提供一种电阻修调方法，同样具有上述有益效果。

Description

一种电阻修调电路及方法

技术领域

本申请涉及电子技术领域，特别涉及一种电阻修调电路及方法。

背景技术

在模拟电路中，由于集成电路设计工艺的浮动，一般很难保证非常精确的电阻值，因此，在许多应用电路例如基准电压源电路中，往往会使用多个修调电阻对电路中的总阻值进行微调。

一般地，电阻修调均采用熔丝修调方式。传统的电阻修调电路如图1所示，其中，电阻R为接入电路中的基准电阻，电阻r₁、r₂、……和r_n均为与电阻R串联的阻值很小的修调电阻，并且一般会将其电阻值设计为二进制加权的形式，即依次呈2的指数倍增长；每个修调电阻的两端直接并联有熔丝，熔丝两端与焊盘连接。当进行电阻修调时，技术人员可以通过探针等工具将指定熔丝熔断，以便将对应的修调电阻接入电路，实现对电路总阻值的微调。

然而，由于传统的电阻修调电路中熔丝与对应的微调电阻直接相连，因此极易产生噪声干扰，影响对电路总阻值的调节，降低电路的输出精度。因此，采用何种电阻修调电路及方法以便降低噪声影响，进而提高电路输出精度，是本领域技术人员亟待解决的技术问题。

发明内容

本申请的目的在于提供一种电阻修调电路及方法，以便有效地降低熔丝熔断过程中的噪声影响，进而提高电路输出精度。

为解决上述技术问题，本申请提供一种电阻修调电路，包括使能模块、检测模块、隔离模块和修调模块；

其中，所述使能模块的使能输出端与所述检测模块的使能输入端连接，所述使能模块的时钟输出端与所述隔离模块的时钟输入端连接，用于根据输入信号向所述检测模块输入使能信号，并向所述隔离模块输入时钟信号；

所述检测模块的信号输出端与所述隔离模块的信号输入端连接，用于在接收到所述使能信号之后，根据用户的输入指令向所述隔离模块输入检测信号；

所述隔离模块的信号输出端与所述修调模块的信号输入端连接，用于在所述时钟信号作用下，根据所述检测信号向所述修调模块输入控制信号；

所述修调模块包括可控开关管和修调电阻，所述可控开关管的控制端作为所述修调模块的信号输入端，所述可控开关管的第一端和第二端分别与所述修调电阻的两端连接，用于根据所述控制信号控制所述可控开关管的通断，以便控制所述修调电阻是否被短路。

可选地，所述使能模块包括第一反相器、第二反相器、第三反相器和与非门；所述时钟输出端包括第一时钟输出端和第二时钟输出端；

其中，所述第一反相器的输入端和输出端分别与所述与非门的第一输入端和第二输入端连接，所述第一反相器的输入端作为所述使能模块的信号输入端，用于接收所述输入信号；所述与非门的输出端作为所述使能模块的使能输出端，并与所述第二反相器的输入端连接；所述第二反相器的输出端作为所述使能模块的第一时钟输出端，并与所述第三反相器的输入端连接；所述第三反相器的输出端作为所述使能模块的第二时钟输出端。

可选地，所述检测模块包括第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第一NMOS管、第二NMOS管、第一电阻、第二电阻、恒流源和熔丝；

其中，所述第一PMOS管的栅极作为所述检测模块的使能输入端，源极与电源连接，漏极分别与所述第二PMOS管、所述第三PMOS管和所述第四PMOS管的源极连接；所述第二PMOS管的漏极与所述第一NMOS管的漏极连接，并作为所述检测模块的信号输出端，栅极分别与所述第三PMOS管的栅极和漏极、所述第四PMOS管的栅极和漏极、所述第二NMOS管的栅极和漏极、所述第一NMOS管的栅极以及所述恒流源的正输出端连接；所述恒流源的负输出端接地；所述第二NMOS管的源极通过所述第二电阻接地；所述第一NMOS管的源极通过所述第一电阻与所述熔丝的第一端连接；所述熔丝的第二端接地。

可选地，所述可控开关管为PMOS管。

可选地，所述隔离模块包括第一CCMOS、第二CCMOS、第四反相器和第五反相器；所述隔离模块的时钟输入端包括第一时钟输入端和第二时钟输入端；

其中，所述第一CCMOS的信号输入端与所述第四反相器的输出端连接；所述第四反相器的输入端分别与所述第一CCMOS的信号输出端、所述第二CCMOS的信号输出端、所述第五反相器的输入端连接；所述第二CCMOS的信号输入端作为所述隔离模块的信号输入端；所述第一CCMOS和所述第二CCMOS的第一时钟输入端作为所述隔离模块的第一时钟输入端；所述第一CCMOS和所述第二CCMOS的第二时钟输入端作为所述隔离模块的第二时钟输入端；所述第五反相器的输出端作为所述隔离模块的信号输出端。

本申请还提供了一种电阻修调方法，应用于如上所述的电阻修调电路，包括：

所述使能模块根据接收到的输入信号，输出使能信号至所述检测模块，并输出所述时钟信号至所述隔离模块；

所述检测模块在接收到所述使能信号之后，根据用户的输入指令输出所述检测信号至所述隔离模块；

所述隔离模块在所述时钟信号作用下，根据所述检测信号输出所述控制信号至所述修调模块；

所述修调模块根据所述控制信号控制所述可控开关管的通断，以便控制所述修调电阻是否被短路。

本申请所提供的电阻修调电路包括使能模块、检测模块、隔离模块和修调模块；其中，所述使能模块的使能输出端与所述检测模块的使能输入端连接，所述使能模块的时钟输出端与所述隔离模块的时钟输入端连接，用于根据输入信号向所述检测模块输入使能信号，并向所述隔离模块输入时钟信号；所述检测模块的信号输出端与所述隔离模块的信号输入端连接，用于在接收到所述使能信号之后，根据用户的输入指令向所述隔离模块输入检测信号；所述隔离模块的信号输出端与所述修调模块的信号输入端连接，用于在所述时钟信号作用下，根据所述检测信号向所述修调模块输入控制信号；所述修调模块包括可控开关管和修调电阻，所述可控开关管的控制端作为所述修调模块的信号输入端，所述可控开关管的第一端和第二端分别与所述修调电阻的两端连接，用于根据所述控制信号控制所述可控开关管的通断，以便控制所述修调电阻是否被短路。

可见，相比于现有技术，本申请所提供的电阻修调电路中，并未将熔丝直接并联在修调电阻两端，而是利用与修调电阻并联的可控开关管来控制修调电阻是否被短路，从而对接入电路中的总阻值进行调节。又由于连接在检测模块和修调模块之间的隔离模块具有锁存隔离功能，其在接收到对应的时钟信号之后才会解除锁存状态，根据检测模块的检测信号输出对应的控制信号，因而可以有效避免检测模块中的噪声干扰影响到修调模块的输出。由此可见，本申请所提供的电阻修调电路，可以有效地降低熔丝熔断过程中的噪声影响，进而提高电路输出精度。本申请所提供的电阻修调方法应用于上述电阻修调电路，同样具有上述有益效果。

附图说明

为了更清楚地说明现有技术和本申请实施例中的技术方案，下面将对现有技术和本申请实施例描述中需要使用的附图作简要的介绍。当然，下面有关本申请实施例的附图描述的仅仅是本申请中的一部分实施例，对于本领域普通技术人员来说，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图，所获得的其他附图也属于本申请的保护范围。

图1为现有技术中所提供的一种电阻修调电路的电路结构图；

图2为本申请实施例所提供的一种电阻修调电路的电路示意图；

图3为本申请实施例所提供的一种电阻修调电路的电路结构图。

具体实施方式

本申请的核心在于提供一种电阻修调电路及方法，以便有效地降低熔丝熔断过程中的噪声影响，进而提高电路输出精度。

为了对本申请实施例中的技术方案进行更加清楚、完整地描述，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行介绍。显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

请参阅图2，图2为本申请所提供的一种电阻修调电路的结构示意图；包括使能模块1、检测模块2、隔离模块3和修调模块4；

其中，使能模块1的使能输出端与检测模块2的使能输入端连接，使能模块1的时钟输出端与隔离模块3的时钟输入端连接，用于根据输入信号向检测模块2输入使能信号，并向隔离模块3输入时钟信号；

检测模块2的信号输出端与隔离模块3的信号输入端连接，用于在接收到使能信号之后，根据用户的输入指令向隔离模块3输入检测信号；

隔离模块3的信号输出端与修调模块4的信号输入端连接，用于在时钟信号作用下，根据检测信号向修调模块4输入控制信号；

修调模块4包括可控开关管Q和修调电阻r，可控开关管Q的控制端作为修调模块4的信号输入端，可控开关管Q的第一端和第二端分别与修调电阻r的两端连接，用于根据控制信号控制可控开关管Q的通断，以便控制修调电阻r是否被短路。

如图2所示，本申请所提供的电阻修调电路中，修调电阻r是并联在可控开关管Q的两端，而非现有技术中直接并联在熔丝两端。可控开关管Q的控制端的输入信号是由隔离模块3输出的，因隔离模块3的隔离作用，使得检测模块2在检测用户的输入指令时受到的噪声干扰被隔离，而不会影响到修调模块4的状态和输出。这里所说的输入指令，具体可指用户通过探针等工具将接入检测模块2电路中的熔丝熔断，检测模块2通过检测熔丝是否熔断来输出检测信号。

具体地，当使能模块1向隔离模块3输入了对应的时钟信号时，隔离模块3才会根据检测模块2的检测信号向修调模块4输出对应的控制信号，否则，将处于保持状态，以便保障修调模块4的输出不受干扰。此外，当使能模块1向检测模块输入了使能信号之后，检测模块2才处于使能状态，以便进行对用户输入指令的检测。

需要说明的是，图2中只示出了一个修调电阻r的修调电路，在实际应用中，本领域技术人员可以根据实际使用情况，自行设计增加修调电阻r等相关结构的数量，并可以将多个修调电阻的阻值设计为二进制加权的形式，本申请实施例对此并不进行限定。

可见，本申请所提供的电阻修调电路，并未将熔丝直接并联在修调电阻两端，而是利用与修调电阻r并联的可控开关管Q来控制修调电阻r是否被短路，从而对接入电路中的总阻值进行调节。又由于连接在检测模块2和修调模块4之间的隔离模块3具有锁存隔离功能，其在接收到对应的时钟信号之后才会解除锁存状态，根据检测模块2的检测信号输出对应的控制信号，因而可以有效避免检测模块2中的噪声干扰影响到修调模块4的输出。由此可见，本申请所提供的电阻修调电路，可以有效地降低熔丝熔断过程中的噪声影响，进而提高电路输出精度。

请参考图3，图3为本申请实施例所提供的一种电阻修调电路的电路结构图。

本申请所提供的电阻修调电路，在上述实施例的基础上：

如图3所示，作为一种优选实施例，使能模块1包括第一反相器INV1、第二反相器INV2、第三反相器INV3和与非门G；时钟输出端包括第一时钟输出端Clk1和第二时钟输出端Clk2；

其中，第一反相器INV1的输入端和输出端分别与与非门G的第一输入端和第二输入端连接，第一反相器INV1的输入端作为使能模块1的信号输入端，用于接收输入信号；与非门G的输出端作为使能模块1的使能输出端，并与第二反相器INV2的输入端连接；第二反相器INV2的输出端作为使能模块1的第一时钟输出端Clk1，并与第三反相器INV3的输入端连接；第三反相器INV3的输出端作为使能模块1的第二时钟输出端Clk2。

具体地，利用反相器的延时作用，当使能模块1的信号输入端所输入的信号由低电平变为高电平时，使能输出端输出窗口式的低电平，以便控制检测模块2的工作状态；两个时钟输出端输出对应波形的时钟信号，以便控制隔离模块3的工作状态。

如图3所示，作为一种优选实施例，检测模块2包括第一PMOS管P1、第二PMOS管P2、第三PMOS管P3、第四PMOS管P4、第一NMOS管N1、第二NMOS管N2、第一电阻R1、第二电阻R2、恒流源Is和熔丝F；

其中，第一PMOS管P1的栅极作为检测模块2的使能输入端，源极与电源连接，漏极分别与第二PMOS管P2、第三PMOS管P3和第四PMOS管P4的源极连接；第二PMOS管P2的漏极与第一NMOS管N1的漏极连接，并作为检测模块2的信号输出端，栅极分别与第三PMOS管P3的栅极和漏极、第四PMOS管P4的栅极和漏极、第二NMOS管N2的栅极和漏极、第一NMOS管N1的栅极以及恒流源Is的正输出端连接；恒流源Is的负输出端接地；第二NMOS管N2的源极通过第二电阻R2接地；第一NMOS管N1的源极通过第一电阻R1与熔丝F的第一端连接；熔丝F的第二端接地。

具体地，当检测模块2的使能输入端为低电平时，第一PMOS管P1导通，检测模块2处于使能状态，根据检测到的输入指令输出检测信号；相对应地，隔离模块3处于求值状态，根据检测信号输出控制信号。当检测模块2的使能输入端为高电平时，第一PMOS管P1关断，检测模块2处于未使能状态；相对应地，隔离模块3处于锁存隔离状态，其输出的控制信号不再受检测模块2输出的影响。

其中，检测模块2中，第三PMOS管P3、第二NMOS管N2和第二电阻R2所在支路以及恒流源Is和第四PMOS管P4所在支路，为熔丝F所在支路提供了偏置电压，当第一PMOS管P1导通时，若熔丝F未熔断，则检测模块2的信号输出端输出低电平的检测信号；而若熔丝F熔断，则检测模块2的信号输出端输出高电平的检测信号。

作为一种优选实施例，如图3所示，可控开关管Q为PMOS管。

作为一种优选实施例，如图3所示，隔离模块3包括第一CCMOS(CCMOS1)、第二CCMOS(CCMOS2)、第四反相器INV4和第五反相器INV5；所述隔离模块的时钟输入端包括第一时钟输入端和第二时钟输入端；

其中，第一CCMOS的信号输入端与第四反相器INV4的输出端连接；第四反相器INV4的输入端分别与第一CCMOS的信号输出端、第二CCMOS的信号输出端、第五反相器INV5的输入端连接；第二CCMOS的信号输入端作为隔离模块3的信号输入端；第一CCMOS和第二CCMOS的第一时钟输入端作为隔离模块3的第一时钟输入端；第一CCMOS和第二CCMOS的第二时钟输入端作为隔离模块3的第二时钟输入端；第五反相器INV5的输出端作为隔离模块3的信号输出端。

具体地，采用CCMOS构成的隔离模块3具有较好的隔离性能。当隔离模块3处于隔离锁存状态时，其输出固定不变；当隔离模块3处于求值状态时，若接收到低电平的检测信号，则在时钟信号作用下输出低电平的控制信号，令可控开关管Q导通，从而令修调电阻短路；若接收到高电平的检测信号，则在时钟信号作用下，输出高电平的控制信号，令可控开关管Q关断，从而令修调电阻接入电路中。

下面对本申请所提供的电阻修调方法进行介绍。

本申请所提供的电阻修调方法，应用于如前文任一实施例所述的电阻修调电路，包括以下步骤：

步骤1：使能模块1根据接收到的输入信号，输出使能信号至检测模块2，并输出时钟信号至隔离模块3；

步骤2：检测模块2在接收到使能信号之后，根据用户的输入指令输出检测信号至隔离模块3；

步骤3：隔离模块3在时钟信号作用下，根据检测信号输出控制信号至修调模块4；

步骤4：修调模块4根据控制信号控制可控开关管Q的通断，以便控制修调电阻r是否被短路。

可见，本申请实施例所提供的电阻修调方法中，利用与修调电阻r并联的可控开关管Q来控制修调电阻r是否被短路，从而对接入电路中的总阻值进行调节。又由于连接在检测模块2和修调模块4之间的隔离模块3具有锁存隔离功能，其在接收到对应的时钟信号之后才会解除锁存状态，根据检测模块2的检测信号输出对应的控制信号，因而可以有效避免检测模块2中的噪声干扰影响到修调模块4的输出。由此可见，本申请所提供的电阻修调电路方法，可以有效地降低熔丝熔断过程中的噪声影响，进而提高电路输出精度。

本申请所提供的电阻修调方法的具体内容与上文所描述的电阻修调电路可相互对应参照，这里就不再赘述。

本申请中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对于实施例公开的***而言，由于其与实施例公开的方法相对应，所以描述的比较简单，相关之处参见方法部分说明即可。

还需说明的是，在本申请文件中，诸如“第一”和“第二”之类的关系术语，仅仅用来将一个实体或者操作与另一个实体或者操作区分开来，而不一定要求或者暗示这些实体或者操作之间存在任何这种实际的关系或者顺序。此外，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

以上对本申请所提供的技术方案进行了详细介绍。本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的方法及其核心思想。应当指出，对于本技术领域的普通技术人员来说，在不脱离本申请原理的前提下，还可以对本申请进行若干改进和修饰，这些改进和修饰也落入本申请权利要求的保护范围内。

Claims (5)

1.一种电阻修调电路，其特征在于，包括使能模块、检测模块、隔离模块和修调模块；

其中，所述使能模块的使能输出端与所述检测模块的使能输入端连接，所述使能模块的时钟输出端与所述隔离模块的时钟输入端连接，用于根据输入信号向所述检测模块输入使能信号，并向所述隔离模块输入时钟信号；

所述检测模块的信号输出端与所述隔离模块的信号输入端连接，用于在接收到所述使能信号之后，根据用户的输入指令向所述隔离模块输入检测信号；

所述隔离模块的信号输出端与所述修调模块的信号输入端连接，用于在所述时钟信号作用下，根据所述检测信号向所述修调模块输入控制信号；

所述修调模块包括可控开关管和修调电阻，所述可控开关管的控制端作为所述修调模块的信号输入端，所述可控开关管的第一端和第二端分别与所述修调电阻的两端连接，用于根据所述控制信号控制所述可控开关管的通断，以便控制所述修调电阻是否被短路；

其中，所述检测模块包括第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第一NMOS管、第二NMOS管、第一电阻、第二电阻、恒流源和熔丝；

其中，所述第一PMOS管的栅极作为所述检测模块的使能输入端，源极与电源连接，漏极分别与所述第二PMOS管、所述第三PMOS管和所述第四PMOS管的源极连接；所述第二PMOS管的漏极与所述第一NMOS管的漏极连接，并作为所述检测模块的信号输出端，栅极分别与所述第三PMOS管的栅极和漏极、所述第四PMOS管的栅极和漏极、所述第二NMOS管的栅极和漏极、所述第一NMOS管的栅极以及所述恒流源的正输出端连接；所述恒流源的负输出端接地；所述第二NMOS管的源极通过所述第二电阻接地；所述第一NMOS管的源极通过所述第一电阻与所述熔丝的第一端连接；所述熔丝的第二端接地。

2.根据权利要求1所述的电阻修调电路，其特征在于，所述使能模块包括第一反相器、第二反相器、第三反相器和与非门；所述时钟输出端包括第一时钟输出端和第二时钟输出端；

其中，所述第一反相器的输入端和输出端分别与所述与非门的第一输入端和第二输入端连接，所述第一反相器的输入端作为所述使能模块的信号输入端，用于接收所述输入信号；所述与非门的输出端作为所述使能模块的使能输出端，并与所述第二反相器的输入端连接；所述第二反相器的输出端作为所述使能模块的第一时钟输出端，并与所述第三反相器的输入端连接；所述第三反相器的输出端作为所述使能模块的第二时钟输出端。

3.根据权利要求2所述的电阻修调电路，其特征在于，所述可控开关管为PMOS管。

4.根据权利要求3所述的电阻修调电路，其特征在于，所述隔离模块包括第一CCMOS、第二CCMOS、第四反相器和第五反相器；所述隔离模块的时钟输入端包括第一时钟输入端和第二时钟输入端；

其中，所述第一CCMOS的信号输入端与所述第四反相器的输出端连接；所述第四反相器的输入端分别与所述第一CCMOS的信号输出端、所述第二CCMOS的信号输出端、所述第五反相器的输入端连接；所述第二CCMOS的信号输入端作为所述隔离模块的信号输入端；所述第一CCMOS和所述第二CCMOS的第一时钟输入端作为所述隔离模块的第一时钟输入端；所述第一CCMOS和所述第二CCMOS的第二时钟输入端作为所述隔离模块的第二时钟输入端；所述第五反相器的输出端作为所述隔离模块的信号输出端。

5.一种电阻修调方法，应用于如权利要求1至4任一项所述的电阻修调电路，其特征在于，包括：

所述使能模块根据接收到的输入信号，输出使能信号至所述检测模块，并输出所述时钟信号至所述隔离模块；

所述检测模块在接收到所述使能信号之后，根据用户的输入指令输出所述检测信号至所述隔离模块；

所述隔离模块在所述时钟信号作用下，根据所述检测信号输出所述控制信号至所述修调模块；

所述修调模块根据所述控制信号控制所述可控开关管的通断，以便控制所述修调电阻是否被短路。

Images