CN107733440B - 多边类型结构化ldpc处理方法及装置 - Google Patents

Abstract

本发明提供了一种多边类型结构化LDPC处理方法及装置，其中，该方法包括：确定基础校验矩阵和扩展因子Z，所述基础校验矩阵包括第一类元素和第二类元素中的至少一个，以及第三类元素，其中，所述第三类元素的所有移位值中任意2个移位值的差值是参数B的整数倍，所述参数B是扩展因子Z的一个正整数因子，Z是正整数；根据所述基础校验矩阵和扩展因子Z进行多边类型结构化低密度奇偶校验LDPC编码或多边类型结构化LDPC译码。通过本发明，解决了相关技术中多边类型LDPC码由于列重增加和有多重元素而使得译码硬件增加和译码速度低的问题。

Description

多边类型结构化LDPC处理方法及装置

技术领域

本发明涉及通信领域，具体而言，涉及一种多边类型结构化LDPC处理方法及装置。

背景技术

相关技术中的数字通信***一般包括三个部分：发送端、信道和接收端。发送端可对信息序列进行信道编码从而获取编码码字，对编码码字进行交织，并将交织后的比特映射成调制符号，然后可以根据通信信道信息来处理和发送调制符号。在信道中，由于多径、移动等因素导致特定的信道响应，这些都会使数据传输失真，同时由于噪声和干扰也会进一步恶化数据传输。接收端接收通过信道后的调制符号数据，此时的调制符号数据已经失真，需要进行特定处理才能恢复原始信息序列。

根据发送端对信息序列的编码方法，接收端可以对接收数据进行相应处理从而可靠地恢复原始信息序列。所述的编码方法必须是收发两端都是可见的。一般地，所述编码处理方法是基于前向纠错(Forward Error Correction，FEC)编码，其中，前向纠错编码在信息序列中添加一些冗余信息。接收端可以利用该冗余信息来可靠地恢复原始信息序列。当前比较常用的信道编码，如低密度奇偶校验(Low Density Parity Check，LDPC)码。FEC编码过程中，对比特数目为k的信息序列进行FEC编码获得n比特的FEC编码码字(冗余比特为n-k)，FEC编码码率为k/n。LDPC码是一种可以用非常稀疏的奇偶校验矩阵或者二分图定义的线性分组码，正是利用它的校验矩阵的稀疏性，才能实现低复杂度的编译码，从而使得LDPC走向实用化。经过各种实践和理论证明，LDPC码是在加性高斯白噪声(Additive WhiteGaussian Noise，AWGN)信道下性能最为优良的信道编码，性能非常靠近香农极限，优于卷积码和Turbo编码。特别是，结构化LDPC码由于具有结构化特征，逐渐成为主流应用，如在IEEE802.11ac、IEEE802.11ad、IEEE802.11aj、IEEE802.16e、IEEE802.11n、DVB、微波通信以及光纤通信等中获得大量应用。

这种结构化LDPC码的奇偶校验矩阵H为mb×z行和nb×z列的矩阵，它是由mb×nb个分块矩阵构成，每个分块矩阵都是z×z的基本置换矩阵的不同幂次，它们都是单位阵的循环移位矩阵。具有如下的形式：

如果

有

即大小为z×z的全零方阵；如果

是大于或者等于0的整数，定义

即大小为z×z的非全零方阵，如：在这里的P是一个z×z的标准置换矩阵，如下所示：

通过这样的幂次

就可以唯一标识每一个分块矩阵，如果某一分块矩阵为全0矩阵，矩阵一般用-1来表示；而如果是单位阵的循环移位s获得，则

等于s，所以所有

可以构成一个基础校验矩阵Hb，我们将基础校验矩阵中的非-1元素为非零方阵元素值。而z是指示所述标准置换矩阵的维数，在此我们将z称之为扩展因子，也可以成为提升值或者子矩阵移位大小。所以，结构化LDPC码完全可以由基础校验矩阵Hb和扩展因子z唯一确定。所述基础校验矩阵Hb也叫基础矩阵(Base Matrix)或者原模图(basegraph)等名称。

以上所述结构化LDPC都是在基础校验矩阵Hb中，任一行列索引里只有1个非零方阵元素值的情况，但是，在实际结构化LDPC码还存在另一种结构，即在基础校验矩阵Hb中，任一行列索引里不仅只有1个元素非零方阵元素值的情况，而且还存在多个非零方阵元素值的情况，我们将此LDPC码称为多边类型结构化LDPC码。将此类多边类型结构化LDPC基础校验矩阵Hb扩展成奇偶校验矩阵H，如果某一行列索引中有多个非零方阵元素值，则将多个单位阵循环移位相应移位值后的方阵加起来即可。如下有一个简单例子，基础校验矩阵大小为2*3，扩展因子为4，可以看到在第0行第0列元素和第1行第1列元素都包含2个非零方阵元素值，

通过扩展后获得的奇偶校验矩阵为：

结构化LDPC码以及以上所述的多边类型结构化LDPC码在译码时，一般采用分层译码，相比于全并行译码可以大大降低迭代次数。如上所述的奇偶校验矩阵H有8行，说明有8个奇偶校验码，在译码时，需要每个奇偶校验码分别译码，如果所有8个奇偶校验码都更新数据完则为一个迭代。在分层译码中，可以采用译码并行度为p进行以减少硬件开销，即有p个奇偶校验码同时更新，则迭代中当前和下一个p个奇偶校验码运行都是采用同一个更新模块，硬件都可重用，复杂度低。在译码并行度为p，p的数值一般等于扩展因子的整数因子，那么需要将z长度内待译码软信息分层多个存储块，分别存储，在一般结构化LDPC码的译码器中可以很好解决，但是在如上所述的多边类型结构化LDPC结构时，一个并行度p内的软信息就不一定能存储在一个存储块中，带来译码复杂度增加的问题，以及出现译码地址冲突等一些硬件问题从而需要一定的处理时延。

针对相关技术中多边类型结构化LDPC码的分层译码器需要不同存储进而会大大降低译码器的译码速度和增加译码复杂度问题，目前还没有有效解决方案。

发明内容

本发明实施例提供了一种多边类型结构化LDPC处理方法及装置，以至少解决多边类型LDPC码由于列重增加和有多重元素而使得译码硬件增加和译码速度低的问题。

根据本发明的一个实施例，提供了一种多边类型结构化LDPC处理方法，包括：确定基础校验矩阵和扩展因子Z，所述基础校验矩阵包括第一类元素、第二类元素中的至少一类，以及第三类元素，其中，所述第一类元素对应于Z×Z全零矩阵，所述第二类元素对应于Z×Z单位阵循环右移对应1个移位值所获得的矩阵，所述第三类元素对应于Z×Z单位阵分别循环右移对应至少2个移位值得到的所有矩阵相加所获得的矩阵；所述第三类元素的所有移位值中任意2个移位值的差值是参数B的整数倍，所述参数B是扩展因子Z的一个正整数因子，Z是正整数；根据所述基础校验矩阵和扩展因子Z进行多边类型结构化低密度奇偶校验LDPC编码或多边类型结构化LDPC译码。

可选地，所述参数B等于扩展因子Z除以参数P所获得的整数值，其中，所述参数P是所述多边类型结构化LDPC译码中的译码并行度，所述译码并行度为P表征所述多边类型结构化LDPC译码中有P个奇偶校验码同时更新，且所述参数P是正整数。

可选地，所述参数P按以下方式之一选取：

根据编码端和译码端的预先约定进行选取；

根据编码端向译码端发送的信令的指示进行选取；

根据译码端向编码端发送的信令的指示进行选取；

根据***预先定义设置进行选取。

可选地，所述基础校验矩阵中，所述第一类元素的具体值采用空值表示或者采用-1表示，所述第二类元素和第三类元素的移位值是大于或等于0并且小于Z的整数。

可选地，所述基础校验矩阵为M行N列基础校验矩阵，包括：由(N-M)列构成的M×(N-M)的***矩阵块C0和由M列构成的M×M的校验矩阵块C1，其中，所述校验矩阵块C1中至少有1个第三类元素，所述校验矩阵块C1中的子矩阵C2是双对角结构，所述子矩阵C2中的所有移位值的数目为奇数。

可选地，所述子矩阵C2是所述校验矩阵块C1中的从第0行到第M0-1行及从第0列到第M0-1列所构成的矩阵，其中，M0是大于1而且小于或等于M的整数。

可选地，所述子矩阵C2中包括1个奇数列和M0-1个偶数列，其中，所述奇数列是列中只有奇数个移位值，所述偶数列是列中只有偶数个移位值。

可选地，所述奇数列的所有移位值中除了1个移位值外其他所有移位值中任意移位值的个数都为偶数，和/或，所述偶数列的所有移位值中任意移位值的个数都为偶数。

可选地，所述基础校验矩阵为M行N列基础校验矩阵，包括：D0个第一类元素、D1个第二类元素和D2个第三类元素，M是正整数，N是大于M的整数，D2是正整数，D0和D1都为非负整数，D0+D1+D2小于或等于等于M×N。

可选地，根据所述基础校验矩阵和扩展因子Z进行多边类型结构化LDPC编码或多边类型结构化LDPC译码包括：根据所述基础校验矩阵和扩展因子Z对长度为(N-M)×Z比特的待编码信源序列进行编码获得长度为N×Z比特的LDPC码字序列；根据所述基础校验矩阵和扩展因子Z对长度为N×Z的待译码数据序列进行译码获得长度为(N-M)×Z比特的译码比特序列。

可选的，所述基础校验矩阵有两种码率阈值：R0和R1，其中，R0是大于0小于1的实数，且R1是大于R0小于1的实数；其中，所述码率为R0对应于所述基础校验矩阵中所有行和所有列构成的基础校验矩阵所支持的码率，其中，R0＝(N-M)/N；所述码率为R1对应于所述基础校验矩阵中第0-(M2-1)行和第0-(N2-1)列所构成的第一基础校验矩阵所支持的码率，其中，R1＝(N2-M2)/N2；其中，M2是大于0的整数，N2是大于M2的整数。

可选的，根据所述基础校验矩阵和所述扩展因子Z进行多边类型结构化LDPC编码，获得多边类型结构化LDPC码序列，包括以下方式之一：

采用所述基础校验矩阵进行码率为R0的多边类型结构化LDPC编码获得第二多边类型结构化LDPC码比特序列，对所述第二多边类型结构化LDPC码比特序列通过扩展方法获得所述多边类型结构化LDPC码序列；

采用所述基础校验矩阵中的第0-(M3-1)行和第0-(N3-1)列所构成子基础校验矩阵进行编码获得所述多边类型结构化LDPC码序列，其中,M3和N3是大于0的整数，且M3<N3；

采用所述第一基础校验矩阵进行多边类型结构化LDPC编码获得第一多边类型结构化LDPC码比特序列，所述多边类型结构化LDPC码序列是所述第一多边类型结构化LDPC码比特序列的一个子集序列。

可选的，所述对所述第二多边类型结构化LDPC码比特序列通过扩展方法获得所述多边类型结构化LDPC码序列，包括以下方式之一：

所述第二多边类型结构化LDPC码比特序列分为多份子序列，从所述多份子序列中选择F组子序列，每组子序列至少包括2份子序列，对每组子序列中所有子序列的对应位置上的比特分别进行二进制相加，获得由F份比特序列构成的第一扩展比特序列，所述第二多边类型结构化LDPC码比特序列的一个子集序列和所述第一扩展比特序列的一个子集序列构成所述多边类型结构化LDPC码序列，其中，F是大于0的整数；

对第二多边类型结构化LDPC码比特序列重复G倍获得第二扩展比特序列，所述第二扩展比特序列的一个子集序列构成所述多边类型结构化LDPC码序列，其中，G是大于1的整数。

可选的，所述参数M3和N3满足，(N3-M3)/N3≤R，其中，R是所述多边类型结构化LDPC码序列的码率，R是大于0且小于1的实数。

根据本发明的另一个实施例，提供了一种多边类型结构化LDPC处理装置，包括：确定模块，用于确定基础校验矩阵和扩展因子Z，所述基础校验矩阵包括第一类元素和第二类元素中的至少一类，以及第三类元素，其中，所述第一类元素对应于Z×Z全零矩阵，所述第二类元素对应于Z×Z单位阵循环右移对应1个移位值所获得的矩阵，所述第三类元素对应于Z×Z单位阵分别循环右移对应至少2个移位值得到的所有矩阵相加所获得的矩阵；所述第三类元素的所有移位值中任意2个移位值的差值是参数B的整数倍，所述参数B是扩展因子Z的一个正整数因子，Z是正整数；处理模块，用于根据所述基础校验矩阵和扩展因子Z进行多边类型结构化低密度奇偶校验LDPC编码或多边类型结构化LDPC译码。

可选地，所述参数B等于扩展因子Z除以参数P所获得的整数值，其中，所述参数P是所述多边类型结构化LDPC译码中的译码并行度，所述译码并行度为P表征所述多边类型结构化LDPC译码中有P个奇偶校验码同时更新，且所述参数P是正整数。

可选地，所述参数P按以下方式之一选取：

根据编码端和译码端的预先约定进行选取；

根据编码端向译码端发送的信令的指示进行选取；

根据译码端向编码端发送的信令的指示进行选取；

根据***预先定义设置进行选取。

可选地，所述基础校验矩阵中，所述第一类元素的具体值采用空值表示或者采用-1表示，所述第二类元素和第三类元素的移位值是大于或等于0并且小于Z的整数。

可选地，所述基础校验矩阵为M行N列基础校验矩阵，包括：由(N-M)列构成的M×(N-M)的***矩阵块C0和由M列构成的M×M的校验矩阵块C1，其中，所述校验矩阵块C1中至少有1个第三类元素，所述校验矩阵块C1中的子矩阵C2是双对角结构，所述子矩阵C2中的所有移位值的数目为奇数。

可选地，所述子矩阵C2是所述校验矩阵块C1中的从第0行到第M0-1行及从第0列到第M0-1列所构成的矩阵，其中，M0是大于1而且小于或等于M的整数。

可选地，所述子矩阵C2中包括1个奇数列和M0-1个偶数列，其中，所述奇数列是列中只有奇数个移位值，所述偶数列是列中只有偶数个移位值。

可选地，所述奇数列的所有移位值中除了1个移位值外其他所有移位值中任意移位值的个数都为偶数，和/或，所述偶数列的所有移位值中任意移位值的个数都为偶数。

可选地，所述基础校验矩阵为M行N列基础校验矩阵，包括：D0个第一类元素、D1个第二类元素和D2个第三类元素，M是正整数，N是大于M的整数，D2是正整数，D0和D1都为非负整数，D0+D1+D2小于或等于M×N。

可选地，处理模块包括：编码单元，用于根据所述基础校验矩阵和扩展因子Z对长度为(N-M)×Z比特的待编码信源序列进行编码获得长度为N×Z比特的LDPC码字序列；和/或，译码单元，用于根据所述基础校验矩阵和扩展因子Z对长度为N×Z的待译码数据序列进行译码获得长度为(N-M)×Z比特的译码比特序列。

根据本发明的又一个实施例，还提供了一种存储介质。该存储介质设置为存储用于执行以下步骤的程序代码：

确定基础校验矩阵和扩展因子Z，所述基础校验矩阵包括第一类元素、第二类元素中的至少一类，以及第三类元素，其中，所述第一类元素对应于Z×Z全零矩阵，所述第二类元素对应于Z×Z单位阵循环右移对应1个移位值所获得的矩阵，所述第三类元素对应于Z×Z单位阵分别循环右移对应至少2个移位值得到的所有矩阵相加所获得的矩阵；所述第三类元素的所有移位值中任意2个移位值的差值是参数B的整数倍，所述参数B是扩展因子Z的一个正整数因子，Z是正整数；

根据所述基础校验矩阵和扩展因子Z进行多边类型结构化低密度奇偶校验LDPC编码或多边类型结构化LDPC译码

通过本发明，多边类型结构化LDPC编码所采用的基础校验矩阵中，属于第三类元素的多个移位值存在一定的关系，可以使得多边类型结构化LDPC码在译码时可以存取数据能同时读取，无需额外硬件，解决了多边类型LDPC码由于列重增加和有多重元素而使得译码硬件增加和译码速度低的问题。

附图说明

此处所说明的附图用来提供对本发明的进一步理解，构成本申请的一部分，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：

图1是根据本发明实施例的多边类型结构化LDPC处理方法的流程图；

图2是根据本发明实施例的多边类型结构化LDPC编码装置的结构框图；

图3是根据本发明实施例的多边类型结构化LDPC编码装置的可选结构框图；

图4是本发明实例1中的多边类型结构化LDPC码的基础校验矩阵示意图；

图5是本发明实例1中多边类型结构化LDPC码的1个扩展因子Z＝12内的数据地址存储示意图；

图6是本发明实例2中的多边类型结构化LDPC码的基础校验矩阵示意图；

图7是本发明实例3中的多边类型结构化LDPC码的基础校验矩阵示意图。

具体实施方式

下文中将参考附图并结合实施例来详细说明本发明。需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。

需要说明的是，本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。

实施例1

在本实施例中提供了一种多边类型结构化LDPC处理方法，图1是根据本发明实施例的多边类型结构化LDPC处理方法的流程图，如图1所示，该流程包括如下步骤：

步骤S102，确定基础校验矩阵和扩展因子Z，基础校验矩阵包括第一类元素和第二类元素中的至少一个，以及第三类元素，其中，第一类元素对应于Z×Z全零矩阵，第二类元素对应于Z×Z单位阵循环右移对应1个移位值所获得的矩阵，第三类元素对应于Z×Z单位阵分别循环右移对应至少2个移位值得到的所有矩阵相加所获得的矩阵；第三类元素的所有移位值中任意2个移位值的差值是参数B的整数倍，参数B是扩展因子Z的一个正整数因子，Z是正整数；

步骤S104，根据基础校验矩阵和扩展因子Z进行多边类型结构化低密度奇偶校验LDPC编码或多边类型结构化LDPC译码。

通过上述步骤，多边类型结构化LDPC编码所采用的基础校验矩阵中，属于第三类元素的多个移位值存在一定的关系，可以使得多边类型结构化LDPC码在译码时可以存取数据能同时读取，无需额外硬件，解决了多边类型LDPC码由于列重增加和有多重元素而使得译码硬件增加和译码速度低的问题。

可选地，上述步骤的执行主体可以为发射机，接收机，如基站、终端等，但不限于此。

可选的，基础校验矩阵为M行N列基础校验矩阵，包括：D0个第一类元素、D1个第二类元素和D2个第三类元素，M是正整数，N是大于M的整数，D2是正整数，D0和D1都为非负整数，D0+D1+D2小于或等于M×N。

可选的，参数B等于扩展因子Z除以参数P所获得的整数值，其中，参数P是多边类型结构化LDPC译码中的译码并行度，译码并行度为P表征多边类型结构化LDPC译码中有P个奇偶校验码同时更新，且参数P是扩展因子Z的一个正整数因子。

可选的，所述参数P按以下方式之一选取(或预定义)：根据编码端和译码端的预先约定进行选取；根据编码端向译码端发送的信令的指示进行选取；根据译码端向编码端发送的信令的指示进行选取；根据***预先定义设置进行选取。

可选的，基础校验矩阵中，第一类元素的具体值采用空值表示或者采用-1表示，第二类元素和第三类元素的移位值是大于或等于0并且小于Z的整数。

可选的，基础校验矩阵为M行N列基础校验矩阵，包括：由(N-M)列构成的M×(N-M)的***矩阵块C0和由M列构成的M×M的校验矩阵块C1，其中，所述校验矩阵块C1中至少有1个第三类元素，所述校验矩阵块C1中的子矩阵C2是双对角结构，所述子矩阵C2中的所有移位值的数目为奇数。

可选的，子矩阵C2是校验矩阵块C1中的从第0行到第M0-1行及从第0列到第M0-1列所构成的矩阵，其中，M0是大于1而且小于或等于M的整数。子矩阵C2中包括1个奇数列和M0-1个偶数列，其中，奇数列是列中只有奇数个移位值，偶数列是列中只有偶数个移位值。具体的，奇数列的所有移位值中除了1个移位值外其他所有移位值中任意移位值的个数都为偶数，和/或，偶数列的所有移位值中任意移位值的个数都为偶数。

在根据本实施例的具体实施方式中，根据基础校验矩阵和扩展因子Z进行多边类型结构化LDPC编码或多边类型结构化LDPC译码包括：

根据基础校验矩阵和扩展因子Z对长度为(N-M)×Z比特的待编码信源序列进行编码获得长度为N×Z比特的LDPC码字序列；

根据基础校验矩阵和扩展因子Z对长度为N×Z的待译码数据序列进行译码获得长度为(N-M)×Z比特的译码比特序列。

可选的，所述基础校验矩阵有两种码率阈值：R0和R1，其中，R0是大于0小于1的实数，且R1是大于R0小于1的实数；其中，所述码率为R0对应于所述基础校验矩阵中所有行和所有列构成的基础校验矩阵所支持的码率，其中，R0＝(N-M)/N；所述码率为R1对应于所述基础校验矩阵中第0-(M2-1)行和第0-(N2-1)列所构成的第一基础校验矩阵所支持的码率，其中，R1＝(N2-M2)/N2；其中，M2是大于0的整数，N2是大于M2的整数。

可选的，根据所述基础校验矩阵和所述扩展因子Z进行多边类型结构化LDPC编码，获得多边类型结构化LDPC码序列，具体包括以下方式之一：

采用所述基础校验矩阵进行码率为R0的多边类型结构化LDPC编码获得第二多边类型结构化LDPC码比特序列，对所述第二多边类型结构化LDPC码比特序列通过扩展方法获得所述多边类型结构化LDPC码序列；

采用所述基础校验矩阵中的第0-(M3-1)行和第0-(N3-1)列所构成子基础校验矩阵进行编码获得所述多边类型结构化LDPC码序列，其中,M3和N3是大于0的整数，且M3<N3；

采用所述第一基础校验矩阵进行多边类型结构化LDPC编码获得第一多边类型结构化LDPC码比特序列，所述多边类型结构化LDPC码序列是所述第一多边类型结构化LDPC码比特序列的一个子集序列。

可选的，所述对所述第二多边类型结构化LDPC码比特序列通过扩展方法获得所述多边类型结构化LDPC码序列，具体包括以下方式之一：

所述第二多边类型结构化LDPC码比特序列分为多份子序列，从所述多份子序列中选择F组子序列，每组子序列至少包括2份子序列，对每组子序列中所有子序列的对应位置上的比特分别进行二进制相加，获得由F份比特序列构成的第一扩展比特序列，所述第二多边类型结构化LDPC码比特序列的一个子集序列和所述第一扩展比特序列的一个子集序列构成所述多边类型结构化LDPC码序列，其中，F是大于0的整数；

对第二多边类型结构化LDPC码比特序列重复G倍获得第二扩展比特序列，所述第二扩展比特序列的一个子集序列构成所述多边类型结构化LDPC码序列，其中，G是大于1的整数。

可选的，所述参数M3和N3满足，(N3-M3)/N3≤R，其中，R是所述多边类型结构化LDPC码序列的码率，R是大于0且小于1的实数。

通过以上的实施方式的描述，本领域的技术人员可以清楚地了解到根据上述实施例的方法可借助软件加必需的通用硬件平台的方式来实现，当然也可以通过硬件，但很多情况下前者是更佳的实施方式。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质(如ROM/RAM、磁碟、光盘)中，包括若干指令用以使得一台终端设备(可以是手机，计算机，服务器，或者网络设备等)执行本发明各个实施例所述的方法。

实施例2

在本实施例中还提供了一种多边类型结构化LDPC编码装置，该装置用于实现上述实施例及优选实施方式，已经进行过说明的不再赘述。如以下所使用的，术语“模块”可以实现预定功能的软件和/或硬件的组合。尽管以下实施例所描述的装置较佳地以软件来实现，但是硬件，或者软件和硬件的组合的实现也是可能并被构想的。

图2是根据本发明实施例的多边类型结构化LDPC编码装置的结构框图，如图2所示，该装置包括：

确定模块20，用于确定基础校验矩阵和扩展因子Z，基础校验矩阵包括第一类元素和第二类元素中的至少一个，以及第三类元素，其中，第一类元素对应于Z×Z全零矩阵，第二类元素对应于Z×Z单位阵循环右移对应1个移位值所获得的矩阵，第三类元素对应于Z×Z单位阵分别循环右移对应至少2个移位值得到的所有矩阵相加所获得的矩阵；第三类元素的所有移位值中任意2个移位值的差值是参数B的整数倍，参数B是扩展因子Z的一个正整数因子，Z是正整数；

处理模块22，用于根据基础校验矩阵和扩展因子Z进行多边类型结构化低密度奇偶校验LDPC编码或多边类型结构化LDPC译码。

可选的，基础校验矩阵为M行N列基础校验矩阵，包括：D0个第一类元素、D1个第二类元素和D2个第三类元素，M是正整数，N是大于M的整数，D2是正整数，D0和D1都为非负整数，D0+D1+D2小于或等于M×N。

可选的，参数B等于扩展因子Z除以参数P所获得的整数值，其中，参数P是多边类型结构化LDPC译码中的译码并行度，译码并行度为P表征多边类型结构化LDPC译码中有P个奇偶校验码同时更新，且参数P是扩展因子Z的一个正整数因子。

可选的，所述参数P按以下方式之一选取(或预定义)：根据编码端和译码端的预先约定进行选取；根据编码端向译码端发送的信令的指示进行选取；根据译码端向编码端发送的信令的指示进行选取；根据***预先定义设置进行选取。

可选的，基础校验矩阵中，第一类元素的具体值采用空值表示或者采用-1表示，第二类元素和第三类元素的移位值是大于或等于0并且小于Z的整数。

可选的，基础校验矩阵为M行N列基础校验矩阵，包括：由(N-M)列构成的M×(N-M)的***矩阵块C0和由M列构成的M×M的校验矩阵块C1，其中，所述校验矩阵块C1中至少有1个第三类元素，所述校验矩阵块C1中的子矩阵C2是双对角结构，所述子矩阵C2中的所有移位值的数目为奇数。

可选的，子矩阵C2是校验矩阵块C1中的从第0行到第M0-1行及从第0列到第M0-1列所构成的矩阵，其中，M0是大于1而且小于或等于M的整数。子矩阵C2中包括1个奇数列和M0-1个偶数列，其中，奇数列是列中只有奇数个移位值，偶数列是列中只有偶数个移位值。具体的，奇数列的所有移位值中除了1个移位值外其他所有移位值中任意移位值的个数都为偶数，和/或，偶数列的所有移位值中任意移位值的个数都为偶数。

可选的，所述基础校验矩阵有两种码率阈值：R0和R1，其中，R0是大于0小于1的实数，且R1是大于R0小于1的实数；其中，所述码率为R0对应于所述基础校验矩阵中所有行和所有列构成的基础校验矩阵所支持的码率，其中，R0＝(N-M)/N；所述码率为R1对应于所述基础校验矩阵中第0-(M2-1)行和第0-(N2-1)列所构成的第一基础校验矩阵所支持的码率，其中，R1＝(N2-M2)/N2；其中，M2是大于0的整数，N2是大于M2的整数。

可选的，根据所述基础校验矩阵和所述扩展因子Z进行多边类型结构化LDPC编码，获得多边类型结构化LDPC码序列，具体包括以下方式之一：

采用所述基础校验矩阵进行码率为R0的多边类型结构化LDPC编码获得第二多边类型结构化LDPC码比特序列，对所述第二多边类型结构化LDPC码比特序列通过扩展方法获得所述多边类型结构化LDPC码序列；

采用所述基础校验矩阵中的第0-(M3-1)行和第0-(N3-1)列所构成子基础校验矩阵进行编码获得所述多边类型结构化LDPC码序列，其中,M3和N3是大于0的整数，且M3<N3；

采用所述第一基础校验矩阵进行多边类型结构化LDPC编码获得第一多边类型结构化LDPC码比特序列，所述多边类型结构化LDPC码序列是所述第一多边类型结构化LDPC码比特序列的一个子集序列。

可选的，所述对所述第二多边类型结构化LDPC码比特序列通过扩展方法获得所述多边类型结构化LDPC码序列，具体包括以下方式之一：

所述第二多边类型结构化LDPC码比特序列分为多份子序列，从所述多份子序列中选择F组子序列，每组子序列至少包括2份子序列，对每组子序列中所有子序列的对应位置上的比特分别进行二进制相加，获得由F份比特序列构成的第一扩展比特序列，所述第二多边类型结构化LDPC码比特序列的一个子集序列和所述第一扩展比特序列的一个子集序列构成所述多边类型结构化LDPC码序列，其中，F是大于0的整数；

对第二多边类型结构化LDPC码比特序列重复G倍获得第二扩展比特序列，所述第二扩展比特序列的一个子集序列构成所述多边类型结构化LDPC码序列，其中，G是大于1的整数。

可选的，所述参数M3和N3满足，(N3-M3)/N3≤R，其中，R是所述多边类型结构化LDPC码序列的码率，R是大于0且小于1的实数。

图3是根据本发明实施例的多边类型结构化LDPC编码装置的可选结构框图，如图3所示，该装置除包括图2所示的所有模块外，处理模块22包括：

编码单元30，用于根据基础校验矩阵和扩展因子Z对长度为(N-M)×Z比特的待编码信源序列进行编码获得长度为N×Z比特的LDPC码字序列；

译码单元32，用于根据基础校验矩阵和扩展因子Z对长度为N×Z的待译码数据序列进行译码获得长度为(N-M)×Z比特的译码比特序列。

需要说明的是，上述各个模块是可以通过软件或硬件来实现的，对于后者，可以通过以下方式实现，但不限于此：上述模块均位于同一处理器中；或者，上述各个模块以任意组合的形式分别位于不同的处理器中。

实施例3

本实施例是根据本发明的可选实施例，用于结合具体的场景对本申请进行详细说明，包括多个具体实例：

实例1

在本发明可选实例中提出的方法可以用于LTE移动通信***或者未来第五代移动通信***或者其他无线有线通信***，数据传输方向为基站向移动用户发送数据(下行传输业务数据)，或者数据传输方向为移动用户向基站发送数据(上行传输业务数据)。所述移动用户包括：移动设备、为接入终端、用户终端、用户站、用户单元、移动站、远程站、远程终端、用户代理、用户装置、用户设备、或一些其它术语。所述基站包括接入点(AP)、或可以称为节点B(node B)、无线电网络控制器(RNC)、演进型Node B(Evolved Node B，eNB)、基站控制器(BSC)、基站收发台(BTS)、基站(BS)、收发机功能体(TF)、无线电路由器、无线电收发机、基本服务单元(BSS)、扩展服务单元(ESS)、无线电基站(RBS)，或一些其它术语。

根据本发明可选实例的一个方面，本可选实例提供一种多边类型结构化LDPC码构造方法，应用于new RAT(New Radio Access Technology，新无线接入技术)中的eMBB(enhanced Mobile Broadband，增强移动宽带)场景、URLLC(Ultra-Reliable and LowLatency Communications，超可靠低时延通信)场景或者mMTC(massive Machine TypeCommunications，大量物联网)场景中。其中eMBB场景中下行最大吞吐量可以达到20Gbps，上行数据最大吞吐量可以达到10Gbps；以及在URLLC中，可以支持可靠性最低达到10e-5的BLER(Block Error Rate)以及上下行达到最短时延达到0.5毫秒；以及mMTC能使设备电池可以使用多年不断电。

本实例主要用于接收译码端，根据多边类型结构化LDPC码的基础校验矩阵和扩展因子Z对待译码数据序列进行译码获得译码比特序列。假设发送端传输的待编码信源序列的长度为60比特，信道编码码率为5/12，信道编码采用多边类型结构化LDPC码，LDPC编码获得144比特的LDPC码字。图4是本发明实例1中的多边类型结构化LDPC码的基础校验矩阵示意图，所用多边类型结构化LDPC编码的基础校验矩阵如图4所示，基础校验矩阵的参数为：矩阵行数为M＝7，矩阵列数为N＝12，扩展因子为Z＝12。从图4中可以看出，所述提供的基础校验矩阵包括：D0＝56个第一类元素、D1＝25个第二类元素和D2＝3个第三类元素。其中，第一类元素采用-1表示，如图中所示的501，对应于大小为Z×Z＝12×12的全零矩阵，如图中的504；第二类元素中只有1个移位值，如图中所示的500，所述移位值大小大于或等于0且小于Z＝12的整数，对应于1个Z×Z单位阵循环右移对应1个移位值所获得的矩阵，如图4中所示的500的移位值等于0，所以其对应于单位阵循环移位0，所以还是一个单位阵，如图4中所示的503；第三类元素至少有2个移位值，对应于Z×Z＝12×12单位阵分别循环右移对应所述至少2个移位值得到的所有矩阵相加所获得的矩阵，在本实例中第三类元素包括2个移位值，如图中的502，包含2个移位值[5,9]，其对应的矩阵为图4中的505；其他的第一类元素、第二类元素和第三类元素在此不再赘述。对所述基础校验矩阵进行扩展，即将基础校验矩阵中的第一类元素、第二类元素和第三类元素分别替换成相应的矩阵，可以获得维数为M×Z＝7×12＝84行N×Z＝12×12＝144列的奇偶校验矩阵H。

根据以上所述的多边类型结构化LDPC码的基础校验矩阵，可以看出，基础校验矩阵中有3个第三类元素，如下：[5,9]、[4,8]和[0,4]。所述M行N列基础校验矩阵的第三类元素的所有移位值中，任意2个移位值的差值是参数B的整数倍，所述参数B是扩展因子Z＝12的一个正整数因子，在本实例中参数B＝4；所述的3个第三类元素中2个移位值为[5,9]、[4,8]和[0,4]，它们的差值为-4、-4和4，可见都是B＝4的整数倍。

根据以上所述的参数B＝4，以及参数B等于扩展因子Z除以参数P所获得的整数值，所以可以知道所述多边类型结构化LDPC码的译码并行度为P＝3。即所述LDPC码的分层译码中，每次可以同时更新P＝3个奇偶校验码或者校验方程，即有P＝3个奇偶校验码更新算法或者模块同时在运行；图5是本发明实例1中多边类型结构化LDPC码的1个扩展因子Z＝12内的数据地址存储示意图，图5示例中，以1个扩展因子Z＝12示例进行解释，由于并行度P＝3，则1个扩展因子Z＝12内包含B＝4个存储分块，如图5(a)中对应的移位值为0，则首先读取的3个变量比特为第0、4和8的软信息，每个变量信息分别用于1个奇偶校验码的更新，由于第0、4和8的软信息都是同时读取并且同时更新完，所以所述的第0、4和8的软信息可以存在同一个地址空间内，这里我叫做word0，如果每个变量软信息采用8比特量化，则word0的大小为3×8＝24位；同理，1个扩展因子Z＝12内的其他变量构成另外的3个word，如图5(a)所示，word1为[1 5 9]，word2为[2 6 10]，word3为[3 7 11]；在数据更新时，根据基础校验矩阵中的元素值来按顺序读取，如移位值为0，则按word0、word1、word2、word3顺序进行读取；如果移位值等于5，如图5(b)中的601，则先读取顺序为word1、word2、word3、word0。从以上可以看出，在word0、word1、word2和word3中，不管移位值等于多少，0、4和8的软信息都始终存在word0中，只是读取的时候稍作交织一下即可。如果基础校验矩阵中有第三类元素，即有至少2个移位值，则如果需要从不同的word中读取数据那么会使得译码器的线路连接非常复杂，译码复杂度高，而如果只从同一个word中读取，那么就可以大大降低译码器的复杂度。如图5(a)所示，移位值为0，如果还有其他移位值，则只能从4和8中选择，这样就可以从同一个word中读取软信息，即满足规律：任意2个移位值的差值是参数B＝4的整数倍，或者是可被参数B＝4整除。如图5(b)中，对应图4所示的基础校验矩阵的第3行第0列的元素(属于第三类元素)，包含2个移位值[5,9]，可以看出所述2个移位值的差值可被参数B＝4整除，即是B＝4的1或者-1倍，所以从图5(b)中可以看出，其首先读取顺序都是word1、word2、word3、word0。所以所述第三类元素即使包含多个移位值，但是其也可以从同一个存储word块中读取数据，在其他的2个第三类元素中，由于其中2个移位值的也满足以上所述规律，所以其每组中的P＝3个奇偶校验码中读取的数据都是从同一个存储word中读取，而且顺序都是一样的，从而有利于译码器减少复杂度，降低译码器的面积和功耗。

根据本发明，提供了一种多边类型结构化LDPC译码方法，包括以下步骤：

S700、接收解调出LDPC码字的144个软信息；

S701、确定多边类型结构化LDPC编码所使用的M行N列基础校验矩阵和扩展因子Z。所述多边类型结构化LDPC码的基础校验矩阵如图4所示，扩展因子Z＝12。所述M行N列基础校验矩阵的所有第三类元素的所有移位值中，任意2个移位值的差值是参数B＝4的整数倍，所述参数B是扩展因子Z＝12的一个正整数因子。

S702、根据以上所述基础校验矩阵和扩展因子Z＝12对长度为N×Z＝12×12＝144的待译码数据序列(144个软信息)进行译码获得长度为(N-M)×Z＝(12-7)×12＝60比特的译码比特序列；其中，采用以上所述的译码结构，译码并行度P＝3。

实例2

在本发明可选实例中提出的方法可以用于第五代移动通信***或者其他无线及有线通信***，数据传输方向为基站向移动用户发送数据(下行传输业务数据)，或者数据传输方向为移动用户向基站发送数据(上行传输业务数据)。本实例用于发送端，需要传输长度为3000比特的信源序列，对所述的信源序列进行3/4码率的LDPC编码获得长度为4000的多边类型结构化LDPC编码。其中，所述多边类型结构化LDPC码的扩展因子Z＝250，图6是本发明实例2中的多边类型结构化LDPC码的基础校验矩阵示意图，基础校验矩阵如图6所示。可以看出，其中包括D2＝5个第三类元素，每个有2移位值，其中，所述的第三类元素中的都满足：所述M＝4行N＝16列基础校验矩阵的所有第三类元素的所有移位值中，任意2个移位值的差值是参数B＝10的整数倍，所述参数B＝10是扩展因子Z＝250的一个正整数因子。所以采用所述的LDPC码基础校验矩阵，接收译码端可以采用类似实例1所述的译码器结构，有益效果是可以降低译码复杂度，以及芯片面积和功耗。

根据本发明，提供了一种多边类型结构化LDPC编码方法，包括以下步骤：

S800、获取待编码的信源序列，长度为3000比特；

S801、确定多边类型结构化LDPC编码所使用的M＝4行N＝16列基础校验矩阵和扩展因子Z＝250，所述基础校验矩阵如上所述，所述基础校验矩阵包括D0＝6个第一类元素、D1＝53个第二类元素和D2＝5个第三类元素，所述第一类元素对应于Z×Z＝250×250全零矩阵，所述第二类元素只有1个移位值，对应于Z×Z＝250×250单位阵循环右移对应所述1个移位值所获得的矩阵，所述第三类元素至少有2个移位值，对应于Z×Z＝250×250单位阵分别循环右移对应所述至少2个移位值得到的所有矩阵相加所获得的矩阵，其中，所述移位值是大于或等于0且小于Z＝250的整数；将基础校验矩阵的第一类元素、第二类元素和第三类元素置换成相应的矩阵即可获得多边类型结构化LDPC码的奇偶校验矩阵；其特征在于，所述M＝4行N＝16列基础校验矩阵的所有第三类元素的所有移位值中，任意2个移位值的差值是参数B＝10的整数倍，所述参数B＝10是扩展因子Z＝250的一个正整数因子，LDPC译码器的并行度可以为P＝25，参数B与译码并行度P的乘积等于扩展因子Z；

S802、根据所述多边类型结构化LDPC码的基础校验矩阵和扩展因子Z对长度为(N-M)×Z＝3000比特的待编码信源序列进行编码获得长度为N×Z＝4000比特的LDPC码字序列；

S803、调制所述LDPC码字序列，并发送。

实例3

在本实例与实例2不同在于多边类型结构化LDPC码的基础校验矩阵，以及编码数据长度也不同，本实例中信息长度为2000比特，码率为1/2，编码后的LDPC码字长度为4000比特。基础校验矩阵还可以具有如下新特性：M行N列基础校验矩阵包括M×(N-M)的矩阵块C0和M×M的矩阵块C1，并且所述矩阵块C1中至少有1个第三类元素，若所述矩阵块C1中的子矩阵C2是双对角结构，则所述子矩阵C2中的所有移位值的数目为奇数。所述子矩阵C2是矩阵块C1中的从第0行到第M0-1行及从第0列到第M0-1列所构成的矩阵，其中，M0是大于1而且小于或等于M的整数。所述子矩阵C2中，有1个奇数列和M0-1个偶数列，其中，所述奇数列是列中只有奇数个移位值，所述偶数列是列中只有偶数个移位值。所述奇数列中，所有移位值中除了1个移位值外其他所有移位值都两两相等；所述偶数列中，所有移位值都两两相等。

本实例所采用的多边类型结构化LDPC码基础校验矩阵为8行16列，扩展因子Z＝250，即码率采用1/2，2000比特经过多边类型结构化LDPC编码可以获得长度为4000比特的LDPC码字。译码并行度采用和实例2一致，P＝25，则参数B是扩展因子Z＝250的一个正整数因子，并且等于扩展因子Z＝250除以并行度P＝25，所以可以知道参数B＝10。图7是本发明实例3中的多边类型结构化LDPC码的基础校验矩阵示意图，本实例中采用的基础校验矩阵如图7所示。

如图7所示的多边类型结构化LDPC码的基础校验矩阵，M＝8，N＝16，扩展因子为250，码率为1/2。可以知道，所述多边类型结构化LDPC码支持的***比特数目为8×250＝2000，进行多边类型结构化LDPC编码后可以获得长度为4000比特的LDPC码字。从所述的基础校验矩阵上可以看出，包含D2＝6个第三类元素。基础校验矩阵包括2个部分的矩阵块C0和C1，其中矩阵块C0对应***位部分的矩阵，在最前的K＝N-M＝16-8＝8列的矩阵，其维数大小为M×(N-M)＝8×8，如图7中的802；矩阵块C1对应校验位部分的矩阵，在基础校验矩阵的最后M＝8列，其维数大小为M×M＝8×8，如图7中的803。而且，其中在矩阵块C1中，还包括1个子矩阵C2，如图7所示的800，所述子矩阵C2是矩阵块C1中的从第0行到第M0-1＝4行及从第0列到第M0-1＝4列所构成的矩阵，即M0＝5，子矩阵C2是一个M0×M0＝5×5的矩阵。可以看出，子矩阵C2是双对角结构，即所述的双对角结构满足：1、索引为[i,i]的元素值都不等于-1，i＝0,1,…,(M0-1)；2、索引为[i,i+1]的元素值都不等于-1，i＝0,1,…,(M0-2)；3、索引为[i,j]的元素值都等于-1，其中，j>i+1，i＝0,1,…,(M0-3)。其中，所述的-1是指基础校验矩阵中用于指示LDPC码奇偶校验矩阵的全零矩阵，也可以采用其他空值表示或者负数表示。可以看出，所述具有双对角结构的子矩阵C2中，包含奇数个移位值，即有11个移位值，同时包含有1个奇数列和M0-1＝4个偶数列，其中，所述奇数列是列中只有奇数个移位值，如图7所示的子矩阵800中，只有第0列(基础校验矩阵第8列中)包含3个移位值，所述偶数列是列中只有偶数个移位值，如图7中的子矩阵800中的第1列到第4列的所有列中都包含2个移位值。并且，所述奇数列中，所有移位值中除了1个移位值外其他所有移位值都两两相等；所述偶数列中，所有移位值都两两相等。

这样操作的有益效果是：便于矩阵进行编码，直接采用基础校验矩阵的特性就可以计算出校验比特。如图7所示的基础校验矩阵中，可以看出从第0行到第M0＝4行中，由于校验部分矩阵(即子矩阵800)是双对角结构，所以每个校验方程包括2比特的校验比特，所以不能简单采用时变方式进行编码，即一个一个校验比特直接算出。但是，由于本实例中的子矩阵800具有一些特性：列上元素两两相等，将***部分的计算结果再整体异或即可将这些两两相等的校验比特相互间抵消掉了，最后剩下的就是奇数列的校验比特，即可计算出第0个校验矢量，其大小为Z＝250比特，对应图7所示基础校验矩阵的第8列的所有比特，当第8列的所有校验比特已知了，则就可以顺序解出第9、10、…、15列的校验矢量。所以所述多边类型结构化LDPC码基础校验矩阵特性会使得LDPC编码更为简单方便速度更快，不需要将基础校验矩阵扩展成奇偶校验矩阵再进行求逆操作，该方法编码算法复杂度非常，而且时延比较大，不利于在高速数据传输。

实施例4

本发明的实施例还提供了一种存储介质。可选地，在本实施例中，上述存储介质可以被设置为存储用于执行以下步骤的程序代码：

S1，确定基础校验矩阵和扩展因子Z，基础校验矩阵包括第一类元素、第二类元素和第三类元素，其中，第一类元素对应于Z×Z全零矩阵，第二类元素对应于Z×Z单位阵循环右移对应1个移位值所获得的矩阵，第三类元素对应于Z×Z单位阵分别循环右移对应至少2个移位值得到的所有矩阵相加所获得的矩阵；第三类元素的所有移位值中任意2个移位值的差值是参数B的整数倍，参数B是扩展因子Z的一个正整数因子，Z是正整数；

S2，根据基础校验矩阵和扩展因子Z进行多边类型结构化低密度奇偶校验LDPC编码或多边类型结构化LDPC译码。

可选地，在本实施例中，上述存储介质可以包括但不限于：U盘、只读存储器(ROM，Read-Only Memory)、随机存取存储器(RAM，Random Access Memory)、移动硬盘、磁碟或者光盘等各种可以存储程序代码的介质。

可选地，在本实施例中，处理器根据存储介质中已存储的程序代码执行确定基础校验矩阵和扩展因子Z，基础校验矩阵包括第一类元素、第二类元素和第三类元素，其中，第一类元素对应于Z×Z全零矩阵，第二类元素对应于Z×Z单位阵循环右移对应1个移位值所获得的矩阵，第三类元素对应于Z×Z单位阵分别循环右移对应至少2个移位值得到的所有矩阵相加所获得的矩阵；第三类元素的所有移位值中任意2个移位值的差值是参数B的整数倍，参数B是扩展因子Z的一个正整数因子，Z是正整数；

可选地，在本实施例中，处理器根据存储介质中已存储的程序代码执行根据基础校验矩阵和扩展因子Z进行多边类型结构化低密度奇偶校验LDPC编码或多边类型结构化LDPC译码。

可选地，本实施例中的具体示例可以参考上述实施例及可选实施方式中所描述的示例，本实施例在此不再赘述。

显然，本领域的技术人员应该明白，上述的本发明的各模块或各步骤可以用通用的计算装置来实现，它们可以集中在单个的计算装置上，或者分布在多个计算装置所组成的网络上，可选地，它们可以用计算装置可执行的程序代码来实现，从而，可以将它们存储在存储装置中由计算装置来执行，并且在某些情况下，可以以不同于此处的顺序执行所示出或描述的步骤，或者将它们分别制作成各个集成电路模块，或者将它们中的多个模块或步骤制作成单个集成电路模块来实现。这样，本发明不限制于任何特定的硬件和软件结合。

以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (24)

1.一种多边类型结构化LDPC处理方法，其特征在于，包括：

确定基础校验矩阵和扩展因子Z，所述基础校验矩阵包括第一类元素和第二类元素中的至少一个，以及第三类元素，其中，所述第一类元素对应于Z×Z全零矩阵，所述第二类元素对应于Z×Z单位阵循环右移对应1个移位值所获得的矩阵，所述第三类元素对应于Z×Z单位阵分别循环右移对应至少2个移位值得到的所有矩阵相加所获得的矩阵；所述第三类元素的所有移位值中任意2个移位值的差值是参数B的整数倍，所述参数B是扩展因子Z的一个正整数因子，Z是正整数；

根据所述基础校验矩阵和扩展因子Z进行多边类型结构化低密度奇偶校验LDPC编码或多边类型结构化LDPC译码。

2.根据权利要求1所述的方法，其特征在于，所述参数B等于扩展因子Z除以参数P所获得的整数值，其中，所述参数P是所述多边类型结构化LDPC译码中的译码并行度，所述译码并行度为P表征所述多边类型结构化LDPC译码中有P个奇偶校验码同时更新，且所述参数P是正整数。

3.根据权利要求2所述的方法，其特征在于，所述参数P按以下方式之一选取：

根据编码端和译码端的预先约定进行选取；

根据编码端向译码端发送的信令的指示进行选取；

根据译码端向编码端发送的信令的指示进行选取；

根据***预先定义设置进行选取。

4.根据权利要求1所述的方法，其特征在于，所述基础校验矩阵中，所述第一类元素的具体值采用空值表示或者采用-1表示，所述第二类元素和第三类元素的移位值是大于或等于0并且小于Z的整数。

5.根据权利要求1所述的方法，其特征在于，所述基础校验矩阵为M行N列基础校验矩阵，包括：由(N-M)列构成的M×(N-M)的***矩阵块C0和由M列构成的M×M的校验矩阵块C1，其中，所述校验矩阵块C1中至少有1个第三类元素，所述校验矩阵块C1中的子矩阵C2是双对角结构，所述子矩阵C2中的所有移位值的数目为奇数。

6.根据权利要求5所述的方法，其特征在于，所述子矩阵C2是所述校验矩阵块C1中的从第0行到第M0-1行及从第0列到第M0-1列所构成的矩阵，其中，M0是大于1而且小于或等于M的整数。

7.根据权利要求5所述的方法，其特征在于，所述子矩阵C2中包括1个奇数列和M0-1个偶数列，其中，所述奇数列是列中只有奇数个移位值，所述偶数列是列中只有偶数个移位值。

8.根据权利要求7所述的方法，其特征在于，所述奇数列的所有移位值中除了1个移位值外其他所有移位值中任意移位值的个数都为偶数，和/或，所述偶数列的所有移位值中任意移位值的个数都为偶数。

9.根据权利要求1至8任一项所述的方法，其特征在于，所述基础校验矩阵为M行N列基础校验矩阵，包括：D0个第一类元素、D1个第二类元素和D2个第三类元素，M是正整数，N是大于M的整数，D2是正整数，D0和D1都为非负整数，D0+D1+D2小于或等于M×N。

10.根据权利要求9所述的方法，其特征在于，根据所述基础校验矩阵和扩展因子Z进行多边类型结构化LDPC编码或多边类型结构化LDPC译码包括：

根据所述基础校验矩阵和扩展因子Z对长度为(N-M)×Z比特的待编码信源序列进行编码获得长度为N×Z比特的LDPC码字序列；

根据所述基础校验矩阵和扩展因子Z对长度为N×Z的待译码数据序列进行译码获得长度为(N-M)×Z比特的译码比特序列。

11.根据权利要求1至8任一项所述的方法，其特征在于，所述基础校验矩阵有两种码率阈值：R0和R1，其中，R0是大于0小于1的实数，且R1是大于R0小于1的实数；其中，所述码率为R0对应于所述基础校验矩阵中所有行和所有列构成的基础校验矩阵所支持的码率，其中，R0＝(N-M)/N；所述码率为R1对应于所述基础校验矩阵中第0～(M2-1)行和第0～(N2-1)列所构成的第一基础校验矩阵所支持的码率，其中，R1＝(N2-M2)/N2；其中，M2是大于0的整数，N2是大于M2的整数。

12.根据权利要求11所述的方法，其特征在于，根据所述基础校验矩阵和所述扩展因子Z进行多边类型结构化LDPC编码，获得多边类型结构化LDPC码序列，包括以下方式之一：

采用所述基础校验矩阵进行码率为R0的多边类型结构化LDPC编码获得第二多边类型结构化LDPC码比特序列，对所述第二多边类型结构化LDPC码比特序列通过扩展方法获得所述多边类型结构化LDPC码序列；

采用所述基础校验矩阵中的第0～(M3-1)行和第0～(N3-1)列所构成子基础校验矩阵进行编码获得所述多边类型结构化LDPC码序列，其中,M3和N3是大于0的整数，且M3<N3；

采用所述第一基础校验矩阵进行多边类型结构化LDPC编码获得第一多边类型结构化LDPC码比特序列，所述多边类型结构化LDPC码序列是所述第一多边类型结构化LDPC码比特序列的一个子集序列。

13.根据权利要求12所述的方法，其特征在于，所述对所述第二多边类型结构化LDPC码比特序列通过扩展方法获得所述多边类型结构化LDPC码序列，包括以下方式之一：

所述第二多边类型结构化LDPC码比特序列分为多份子序列，从所述多份子序列中选择F组子序列，每组子序列至少包括2份子序列，对每组子序列中所有子序列的对应位置上的比特分别进行二进制相加，获得由F份比特序列构成的第一扩展比特序列，所述第二多边类型结构化LDPC码比特序列的一个子集序列和所述第一扩展比特序列的一个子集序列构成所述多边类型结构化LDPC码序列，其中，F是大于0的整数；

对第二多边类型结构化LDPC码比特序列重复G倍获得第二扩展比特序列，所述第二扩展比特序列的一个子集序列构成所述多边类型结构化LDPC码序列，其中，G是大于1的整数。

14.根据权利要求12所述的方法，其特征在于，所述参数M3和N3满足，(N3-M3)/N3≤R，其中，R是所述多边类型结构化LDPC码序列的码率，R是大于0且小于1的实数。

15.一种多边类型结构化LDPC处理装置，其特征在于，包括：

确定模块，用于确定基础校验矩阵和扩展因子Z，所述基础校验矩阵包括第一类元素和第二类元素中的至少一类，以及第三类元素，其中，所述第一类元素对应于Z×Z全零矩阵，所述第二类元素对应于Z×Z单位阵循环右移对应1个移位值所获得的矩阵，所述第三类元素对应于Z×Z单位阵分别循环右移对应至少2个移位值得到的所有矩阵相加所获得的矩阵；所述第三类元素的所有移位值中任意2个移位值的差值是参数B的整数倍，所述参数B是扩展因子Z的一个正整数因子，Z是正整数；

处理模块，用于根据所述基础校验矩阵和扩展因子Z进行多边类型结构化低密度奇偶校验LDPC编码或多边类型结构化LDPC译码。

16.根据权利要求15所述的装置，其特征在于，所述参数B等于扩展因子Z除以参数P所获得的整数值，其中，所述参数P是所述多边类型结构化LDPC译码中的译码并行度，所述译码并行度为P表征所述多边类型结构化LDPC译码中有P个奇偶校验码同时更新，且所述参数P是正整数。

17.根据权利要求16所述的装置，其特征在于，所述参数P按以下方式之一选取：

根据编码端和译码端的预先约定进行选取；

根据编码端向译码端发送的信令的指示进行选取；

根据译码端向编码端发送的信令的指示进行选取；

根据***预先定义设置进行选取。

18.根据权利要求15所述的装置，其特征在于，所述基础校验矩阵中，所述第一类元素的具体值采用空值表示或者采用-1表示，所述第二类元素和第三类元素的移位值是大于或等于0并且小于Z的整数。

19.根据权利要求15所述的装置，其特征在于，所述基础校验矩阵为M行N列基础校验矩阵，包括：由(N-M)列构成的M×(N-M)的***矩阵块C0和由M列构成的M×M的校验矩阵块C1，其中，所述校验矩阵块C1中至少有1个第三类元素，所述校验矩阵块C1中的子矩阵C2是双对角结构，所述子矩阵C2中的所有移位值的数目为奇数。

20.根据权利要求19所述的装置，其特征在于，所述子矩阵C2是所述校验矩阵块C1中的从第0行到第M0-1行及从第0列到第M0-1列所构成的矩阵，其中，M0是大于1而且小于或等于M的整数。

21.根据权利要求19所述的装置，其特征在于，所述子矩阵C2中包括1个奇数列和M0-1个偶数列，其中，所述奇数列是列中只有奇数个移位值，所述偶数列是列中只有偶数个移位值。

22.根据权利要求21所述的装置，其特征在于，所述奇数列的所有移位值中除了1个移位值外其他所有移位值中任意移位值的个数都为偶数，和/或，所述偶数列的所有移位值中任意移位值的个数都为偶数。

23.根据权利要求15至22任一项所述的装置，其特征在于，所述基础校验矩阵为M行N列基础校验矩阵，包括：D0个第一类元素、D1个第二类元素和D2个第三类元素，M是正整数，N是大于M的整数，D2是正整数，D0和D1都为非负整数，D0+D1+D2小于或等于M×N。

24.根据权利要求23所述的装置，其特征在于，处理模块包括：

编码单元，用于根据所述基础校验矩阵和扩展因子Z对长度为(N-M)×Z比特的待编码信源序列进行编码获得长度为N×Z比特的LDPC码字序列；和/或，

译码单元，用于根据所述基础校验矩阵和扩展因子Z对长度为N×Z的待译码数据序列进行译码获得长度为(N-M)×Z比特的译码比特序列。

Images