CN107709021A - 配线基板和热敏头 - Google Patents

配线基板和热敏头 Download PDF

Info

Publication number
CN107709021A
CN107709021A CN201680038164.0A CN201680038164A CN107709021A CN 107709021 A CN107709021 A CN 107709021A CN 201680038164 A CN201680038164 A CN 201680038164A CN 107709021 A CN107709021 A CN 107709021A
Authority
CN
China
Prior art keywords
conductive layer
layer
wiring substrate
electrode
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201680038164.0A
Other languages
English (en)
Other versions
CN107709021B (zh
Inventor
米谷佳浩
宫繁三千大
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Aoi Electronics Co Ltd
Original Assignee
Aoi Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Aoi Electronics Co Ltd filed Critical Aoi Electronics Co Ltd
Publication of CN107709021A publication Critical patent/CN107709021A/zh
Application granted granted Critical
Publication of CN107709021B publication Critical patent/CN107709021B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B41PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41JTYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/315Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of heat to a heat sensitive printing or impression-transfer material
    • B41J2/32Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of heat to a heat sensitive printing or impression-transfer material using thermal heads
    • B41J2/335Structure of thermal heads
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B41PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41JTYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/315Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of heat to a heat sensitive printing or impression-transfer material
    • B41J2/32Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of heat to a heat sensitive printing or impression-transfer material using thermal heads
    • B41J2/345Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of heat to a heat sensitive printing or impression-transfer material using thermal heads characterised by the arrangement of resistors or conductors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/12Mountings, e.g. non-detachable insulating substrates
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05BELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B3/00Ohmic-resistance heating
    • H05B3/02Details
    • H05B3/03Electrodes
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Electronic Switches (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Wire Bonding (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Abstract

本发明提供一种配线基板,具有绝缘性的基板(12)、在基板(12)上设置的玻璃层(15)以及在玻璃层(15)上设置的导电层(14),至少导电层(14)的侧面的一部分被玻璃层(15)的一部分覆盖,至少露出导电层(14)的上表面的一部分。

Description

配线基板和热敏头
技术领域
本发明涉及配线基板和热敏头。
背景技术
近年来,强烈要求配线基板的小型化、轻量化。为了实现配线基板的小型化、轻量化,重要的是实现高密度的配线,但在配线电极中会出现迁移的问题。需说明的是,迁移(电化学迁移)是指在狭窄间隔的电极间施加电场时,金属离子在阴极侧析出,其以枝状延伸至阳极侧而导致导体电路间短路的现象。
以往,提出了能够抑制配线电极的迁移的、用于防止因配线电极图案的短路而引起的基板不良的技术(参照专利文献1)。专利文献1中记载了一种厚膜配线釉面基板,其在陶瓷基板上形成厚膜的导电层之后,通过在陶瓷基板上被覆低软化点的玻璃,来防止在厚膜烧成时在玻璃被覆表面附着污物,抑制迁移的发生。
现有技术文献
专利文献
专利文献1:日本特开平6-163525号公报
发明内容
发明要解决的课题
但是,所述专利文献1中记载的釉面基板是在厚膜配线上进行玻璃被覆而成,存在在形成有玻璃被覆的部分无法对导电层进行引线接合这样的问题。
用于解决课题的方法
根据本发明的第一方式,配线基板具有绝缘性的基板、在上述基板上设置的玻璃层和在上述玻璃层上设置的导电层,至少上述导电层的侧面的一部分被上述玻璃层的一部分覆盖,至少露出上述导电层的上表面的一部分。
根据本发明的第二方式,在第一方式的配线基板中,优选覆盖上述导电层的侧面的一部分的上述玻璃层的一部分通过对上述配线基板进行烧成而形成,烧成温度为550~850℃的范围内,上述玻璃层的软化点比上述烧成温度低。
根据本发明的第三方式,在第一或第二方式的配线基板中,优选上述导电层的主材为银,且上述银的含有率为20重量%以上。
根据本发明的第四方式,在第一或第二方式的配线基板中,优选上述导电层的主材为铜,或者,主材为铝。
根据本发明的第五方式,在第一至第四方式中任一方式的配线基板中,优选上述导电层通过光刻法、印刷法和薄膜形成法中的任一种来形成。
根据本发明的第六方式,热敏头具有:第一至第五方式中任一方式的配线基板;在上述基板上设置的釉面层;在上述釉面层上设置的共通电极和多个单个电极;以横跨上述共通电极和多个单个电极的方式设置的发热电阻体;以覆盖上述共通电极、上述多个单个电极的一部分和上述发热电阻体的方式设置的绝缘性保护膜;使电流流过上述单个电极的驱动IC;以及将未被上述保护膜覆盖的上述单个电极的电极端子与上述驱动IC连接的金属线,上述玻璃层形成在构成上述单个电极的电极端子的导电层和上述釉面层之间,构成上述单个电极的电极端子的导电层的侧面中的至少一部分被上述玻璃层的一部分覆盖,构成上述电极端子的导电层的上表面中的至少一部分成为作为与上述金属线连接的露出面。
发明效果
根据本发明,提供能够抑制迁移的发生且能够进行引线接合的配线基板。
附图说明
[图1]图1是显示热敏头的构成的截面示意图。
[图2]图2是显示热敏头的主要部分的示意图。
[图3]图3是放大显示图2的引线接合部的示意图。
[图4]图4是图3(a)的IV-IV线截面示意图。
[图5]图5(a)是蚀刻处理前的配线基板的平面示意图,图5(b)是图5(a)的vb-vb线截面示意图。
[图6]图6(a)是蚀刻后、烧成前的配线基板的平面示意图,图6(b)是图6(a)的vib-vib线截面示意图。
[图7]图7(a)是显示图6(a)的VII部的局部放大图,图7(b)是图7(a)的viib-viib线截面示意图。
[图8]图8(a)是烧成后的配线基板的平面示意图,图8(b)是图8(a)的viiib-viiib线截面示意图。
[图9]图9是显示针对配线基板的耐迁移性的实验结果的图表。
[图10]图10是显示针对配线基板的耐迁移性的实验结果的表格。
具体实施方式
图1是显示热敏头100的构成的截面示意图。图2是显示热敏头100的主要部分的示意图。图2(a)是热敏头100的主要部分平面示意图,图2(b)是热敏头100的主要部分截面示意图。需说明的是,在图2(a)的平面示意图中,为了便于说明,将在图2(b)中表示各构成的截面的阴影附在所对应的构成上。如图1所示,热敏头100具有在支撑板32上固定的配线基板50和印刷配线板30。在印刷配线板30上设置有驱动IC11、以及用于将热敏头100与进行印刷控制等的外部机器连接的连接器19。
对于配线基板50进行详细说明。配线基板50是在绝缘基板12上形成有配线、电极。绝缘基板12由具有电绝缘性的陶瓷等形成。在绝缘基板12的整个上表面上,形成由玻璃等构成的釉面层13。釉面层13起到作为蓄热层的作用,其缩短为了升高后述发热电阻体6的温度所需的时间,提高热敏头100的热应答特性。
在釉面层13的上表面,形成共通电极5和多个单个电极8。如图2(a)所示,共通电极5形成为具有平面视时为矩形状的电极面5a和从该电极面5a开始沿着热敏纸(未图示)的输送方向(图2(a)中所示的x方向)延伸的多个带状电极5b的梳齿状。多个单个电极8各自为沿着输送方向x延伸的带状。多个带状电极5b与多个单个电极8在与输送方向x正交的y方向上交替配置。
在共通电极5和多个单个电极8之上,通过厚膜印刷等而形成有直线状的发热电阻体6。发热电阻体6以横跨多个带状电极5b和多个单个电极8的方式沿着y方向延伸。发热电阻体6例如由氧化钌(RuO2)等形成。
如图1所示,各单个电极8的一端经由金线10与驱动IC11连接。金线10和驱动IC11通过由环氧树脂材形成的密封树脂16来进行模塑。驱动IC11的驱动电路(未图示)使电流从共通电极5经由发热电阻体6流向各单个电极8。如图2(a)所示,如果电流流过位于共通电极5中的带状电极5b与单个电极8之间的发热电阻体6,则该部分会发热。如果该热传导至热敏纸(未图示),则热敏纸显色,在热敏纸上形成预定的印刷图像。
如图2所示,在热敏头100中,在绝缘基板12的表面上形成有绝缘性保护膜7,以覆盖共通电极5、各单个电极8的一部分和发热电阻体6。绝缘性保护膜7例如由具有电绝缘性的PbO-SiO2-ZrO2系玻璃材料形成。由于由绝缘性保护膜7覆盖发热电阻体6,因而发热电阻体6的热经由绝缘性保护膜7而传导至热敏纸(未图示)。
参照图3和图4,对于引线接合部9的构成进行详细说明。图3是放大显示图2的引线接合部9的示意图,图4是图3的IV-IV线截面示意图。本说明书中,将未被绝缘性保护膜7覆盖的单个电极8的露出部即电极端子和配线,称为引线接合部9。如图3和图4所示,在引线接合部9,在釉面层13上设置有玻璃层15,在玻璃层15上形成有构成单个电极8的导电层14。在构成引线接合部9的导电层14上没有形成绝缘性保护膜7,露出导电层14的上表面,该露出面与金线10连接。即,引线接合部9的上表面被用作进行引线接合的电极端子面。
如图4所示,本实施方式中,3个引线接合部9在y方向上相邻地排列,导电层14的侧面由玻璃层15被覆。这样,由于导电层14的侧面被玻璃层15所覆盖,因而能够防止从导电层14侧面形成枝状晶而产生迁移。
对于这样的引线接合部9的形成方法,参照图5~图8进行说明。需说明的是,图5~图8中,为了使说明易于理解,使用单纯的形状来进行说明。图5~图8中,省略了对釉面层的图示。
(玻璃层和导电层的形成工序)
图5(a)是蚀刻处理前的配线基板的平面示意图。图5(b)是蚀刻处理前的配线基板的截面示意图,显示图5(a)的vb-vb线截面。如图5所示,在矩形平板状的绝缘基板1上,将由低软化点的玻璃形成的糊状组合物(玻璃糊)以矩形状的图案进行印刷,对绝缘基板1进行烧成,从而形成玻璃层3。然后,将主材为银且银的含有率为20重量%以上的糊状组合物(银糊)按照比绝缘基板1小一圈的尺寸的矩形状图案进行印刷,对绝缘基板1进行烧成,从而形成导电层2。
(光刻、蚀刻工序)
通过光刻法形成图5(a)中用点划线表示那样的大致H字状的抗蚀刻图案。然后,通过湿式蚀刻处理、即通过将配线基板浸渍在蚀刻液中,从而将除图5(a)中所示的由点划线包围的部分(大致H字状的抗蚀图案)以外的导电层2的部分溶解除去。
(追加烧成工序)
图6(a)是蚀刻后、烧成前的配线基板的平面示意图。图6(b)是蚀刻后、烧成前的配线基板的截面示意图,显示图6(a)的vib-vib线截面。图7(a)是显示图6(a)的VII部的局部放大图,图7(b)是图7(a)的viib-viib线截面示意图。
如图6和图7所示,如果蚀刻处理结束,则在一对大致H字状部之间露出玻璃层3。需说明的是,如果进行蚀刻处理,则如图7所示,在一对大致H字状部之间的槽的底面、即玻璃层3的上表面,有时会残留有蚀刻处理时产生的银残渣4。
蚀刻处理结束后,在本实施方式中,对配线基板进行追加烧成。进行追加烧成时的烧成温度为550~850℃的范围内。玻璃层3选择软化点低于导电层2的烧成温度的玻璃层。需说明的是,银糊可以使用含有银粉末的糊(例如银的含有率为60重量%左右的糊状组合物)、树脂银糊(例如银的含有率为25重量%左右的糊状组合物)。需说明的是,树脂糊(也称为“有机金属糊”或“金属有机糊”)是结合了金属原子和有机分子的化合物。
图8(a)是烧成后的配线基板的平面示意图。图8(b)是烧成后的配线基板的截面示意图,显示图8(a)的viiib-viiib线截面。在追加烧成时,如果其烧成温度超过玻璃层3的软化点,则玻璃层3会软化,开始变形。如图8所示,软化、熔融后的玻璃会因表面张力而沿着导电层2的侧面向上移动,覆盖导电层2的侧面。相邻的导电层2之间的玻璃层3呈凹形状,形成从凹面的中央的底部向着导电层2的上端倾斜的玻璃角落厚壁(以下,称为玻璃圆角31)。此外,发生玻璃浸润于导电层2内的现象。图8中,示意地图示浸润区域33。
需说明的是,上述中,对在通过光刻法形成抗蚀刻图案并进行蚀刻处理后,对绝缘基板1进行追加烧成的方法进行了说明,但也可以替代该方法而采用印刷法。即,也可以采用在由丝网印刷形成抗蚀可图案并进行蚀刻处理后,对绝缘基板1进行追加烧成的方法。此外,也可以通过蒸镀、溅射等薄膜形成法形成导体图案后,对绝缘基板1进行烧成。
除了上述的蚀刻处理之外,在印刷、蒸镀、溅射等时,有时银的残渣4会残存于相邻的导电层2之间(参照图7)。如果在相邻的导电层2的相对的侧面之间存在残渣4,则有时从导电层2的侧面发展的枝状晶会借助残渣4来生长。
本实施方式中,通过使玻璃层3软化、熔融,从而能够将在先工序(蚀刻工序、蒸镀工序、印刷工序等)时所产生的银的残渣4封闭在玻璃层3内。由此,能够抑制借助残渣4的枝状晶的生长。
参照图9和图10,对于本实施方式的配线基板的迁移抑制效果,通过与比较例进行比较来说明。图9和图10为显示针对配线基板的耐迁移性的实验结果的图表和表格。对于实验中所使用的配线基板,形成电极长度为30mm、电极间隔为100μm的图案。环境条件为85℃、85%RH。在该环境下,施加直流32V的电压而连续通电,从而测量绝缘电阻值成为作为判定基准值的10MΩ以下为止的时间。
将导电层2的下层的玻璃层3的软化点设为875℃,并将导电层2形成后的追加烧成中的烧成温度设为805℃而形成配线基板,将该配线基板作为比较例。即,对于比较例而言,玻璃层3的软化点比烧成温度高。准备两种本实施方式的配线基板,分别进行实验。本实施方式的第一配线基板是在导电层2的下层的玻璃层3的软化点为765℃,且导电层2形成后的追加烧成中的烧成温度为805℃的情形下形成的。本实施方式的第二配线基板是在导电层2的下层的玻璃层3的软化点为550℃、且导电层2形成后的追加烧成中的烧成温度为805℃的情形下形成的。即,本实施方式的第一和第二配线基板中,玻璃层3的软化点比追加烧成的温度低。
如图9和图10所示,就比较例901而言,直到连续通电时间为50小时为止,几乎没有观察到绝缘电阻值的下降,但连续通电时间为75小时时,绝缘电阻值成为10MΩ(判定基准值)以下。
如图9和图10所示,就本实施方式的第一配线基板的例902而言,得到了如下结果:能够维持高绝缘电阻值直到连续通电时间为400小时为止。确认了第一配线基板与比较例901相比,耐迁移性大幅提高。进而,就本实施方式的第二配线基板的例903而言,连续通电时间即使超过900小时也几乎没有观察到绝缘电阻值的下降,可知能够得到高耐迁移性。由该实验结果可知,烧成温度与软化点的温度差越大,则越能够提高耐迁移性。即,通过改变烧成温度和软化点之间的温度差,能够根据需要来调整迁移的抑制程度。
根据上述的实施方式,得到如下的作用效果。
(1)配线基板50具备绝缘基板1、12,在绝缘基板1、12上设置的玻璃层3、15以及在玻璃层3、15上设置的导电层2、14。至少导电层2、14的侧面的一部分被玻璃层3、15的一部分覆盖,至少导电层2、14的上表面的一部分未被玻璃层3、15覆盖而成为露出面。露出面被作为进行引线接合的电极端子面。由此,在将具有进行引线接合的电极端子面的导电层2、14相邻配置的情况下,能够抑制在相邻的导电层2、14之间产生枝状晶,因而能够提高耐迁移性。进而,还能够提高耐硫化性。
(2)覆盖导电层2、14的侧面的一部分的玻璃层3、15的一部分(玻璃圆角31),通过对配线基板进行烧成来形成。烧成温度优选在550~850℃的范围内,玻璃层3、15由软化点比所述烧成温度低的低软化玻璃来形成。由此,在烧成时,玻璃层3、15软化、熔融,以沿导电层2、14的侧面向上移动的方式变形,从而能够形成玻璃圆角31。其结果是,可以由玻璃层3、15覆盖导电层2、14的侧面。由此,在本实施方式中,无需特殊的工序,即可通过烧成而使作为导电层2、14的下层的玻璃层3、15变形并被覆导电层2、14的侧面,因此能够抑制制造成本的增加。
进而,在烧成时,能够使玻璃浸润于导电层2、14内,因此在浸润区域33中,在导电层2、14内的电子的移动得以抑制、即枝状晶得以抑制,就这方面而言,也能提高耐迁移性和耐硫化性。
(3)通过对主材为银且银的含有率为20重量%以上的银糊进行烧成来形成导电层2、14。由此,在与由金形成导电层的情形相比,能够提供低价的配线基板。
以下的变形也包括在本发明的范围内,也可以将变形例的一种或多种与上述实施方式进行组合。
(变形例1)
在上述的实施方式中,以将相邻的导电层2、14之间的玻璃层3、15的形状设为在导电层2、14的侧面形成有玻璃圆角31的凹形状的情形为例进行了说明,但本发明不限于此。相邻的导电层2、14之间的玻璃层3、15的形状也可以是凸形状。只要通过烧成,使得玻璃软化、熔融,从而能够使玻璃层3、15变形并由玻璃层3、15覆盖导电层2、14的侧面即可。
(变形例2)
在上述的实施方式中,对于玻璃层3、15向上移动至导电层2、14的侧面的上端的例子进行了说明,但本发明不限于此。也可以是导电层2、14的侧面的下部被玻璃层3、15覆盖,而导电层2、14的侧面的上部没有被玻璃层3、15覆盖。这样,只要至少导电层2、14的侧面的一部分被玻璃层3、15覆盖,则与导电层2、14的整个侧面未被玻璃层3、15覆盖的情形相比,能够抑制迁移的产生。
(变形例3)
在上述的实施方式中,对于使引线接合部9的导电层14的整个上表面露出来作为电极端子面的例子进行了说明,但本发明不限于此。在能够确保能够进行引线接合的露出面的情形下,也可以用玻璃层15覆盖电极端子面(引线接合部9的上表面)的一部分。
(变形例4)
在上述的实施方式中,对于使用主材为银且银的含有率为20重量%以上的银糊作为导体糊来形成银的导电层2、14的例子进行了说明,但本发明不限于此。也可以将主材为铜的铜糊作为导体糊并通过烧成来形成铜导电层。也可以将主材为铝的铝糊作为导体糊并通过烧成来形成铝导电层。
(变形例5)
在上述的实施方式中,以具备釉面层13的热敏头100为例进行了说明,但本发明也可适用于不具备釉面层13的热敏头。
(变形例6)
在上述的实施方式中,对将本发明适用于热敏头100的配线基板的例子进行了说明,但本发明不限于此。本发明可以用于各种电子设备的基板。例如,本发明也可以适用于由原料气体和水蒸气通过催化剂改性制备氢的蒸汽转化器中的催化剂基板。
上述中说明了各种实施方式和变形例,但本发明不限于这些内容。在本发明的技术构思的范围内可以想到的其他方式也包括在本发明的范围内。
日本专利申请2015年第131533号(2015年6月30日申请)作为优先权基础申请的公开内容,作为引用文而引入到本文中。
符号说明
1绝缘基板、2导电层、3玻璃层、4残渣、5共通电极、5a电极面、5b带状电极、6发热电阻体、7绝缘性保护膜、8单个电极、9引线接合部、10金线、11驱动IC、12绝缘基板、13釉面层、14导电层、15玻璃层、16密封树脂、17单个电极、18引线接合部、19连接器、30印刷配线板、31玻璃圆角、32支撑板、33浸润区域、50配线基板、100热敏头。

Claims (6)

1.一种配线基板,具备:
绝缘性的基板、
在所述基板上设置的玻璃层、以及
在所述玻璃层上设置的导电层;
至少所述导电层的侧面的一部分被所述玻璃层的一部分覆盖,
至少露出所述导电层的上表面的一部分。
2.如权利要求1所述的配线基板,其中,
覆盖所述导电层的侧面的一部分的所述玻璃层的一部分通过对所述配线基板进行烧成而形成,烧成温度为550~850℃的范围内,
所述玻璃层的软化点比所述烧成温度低。
3.如权利要求1或2所述的配线基板,其中,
所述导电层的主材为银,且所述银的含有率为20重量%以上。
4.如权利要求1或2所述的配线基板,其中,
所述导电层的主材为铜,或者,主材为铝。
5.如权利要求1至4中任一项所述的配线基板,其中,
所述导电层通过光刻法、印刷法和薄膜形成法中的任一种来形成。
6.一种热敏头,具备:
权利要求1至5中任一项所述的配线基板、
在所述基板上设置的釉面层、
在所述釉面层上设置的共通电极和多个单个电极、
以横跨所述共通电极和多个单个电极的方式设置的发热电阻体、
以覆盖所述共通电极、所述多个单个电极的一部分以及所述发热电阻体的方式设置的绝缘性保护膜、
使电流流过所述单个电极的驱动IC、以及
将未被所述保护膜覆盖的所述单个电极的电极端子与所述驱动IC连接的金属线;
所述玻璃层形成于构成所述单个电极的电极端子的导电层和所述釉面层之间,
构成所述单个电极的电极端子的导电层的侧面中的至少一部分被所述玻璃层的一部分覆盖,
构成所述电极端子的导电层的上表面中的至少一部分成为与所述金属线连接的露出面。
CN201680038164.0A 2015-06-30 2016-06-08 配线基板和热敏头 Active CN107709021B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015131533A JP6364383B2 (ja) 2015-06-30 2015-06-30 配線基板、およびサーマルヘッド
JP2015-131533 2015-06-30
PCT/JP2016/067117 WO2017002566A1 (ja) 2015-06-30 2016-06-08 配線基板およびサーマルヘッド

Publications (2)

Publication Number Publication Date
CN107709021A true CN107709021A (zh) 2018-02-16
CN107709021B CN107709021B (zh) 2019-09-13

Family

ID=57608110

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680038164.0A Active CN107709021B (zh) 2015-06-30 2016-06-08 配线基板和热敏头

Country Status (3)

Country Link
JP (1) JP6364383B2 (zh)
CN (1) CN107709021B (zh)
WO (1) WO2017002566A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020013820A1 (en) * 2018-07-11 2020-01-16 Hewlett-Packard Development Company, L.P. Gaps in resistors for thermal imaging

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107160862B (zh) * 2017-06-20 2018-10-19 山东华菱电子股份有限公司 热敏打印头用发热基板及其制造方法
JP6754335B2 (ja) * 2017-08-08 2020-09-09 アオイ電子株式会社 サーマルヘッド
JP7438714B2 (ja) 2019-10-30 2024-02-27 旭化成株式会社 染色斑が目立ち難く、しっとり感と緻密感を有する人工皮革及びその製法
WO2023210426A1 (ja) * 2022-04-28 2023-11-02 ローム株式会社 サーマルプリントヘッドおよびサーマルプリンタ

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0768817A (ja) * 1993-06-22 1995-03-14 Mitsubishi Materials Corp グレーズドAlN基板およびその製造方法
JPH07201384A (ja) * 1993-12-28 1995-08-04 Rohm Co Ltd コネクタピンと基板との接続構造
CN1746034A (zh) * 2004-09-08 2006-03-15 阿尔卑斯电气株式会社 热敏头及其制造方法
US20090091916A1 (en) * 2006-07-28 2009-04-09 Canon Kabushiki Kaisha Manufacturing method of substrate, manufacturing method of wiring board, wiring board, electronic device, electron source, and image display apparatus
CN102555516A (zh) * 2010-12-10 2012-07-11 罗姆股份有限公司 热敏打印头

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4540193B2 (ja) * 2000-07-31 2010-09-08 京セラ株式会社 配線基板の製造方法
JP4480283B2 (ja) * 2001-01-30 2010-06-16 京セラ株式会社 配線基板

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0768817A (ja) * 1993-06-22 1995-03-14 Mitsubishi Materials Corp グレーズドAlN基板およびその製造方法
JPH07201384A (ja) * 1993-12-28 1995-08-04 Rohm Co Ltd コネクタピンと基板との接続構造
CN1746034A (zh) * 2004-09-08 2006-03-15 阿尔卑斯电气株式会社 热敏头及其制造方法
US20090091916A1 (en) * 2006-07-28 2009-04-09 Canon Kabushiki Kaisha Manufacturing method of substrate, manufacturing method of wiring board, wiring board, electronic device, electron source, and image display apparatus
CN102555516A (zh) * 2010-12-10 2012-07-11 罗姆股份有限公司 热敏打印头

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020013820A1 (en) * 2018-07-11 2020-01-16 Hewlett-Packard Development Company, L.P. Gaps in resistors for thermal imaging

Also Published As

Publication number Publication date
JP2017013334A (ja) 2017-01-19
JP6364383B2 (ja) 2018-07-25
WO2017002566A1 (ja) 2017-01-05
CN107709021B (zh) 2019-09-13

Similar Documents

Publication Publication Date Title
CN107709021B (zh) 配线基板和热敏头
JP5220766B2 (ja) 実装基板
TW201125001A (en) Thermistor and method for producing same
JP5865630B2 (ja) 電極構造、半導体素子、半導体装置、サーマルヘッドおよびサーマルプリンタ
CN104427755A (zh) 软性电路板及其制作方法
CN107710886A (zh) 配线基板、热敏头和配线基板的制造方法
CN107848311B (zh) 热敏头及热敏打印机
TW200810656A (en) Wiring substrate
JP2014504019A (ja) 絶縁された金属基板を有するプリント回路板
CN107405929A (zh) 热敏头以及热敏打印机
JP3945838B2 (ja) チャージ板の製造方法
JP6763008B2 (ja) 配線基板の製造方法、およびサーマルヘッドの製造方法
JP5489836B2 (ja) サーマルヘッド
CN106573474B (zh) 热敏头以及热敏打印机
CN108883641A (zh) 热敏头及热敏打印机
CN108025558B (zh) 热敏头以及热敏打印机
CN106536206B (zh) 热敏头以及热敏打印机
JP2010076164A (ja) 成膜層構造体及びその製造方法並びにサーマルヘッド及びその製造方法
JP2009147129A (ja) 配線基板及びその製造方法
JP5489811B2 (ja) サーマルヘッド
JPH0584679B2 (zh)
JPS6161988B2 (zh)
JP2021053889A (ja) サーマルプリントヘッド及びその製造方法
JP2009147130A (ja) 配線基板及びその製造方法
JP2021059047A (ja) サーマルプリントヘッド及びその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant