CN107705761B - 一种goa电路及液晶显示器 - Google Patents
一种goa电路及液晶显示器 Download PDFInfo
- Publication number
- CN107705761B CN107705761B CN201710889420.3A CN201710889420A CN107705761B CN 107705761 B CN107705761 B CN 107705761B CN 201710889420 A CN201710889420 A CN 201710889420A CN 107705761 B CN107705761 B CN 107705761B
- Authority
- CN
- China
- Prior art keywords
- tft
- film transistor
- thin film
- module
- electrically connected
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 27
- 238000012423 maintenance Methods 0.000 claims abstract description 60
- 230000005540 biological transmission Effects 0.000 claims abstract description 28
- 239000003990 capacitor Substances 0.000 claims abstract description 18
- 239000010409 thin film Substances 0.000 claims description 212
- 239000010408 film Substances 0.000 claims description 23
- 238000004891 communication Methods 0.000 claims description 19
- 230000011664 signaling Effects 0.000 claims description 15
- 239000013078 crystal Substances 0.000 claims description 7
- 102100040862 Dual specificity protein kinase CLK1 Human genes 0.000 description 11
- 238000010586 diagram Methods 0.000 description 8
- 230000005611 electricity Effects 0.000 description 8
- 101100328957 Caenorhabditis elegans clk-1 gene Proteins 0.000 description 5
- 101000749294 Homo sapiens Dual specificity protein kinase CLK1 Proteins 0.000 description 5
- 230000032683 aging Effects 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 102100040844 Dual specificity protein kinase CLK2 Human genes 0.000 description 3
- 101000749291 Homo sapiens Dual specificity protein kinase CLK2 Proteins 0.000 description 3
- 230000003247 decreasing effect Effects 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 230000018109 developmental process Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 241000208340 Araliaceae Species 0.000 description 1
- 235000005035 Panax pseudoginseng ssp. pseudoginseng Nutrition 0.000 description 1
- 235000003140 Panax quinquefolius Nutrition 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 235000008434 ginseng Nutrition 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000010408 sweeping Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
- G02F1/13454—Drivers integrated on the active matrix substrate
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3674—Details of drivers for scan electrodes
- G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
Landscapes
- Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Nonlinear Science (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Optics & Photonics (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
本发明公开一种GOA电路，适用于液晶显示器，所述GOA电路包括级联的多个GOA单元，其中，第n级GOA单元包括：时钟信号源、恒压低电平源、上拉控制模块、上拉模块、下传模块、下拉模块、下拉维持模块、自举电容、短接控制模块；所述上拉控制模块的输出端与所述上拉模块、所述下传模块、所述下拉模块、所述下拉维持模块及所述自举电容电性连接；所述恒压低电平源与所述下拉维持模块及所述下拉模块电性连接；所述时钟信号源分别与所述上拉模块、所述下传模块及所述短接控制模块电性连接；所述短接控制模块与所述下拉维持模块电性连接。
Description
技术领域
本发明涉及液晶面板技术领域，尤其涉及一种GOA电路及液晶显示器。
背景技术
现有的液晶显示装置的发展已呈现出窄边框、薄型化和低成本的发展趋势，在此其中，GOA(Gate Drive On Array，阵列基板行驱动)技术成为一项重要的技术。通过GOA技术可以将扫描线驱动电路集成在液晶面板的阵列基板上，从而在材料成本和制作工艺方面上降低产品成本。
图1为现有技术中的一种GOA电路原理图。在该GOA电路中，包括上拉控制模块101、上拉模块102、下拉模块103、下拉维持模块104(其包括第一下拉维持模块1041和第二下拉维持模块1042)。当与第十一薄膜晶体管电性连接的G(n-5)为高电位时，通过对自举电容充电，参考点Q(n)的电位被拉高，与此同时第二十一薄膜晶体管T21被导通，进而通过时钟信号CLK1的高电位使得扫描信号G(n)的输出端的电位升高，并且该输出端输出高电位的扫描信号；当与第三十一薄膜晶体管及第四十一薄膜晶体管电性连接的G(n+5)为高电位时，参考点G(n)和参考点Q(n)的电位被下拉模块同时拉低，此时参考点Q(n)的电位为低电位，第一方波信号LC1(或第二方波信号LC2)的电位为高电位时，第一下拉维持模块和第二下拉维持模块启用，可参考图2所示的GOA电路的控制时序。其中，第一方波信号LC1和第二方波信号LC2为低频信号(LC1和LC2为每200帧一个周期的信号，且每100帧翻转一次，相较于与每8行一周期的CLK时钟信号而言，故无法于图2中表示)，第一方波信号LC1和第二方波信号LC2之间的相位差为1/2周期。参考点Q(n)的电位变化如图3所示，当参考点Q(n)处于高电位时，第一方波信号LC1(或第二方波信号LC2)为高电位，与此同时，第五十一薄膜晶体管T51和第五十二薄膜晶体管T52(或者第六十一薄膜晶体管T61和第六十二薄膜晶体管T62)被导通。也就是说，第一方波信号LC1和第二方波信号LC2通过第五十一薄膜晶体管T51和第五十二薄膜晶体管T52(或者第六十一薄膜晶体管T61和第六十二薄膜晶体管T62)短接至恒压低电平源VSS，其中短接时间为t1+t2。在这种情况下，流经第五十一薄膜晶体管T51和第五十二薄膜晶体管T52(或者第六十一薄膜晶体管T61和第六十二薄膜晶体管T62)的电流为最大。这样，当GOA电路长期工作于此状态下，容易造成第五十一薄膜晶体管T51和第五十二薄膜晶体管T52(或者第六十一薄膜晶体管T61和第六十二薄膜晶体管T62)老化加速，同时也会增加功耗。因此，避免上述薄膜晶体管的老化问题则成为设计液晶显示器中的一个重要课题。
发明内容
本发明的目的在于，提供一种GOA电路及采用该GOA电路的液晶显示器，其能够缩短所述GOA电路的下拉维持模块中接收方波信号的薄膜晶体管的短接时间，以抑制这些薄膜晶体管的老化速度，同时降低功耗，从而提升GOA电路的可靠性，并且降低液晶面板的功耗。
本发明提供一种GOA电路，适用于液晶面板，所述GOA电路包括级联的多个GOA单元，其中，第n级GOA单元包括：时钟信号源，用于提供本级的时钟信号，所述时钟信号包括第一高电平及第一低电平；恒压低电平源，用于提供第二低电平；上拉控制模块，用于接收第n-1级扫描信号，并受第n-1级级传信号的控制生成本级的扫描电平信号；上拉模块，用于受所述本级的扫描电平信号的控制，将本级的时钟信号输出至本级的扫描信号的输出端；下传模块，用于接收所述本级的时钟信号，并受所述本级的扫描电平信号的控制生成第n级级传信号；下拉模块，用于根据第n+1级扫描信号，将恒压低电平源所提供的第二低电平输出至所述本级的扫描信号的输出端；下拉维持模块，用于维持所述本级的扫描电平信号低电平；自举电容，用于生成所述本级的扫描电平信号的高电平；短接控制模块，用于控制所述下拉维持模块中接收方波信号的薄膜晶体管的短接时间；所述上拉控制模块的输出端与所述上拉模块、所述下传模块、所述下拉模块、所述下拉维持模块及所述自举电容电性连接；所述恒压低电平源与所述下拉维持模块及所述下拉模块电性连接；所述时钟信号源分别与所述上拉模块、所述下传模块及所述短接控制模块电性连接；所述短接控制模块与所述下拉维持模块电性连接。
在一实施例中，所述短接控制模块包括：一第五十五薄膜晶体管和一第六十五薄膜晶体管；所述第五十五薄膜晶体管的栅极接收所述本级的时钟信号，源极接收第一方波信号，漏极电性连接至所述下拉维持模块；所述第六十五薄膜晶体管的栅极接收所述本级的时钟信号，源极接收第二方波信号，漏极电性连接至所述下拉维持模块。
在一实施例中，所述电路进一步包括一削角控制信号模块，用于受所述本级的时钟信号的控制而输出削角控制信号；与此同时，所述上拉模块用于受所述本级的扫描电平信号的控制，将所述削角控制信号输出至本级的扫描信号的输出端；所述下传模块用于接收所述削角控制信号，并受所述本级的扫描电平信号的控制生成第二级传信号；所述时钟信号源与所述削角控制信号模块电性连接，所述削角控制信号模块与所述上拉模块及所述下传模块电性连接。
进一步，所述削角控制信号模块包括第二十三薄膜晶体管，所述第二十三薄膜晶体管的栅极接入所述本级的时钟信号，漏极接入削角控制信号，源极电性连接至所述上拉模块和所述下传模块。
在一实施例中，所述上拉模块包括第二十一薄膜晶体管，所述二十一薄膜晶体管的栅极电性连接至所述上拉控制模块的输出端，漏极电性连接至削角控制信号模块，源极电性连接至所述本级的扫描信号的输出端。
在一实施例中，所述下拉模块包括第三十一薄膜晶体管和第四十一薄膜晶体管；所述第三十一薄膜晶体管的栅极电性连接至第n+1级扫描信号的输出端，源极电性连接至所述恒压低电平源，漏极电性连接至所述本级的扫描信号的输出端；所述第四十一薄膜晶体管的栅极电性连接至第n+1级扫描信号的输出端，源极电性连接至所述恒压低电平源，漏极电性连接至所述上拉控制模块的输出端。
在一实施例中，所述上拉控制模块包括第十一薄膜晶体管，所述第十一薄膜晶体管的栅极接收所述第n-1级级传信号，源极电性连接至所述上拉控制模块的输出端，漏极接收第n-1级扫描信号。
在一实施例中，所述下传模块包括第二十二薄膜晶体管，所述第二十二薄膜晶体管的栅极电性连接至所述上拉控制模块的输出端，源极接收所述第n级级传信号。
在一实施例中，所述下拉维持模块包括第一下拉维持单元及第二下拉维持单元；所述第一下拉维持单元包括第五十一薄膜晶体管、第五十二薄膜晶体管、第五十三薄膜晶体管、第五十四薄膜晶体管、第四十二薄膜晶体管以及第三十二薄膜晶体管；所述第五十一薄膜晶体管的栅极以及漏极电性连接至所述短接控制模块的第一输出端，源极电性连接于所述第五十二薄膜晶体管的漏极以及所述第五十三薄膜晶体管的栅极；所述第五十二薄膜晶体管的栅极电性连接至所述上拉控制模块的输出端，源极电性连接于所述恒压低电平源；所述第五十三薄膜晶体管的漏极电性连接至所述短接控制模块的第一输出端，源极电性连接至所述第五十四薄膜晶体管的漏极、所述第四十二薄膜晶体管的栅极以及所述第三十二薄膜晶体管的栅极；所述第五十四薄膜晶体管的栅极电性连接至所述上拉控制模块的输出端，源极电性连接于所述恒压低电平源；所述第四十二薄膜晶体管的源极电性连接于所述恒压低电平源，漏极电性连接至所述上拉控制模块的输出端；所述第三十二薄膜晶体管的源极电性连接于所述恒压低电平源，漏极电性连接至所述本级的扫描信号的输出端；所述第二下拉维持单元包括第六十一薄膜晶体管、第六十二薄膜晶体管、第六十三薄膜晶体管、第六十四薄膜晶体管、第四十三薄膜晶体管以及第三十三薄膜晶体管；所述第六十一薄膜晶体管的栅极以及漏极电性连接所述短接控制模块的第二输出端，源极电性连接于所述第六十二薄膜晶体管的漏极以及所述第六十三薄膜晶体管的栅极；所述第六十二薄膜晶体管的栅极电性连接至所述上拉控制模块的输出端，源极电性连接至所述恒压低电平源；所述第六十三薄膜晶体管的漏极电性连接至所述短接控制模块的第二输出端，源极电性连接于所述第六十四薄膜晶体管的漏极、所述第四十三薄膜晶体管的栅极以及所述第三十三薄膜晶体管的栅极；所述第六十四薄膜晶体管的栅极电性连接至所述上拉控制模块的输出端，源极电性连接于所述恒压低电平源；所述第四十三薄膜晶体管的源极电性连接于所述恒压低电平源，漏极电性连接于所述上拉控制模块的输出端；所述第三十三薄膜晶体管的源极电性连接于所述恒压低电平源，漏极电性连接于所述本级的扫描信号的输出端。
在一实施例中，所述自举电容设置在所述上拉控制模块的输出端及所述本级的扫描信号的输出端之间。
另外，本发明还提供一种液晶显示器，包括上述的GOA电路。
相较于现有的GOA电路，本发明的GOA电路通过下拉维持模块中的第五十一薄膜晶体管和第五十二薄膜晶体管的输入端分别新增一薄膜晶体管，所述新增薄膜晶体管的栅极共同接收时钟信号，漏极分别接收方波信号，这样，能够缩短所述GOA电路的下拉维持模块中接收方波信号的薄膜晶体管的短接时间，以抑制这些薄膜晶体管的老化速度，延长GOA电路的使用寿命，从而提升GOA电路的可靠性，并且降低液晶面板的功耗。
附图说明
图1为现有的一种GOA电路的示意图；
图2为图1所示的GOA电路的控制时序图；
图3为图1所示的GOA电路中时钟信号、参考点Q(n)、参考点G(n)、参考点N或S的波形示意图；
图4为本发明第一实施例的GOA电路的示意图；
图5为本发明第二实施例的GOA电路的示意图；
图6为本发明所述第二实施例的GOA电路中的时钟信号、参考点Q(n)、参考点G(n)、参考点N或S的波形示意图；
图7为本发明一实施例的液晶显示器的示意图。
具体实施方式
下面结合附图对本发明提供的GOA电路及液晶显示器的具体实施方式做详细说明。
参见图4和图6所示，本发明第一实施例提供一种GOA电路，适用于液晶面板，所述GOA电路(即栅极驱动电路)包括级联的多个GOA单元，每一级GOA单元接入相应的时钟信号。在本实施例中，GOA电路设有2个时钟信号，第一时钟信号CLK1、第二时钟信号CLK2，每个时钟信号包括第一高电平VGH以及第一低电平VGL，其中第一时钟信号CLK1接入第1、3、5…(2k+1)级GOA单元，第二时钟CLK2接入第2、4、6…(2k+2)级GOA单元，k为整数。第一时钟信号CLK1、第二时钟信号CLK2均为占空比为1/2的方波信号，且相差1/2周期。
其中，第n级GOA单元包括：时钟信号源CLK、恒压低电平源VSS、上拉控制模块401、上拉模块403、下传模块404、下拉模块405、下拉维持模块406、自举电容Cb及短接控制模块402。所述上拉控制模块401的输出端与所述上拉模块403、所述下传模块404、所述下拉模块405、所述下拉维持模块406及所述自举电容Cb电性连接；所述恒压低电平源VSS与所述下拉维持模块406及所述下拉模块405电性连接；所述时钟信号源CLK分别与所述上拉模块403、所述下传模块404及所述短接控制模块402电性连接；所述短接控制模块402与所述下拉维持模块406电性连接。
具体而言，时钟信号源CLK，用于提供本级的时钟信号，所述时钟信号包括第一高电平及第一低电平；恒压低电平源VSS，用于提供第二低电平；上拉控制模块401，用于接收第n-1级扫描信号，并受第n-1级级传信号的控制生成本级的扫描电平信号Q(n)；上拉模块403，用于受所述本级的扫描电平信号Q(n)的控制，将本级的时钟信号输出至本级的扫描信号的输出端G(n)；下传模块404，用于接收所述本级的时钟信号，并受所述本级的扫描电平信号Q(n)的控制生成第n级级传信号；下拉模块405，用于根据第n+1级扫描信号，将恒压低电平源VSS所提供的第二低电平输出至所述本级的扫描信号的输出端G(n)；下拉维持模块406，用于维持所述本级的扫描电平信号Q(n)低电平，并维持所述本级的扫描信号G(n)低电平；自举电容Cb，用于生成所述本级的扫描电平信号Q(n)的高电平；短接控制模块402，用于控制所述下拉维持模块406中接收方波信号(例如第一方波信号LC1或第二方波信号LC2)的薄膜晶体管的短接时间；所述上拉控制模块401的输出端与所述上拉模块403、所述下传模块404、所述下拉模块405、所述下拉维持模块406及所述自举电容Cb电性连接；所述恒压低电平源VSS与所述下拉维持模块406及所述下拉模块405电性连接；所述时钟信号源CLK分别与所述上拉模块403、所述下传模块404及所述短接控制模块402电性连接；所述短接控制模块402与所述下拉维持模块406电性连接。
在本发明第一实施例中，所述短接控制模块402包括：一第五十五薄膜晶体管T55和一第六十五薄膜晶体管T65；所述第五十五薄膜晶体管T55的栅极接收所述本级的时钟信号CLK1/2，源极接收第一方波信号LC1，漏极作为所述短接控制模块402的第一输出端电性连接至下拉维持模块406；所述第六十五薄膜晶体管T65的栅极接收所述本级的时钟信号CLK1/2，源极接收第二方波信号LC2，漏极作为所述短接控制模块402的第二输出端电性连接至下拉维持模块406。
所述上拉模块403包括第二十一薄膜晶体管T21，所述二十一薄膜晶体管T21的栅极电性连接至所述上拉控制模块401的输出端，漏极接收一时钟信号CLK，源极电性连接至所述本级的扫描信号的输出端G(n)。
所述下拉模块405包括第三十一薄膜晶体管T31和第四十一薄膜晶体管T41；所述第三十一薄膜晶体管T31的栅极电性连接至第n+1级扫描信号G(n+1)的输出端，源极电性连接至所述恒压低电平源VSS，漏极电性连接至所述本级的扫描信号的输出端；所述第四十一薄膜晶体管的栅极电性连接至第n+1级扫描信号G(n+1)的输出端，源极电性连接至所述恒压低电平源VSS，漏极电性连接至所述上拉控制模块401的输出端。
所述上拉控制模块401包括第十一薄膜晶体管T11，所述第十一薄膜晶体管T11的栅极接收所述第n-1级级传信号ST(n-1)，源极电性连接至所述上拉控制模块401的输出端，漏极接收第n-1级扫描信号ST(n-1)。
所述下传模块404包括第二十二薄膜晶体管T22，所述第二十二薄膜晶体管T22的栅极电性连接至所述上拉控制模块401的输出端，源极接收所述第n级级传信号ST(n)。
所述下拉维持模块406包括第一下拉维持单元4061及第二下拉维持单元4062。
所述第一下拉维持单元4061包括第五十一薄膜晶体管T51、第五十二薄膜晶体管T52、第五十三薄膜晶体管T53、第五十四薄膜晶体管T54、第四十二薄膜晶体管T42以及第三十二薄膜晶体管T32；所述第五十一薄膜晶体管T51的栅极以及漏极电性连接至所述短接控制模块402的第一输出端，源极电性连接于所述第五十二薄膜晶体管T52的漏极以及所述第五十三薄膜晶体管T53的栅极；所述第五十二薄膜晶体管T52的栅极接收本级的扫描电平信号，源极电性连接于所述恒压低电平源VSS；所述第五十三薄膜晶体管T53的漏极电性连接至所述短接控制模块402的第一输出端，源极电性连接至所述第五十四薄膜晶体管T54的漏极、所述第四十二薄膜晶体管T42的栅极以及所述第三十二薄膜晶体管T32的栅极；所述第五十四薄膜晶体管T54的栅极接收本级的扫描电平信号，源极电性连接于所述恒压低电平源VSS；所述第四十二薄膜晶体管T42的源极电性连接于所述恒压低电平源VSS，漏极电性连接至所述上拉控制模块401的输出端；所述第三十二薄膜晶体管T32的源极电性连接于所述恒压低电平源VSS，漏极接收所述本级的扫描信号G(n)。
所述第二下拉维持单元4062包括第六十一薄膜晶体管T61、第六十二薄膜晶体管T62、第六十三薄膜晶体管T63、第六十四薄膜晶体管T64、第四十三薄膜晶体管T43以及第三十三薄膜晶体管T33；所述第六十一薄膜晶体管T61的栅极以及漏极电性连接所述短接控制模块402的第二输出端，源极电性连接于所述第六十二薄膜晶体管T62的漏极以及所述第六十三薄膜晶体管T63的栅极；所述第六十二薄膜晶体管T62的栅极接收本级的扫描电平信号，源极电性连接至所述恒压低电平源VSS；所述第六十三薄膜晶体管T63的漏极电性连接至所述短接控制模块402的第二输出端，源极电性连接于所述第六十四薄膜晶体管T64的漏极、所述第四十三薄膜晶体管T43的栅极以及所述第三十三薄膜晶体管T33的栅极；所述第六十四薄膜晶体管T64的栅极接收本级的扫描电平信号，源极电性连接于所述恒压低电平源VSS；所述第四十三薄膜晶体管T43的源极电性连接于所述恒压低电平源VSS，漏极电性连接于所述上拉控制模块401的输出端；所述第三十三薄膜晶体管T33的源极电性连接于所述恒压低电平源VSS，漏极接收所述本级的扫描信号G(n)。
所述自举电容Cb设置在所述上拉控制模块401的输出端及所述本级的扫描信号G(n)的输出端之间。
另外，在本发明第一实施例中，优选地，第一方波信号LC1和第二方波信号LC2均为占空比为1/2的方波，相位相差1/2个周期，第一下拉维持单元和第二下拉维持单元交替工作，使得整个电路更加稳定。
以下进一步详细说明本发明第一实施例所述GOA电路的工作原理。
继续参见图4和图6所示，当使用GOA电路时，通过启动信号STV启动扫描GOA驱动电路。当第n-1级级传信号ST(n-1)为高电平时，第十一薄膜晶体管T11被导通，第n-1级扫描信号G(n-1)的高电平通过第十一薄膜晶体管T11给自举电容Cb充电，使得参考点Q(n)上升至一较高电平。随后，第n-1级级传信号ST(n-1)变为低电平时，第十一薄膜晶体管T11被截止，参考点Q(n)通过自举电容Cb维持于一较高电平。此时，第二十一薄膜晶体管管T21和第二十二薄膜晶体管T22被导通。
当本级的时钟信号变为高电平时，通过第二十一薄膜晶体管T21继续给自举电容Cb充电，使得参考点Q(n)达到一更高的电平，同时，本级的扫描信号G(n)以及第n级级传信号ST(n)也转为第一高电平VGH。
同时，由于本级的时钟信号CLK1/2为高电平，因此第五十五薄膜晶体管T55被导通(或第六十五薄膜晶体管T65被导通)，从而使得第五十一薄膜晶体管T51和第五十二薄膜晶体管T52(或第六十一薄膜晶体管T61和第六十二薄膜晶体管T62)处于导通状态，其可被视作为第一方波信号LC1(或第二方波信号LC2)通过第五十一薄膜晶体管T51和第五十二薄膜晶体管T52(或第六十一薄膜晶体管T61和第六十二薄膜晶体管T62)短接至恒压低电平源VSS，其中短接时间为t2。且，参考点S的电位为低电位，可参见图6所示。
当本级的时钟信号变为第一低电平时，第五十五薄膜晶体管T55被截止(或第六十五薄膜晶体管T65被截止)，从而使得第五十一薄膜晶体管T51和第五十二薄膜晶体管T52(或第六十一薄膜晶体管T61和第六十二薄膜晶体管T62)处于截止状态。此时，第一方波信号LC1(或第二方波信号LC2)未短接至恒压低电平源VSS，其中非短接时间为t1。且，参考点S的电位为高电位，可参见图6所示。
因此，与传统的GOA电路相比，在本发明第一实施例的GOA电路中，第一方波信号(或第二方波信号)短接至恒压低电平源VSS的时间由t1+t2减小至t2。这样，能够抑制第五十一薄膜晶体管T51和第五十二薄膜晶体管T52(或者第六十一薄膜晶体管T61和第六十二薄膜晶体管T62)的老化速度，同时也降低了GOA电路的功耗。
与此同时，由于本级的时钟信号变为第一低电平，因此，使得第二十三薄膜晶体管T23被截止。于是，本级的扫描信号G(n)的电平被设置为第一低电平。
接着，当第n+1级的扫描信号G(n+1)为高电平时，第三十一薄膜晶体管T31以及第四十一薄膜晶体管T41被导通。通过恒压低电平源VSS将本级的扫描信号G(n)的电平变为第二低电平，且由于第一低电平小于第二低电平，因此，能够弥补寄生电容所产生的馈通电压。
最后，通过下拉维持模块406中的第一下拉维持模块4061和第二下拉维持模块4062的交替执行，以保证参考点Q(n)的低电位，从而使得本级的扫描信号G(n)维持于第二低电平。
参见图5，本发明第二实施例的结构与本发明第一实施例的结构基本相同。在本发明第二实施例中，所述GOA电路还包括一削角控制信号模块507，用于受所述本级的时钟信号CLK1/2的控制，在收到一高电平信号后输出削角控制信号；与此同时，所述上拉模块403用于受所述本级的扫描电平信号Q(n)的控制，将所述削角控制信号输出至本级的扫描信号的输出端G(n)；所述下传模块404用于接收所述削角控制信号，并受所述本级的扫描电平信号Q(n)的控制生成第n级级传信号；所述时钟信号源CLK与所述削角控制信号模块507电性连接，所述削角控制信号模块507与所述上拉模块403及所述下传模块404电性连接。
进一步，所述削角控制信号模块507包括第二十三薄膜晶体管T23，所述第二十三薄膜晶体T23的栅极接入所述本级的时钟信号CLK1/2，漏极接入削角控制信号，源极电性连接至所述上拉模块403和所述下传模块404。由于现有的GOA电路存在馈通效应现象，因此需要将栅极扫描信号进行削角处理，于是通过输入一周期性的削角控制信号，以改善栅极扫描信号，进而能够提高液晶面板的显示效果及使用信赖度。
本发明第二实施例所述GOA电路的工作原理与第一实施例的工作原理基本相同，只是当本级的时钟信号变为高电平时，第二十三薄膜晶体管T23受控而被导通。于是，所述削角控制信号模块507输出一削角控制信号，并经由上拉模块403传送至所述本级的扫描信号G(n)的输出端。
图7是本发明一实施例的液晶面板的结构示意图。参见图7所示，本发明提供一种液晶显示器，包括上述的GOA电路620。
在本优选实施例中，液晶显示器包括液晶面板710和设置在液晶面板一侧边的GOA电路620，所述GOA电路720的结构以及工作原理可参见上述GOA电路的优选实施例，在此不再赘述。
由于在GOA电路中的第五十一薄膜晶体管T51和第六十一薄膜晶体管T61的输入端各自新增一薄膜晶体管(如图4中所示的第五十五薄膜晶体管T55和第六十五薄膜晶体管T65)，且这些薄膜晶体管的栅极共同连接至同一时钟信号CLK1/2的输入端(亦即，这些薄膜晶体管受控于同一时钟信号)，源极分别与第一方波信号LC1的输入端和第二方波信号的输入端LC2相连。因此，当本级的时钟信号为高电平时，使得第五十一薄膜晶体管T51和第五十二薄膜晶体管T52(或者第六十一薄膜晶体管T61和第六十二薄膜晶体管T62)导通；而当本级的时钟信号为低电平时，使得第五十一薄膜晶体管T51和第五十二薄膜晶体管T52(或者第六十一薄膜晶体管T61和第六十二薄膜晶体管T62)截止，从而第一方波信号LC1(或第二方波信号LC2)短接至恒压低电平源VSS的时间由t1+t2减小至t2。因此，通过上述电路的设计，可以延长GOA电路的使用寿命，并且降低液晶面板的功耗。
另外，由于在GOA电路中的上拉模块403的输入端新增一薄膜晶体管T23，其中该薄膜晶体管T23的栅极电性连接至时钟信号，且该薄膜晶体管T23的输入端接入具有周期性的削角控制信号，因此，能够降低馈通效应对液晶面板驱动所造成的影响，并且提高液晶面板的显示效果及使用信赖性。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。
Claims (9)
1.一种GOA电路，适用于液晶面板，其特征在于，所述GOA电路包括级联的多个GOA单元，其中，第n级GOA单元包括：
时钟信号源，用于提供本级的时钟信号，所述时钟信号包括第一高电平及第一低电平；
恒压低电平源，用于提供第二低电平；
上拉控制模块，用于接收第n-1级扫描信号，并受第n-1级级传信号的控制生成本级的扫描电平信号；
上拉模块，用于受所述本级的扫描电平信号的控制，将本级的时钟信号输出至本级的扫描信号的输出端；
下传模块，用于接收所述本级的时钟信号，并受所述本级的扫描电平信号的控制生成第n级级传信号；
下拉模块，用于根据第n+1级扫描信号，将恒压低电平源所提供的第二低电平输出至所述本级的扫描信号的输出端；
下拉维持模块，用于维持所述本级的扫描电平信号低电平；
自举电容，用于生成所述本级的扫描电平信号的高电平；
短接控制模块，用于控制所述下拉维持模块中接收方波信号的薄膜晶体管的短接时间；
所述上拉控制模块的输出端与所述上拉模块、所述下传模块、所述下拉模块、所述下拉维持模块及所述自举电容电性连接；所述恒压低电平源与所述下拉维持模块、所述下拉模块电性连接；所述时钟信号源分别与所述上拉模块、所述下传模块及所述短接控制模块电性连接；所述短接控制模块与所述下拉维持模块电性连接；
所述短接控制模块包括：一第五十五薄膜晶体管和一第六十五薄膜晶体管；所述第五十五薄膜晶体管的栅极接收所述本级的时钟信号，源极接收第一方波信号，漏极电性连接至所述下拉维持模块；所述第六十五薄膜晶体管的栅极接收所述本级的时钟信号，源极接收第二方波信号，漏极电性连接至所述下拉维持模块。
2.根据权利要求1所述的GOA电路，其特征在于，所述下拉模块包括第三十一薄膜晶体管和第四十一薄膜晶体管；所述第三十一薄膜晶体管的栅极电性连接至第n+1级扫描信号的输出端，源极电性连接至所述恒压低电平源，漏极电性连接至所述本级的扫描信号的输出端；所述第四十一薄膜晶体管的栅极电性连接至第n+1级扫描信号的输出端，源极电性连接至所述恒压低电平源，漏极电性连接至所述上拉控制模块的输出端。
3.根据权利要求1所述的GOA电路，其特征在于，所述上拉控制模块包括第十一薄膜晶体管，所述第十一薄膜晶体管的栅极接收所述第n-1级级传信号，源极电性连接至所述上拉控制模块的输出端，漏极接收第n-1级扫描信号。
4.根据权利要求1所述的GOA电路，其特征在于，所述下传模块包括第二十二薄膜晶体管，所述第二十二薄膜晶体管的栅极电性连接至所述上拉控制模块的输出端，源极接收所述第n级级传信号。
5.根据权利要求1所述的GOA电路，其特征在于，所述下拉维持模块包括第一下拉维持单元及第二下拉维持单元；所述第一下拉维持单元包括第五十一薄膜晶体管、第五十二薄膜晶体管、第五十三薄膜晶体管、第五十四薄膜晶体管、第四十二薄膜晶体管以及第三十二薄膜晶体管；所述第五十一薄膜晶体管的栅极以及漏极电性连接至所述短接控制模块的第一输出端，源极电性连接于所述第五十二薄膜晶体管的漏极以及所述第五十三薄膜晶体管的栅极；所述第五十二薄膜晶体管的栅极接收本级的扫描电平信号，源极电性连接于所述恒压低电平源；所述第五十三薄膜晶体管的漏极电性连接至所述短接控制模块的第一输出端，源极电性连接至所述第五十四薄膜晶体管的漏极、所述第四十二薄膜晶体管的栅极以及所述第三十二薄膜晶体管的栅极；所述第五十四薄膜晶体管的栅极接收本级的扫描电平信号，源极电性连接于所述恒压低电平源；所述第四十二薄膜晶体管的源极电性连接于所述恒压低电平源，漏极电性连接至所述上拉控制模块的输出端；所述第三十二薄膜晶体管的源极电性连接于所述恒压低电平源，漏极接收所述本级的扫描信号；所述第二下拉维持单元包括第六十一薄膜晶体管、第六十二薄膜晶体管、第六十三薄膜晶体管、第六十四薄膜晶体管、第四十三薄膜晶体管以及第三十三薄膜晶体管；所述第六十一薄膜晶体管的栅极以及漏极电性连接所述短接控制模块的第二输出端，源极电性连接于所述第六十二薄膜晶体管的漏极以及所述第六十三薄膜晶体管的栅极；所述第六十二薄膜晶体管的栅极接收本级的扫描电平信号，源极电性连接至所述恒压低电平源；所述第六十三薄膜晶体管的漏极电性连接至所述短接控制模块的第二输出端，源极电性连接于所述第六十四薄膜晶体管的漏极、所述第四十三薄膜晶体管的栅极以及所述第三十三薄膜晶体管的栅极；所述第六十四薄膜晶体管的栅极接收本级的扫描电平信号，源极电性连接于所述恒压低电平源；所述第四十三薄膜晶体管的源极电性连接于所述恒压低电平源，漏极电性连接于所述上拉控制模块的输出端；所述第三十三薄膜晶体管的源极电性连接于所述恒压低电平源，漏极接收所述本级的扫描信号。
6.一种GOA电路，适用于液晶面板，其特征在于，所述GOA电路包括级联的多个GOA单元，其中，第n级GOA单元包括：
时钟信号源，用于提供本级的时钟信号，所述时钟信号包括第一高电平及第一低电平；
恒压低电平源，用于提供第二低电平；
上拉控制模块，用于接收第n-1级扫描信号，并受第n-1级级传信号的控制生成本级的扫描电平信号；
削角控制信号模块，所述削角控制信号模块分别与一上拉模块及一下传模块电性连，所述削角控制信号模块用于受 所述本级的时钟信号的控制而输出一削角控制信号，并且将所述削角控制信号传送至所述上拉模块和所述下传模块；
所述上拉模块，用于接受所述本级的扫描电平信号的控制，将所述削角控制信号输出至本级的扫描信号的输出端；
所述下传模块，用于接收所述削角控制信号，并受所述本级的扫描电平信号的控制生成第n级级传信号；
下拉模块，用于根据第n+1级扫描信号，将恒压低电平源所提供的第二低电平输出至所述本级的扫描信号的输出端；
下拉维持模块，用于维持所述本级的扫描电平信号低电平；
自举电容，用于生成所述本级的扫描电平信号的高电平；
短接控制模块，用于接收所述本级的时钟信号，并控制所述下拉维持模块中接收方波信号的薄膜晶体管的短接时间；
所述上拉控制模块的输出端与所述上拉模块、所述下传模块、所述下拉模块、所述下拉维持模块及所述自举电容电性连接；所述恒压低电平源与所述下拉维持模块、所述下拉模块电性连接；所述短接控制模块与所述下拉维持模块电性连接；
所述短接控制模块包括：一第五十五薄膜晶体管和一第六十五薄膜晶体管；所述第五十五薄膜晶体管的栅极接收所述本级的时钟信号，源极接收第一方波信号，漏极电性连接至所述下拉维持模块；所述第六十五薄膜晶体管的栅极接收所述本级的时钟信号，源极接收第二方波信号，漏极电性连接至所述下拉维持模块。
7.根据权利要求6所述的GOA电路，其特征在于，所述削角控制信号模块包括第二十三薄膜晶体管，所述第二十三薄膜晶体管的栅极接入所述本级的时钟信号，漏极接入削角控制信号，源极电性连接至所述上拉模块和所述下传模块。
8.根据权利要求6所述的GOA电路，其特征在于，所述上拉模块包括第二十一薄膜晶体管，所述二十一薄膜晶体管的栅极电性连接至所述上拉控制模块的输出端，漏极电性连接至削角控制信号模块，源极电性连接至所述本级的扫描信号的输出端。
9.一种液晶显示器，其特征在于，包括权利要求1-8任一所述的GOA电路。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710889420.3A CN107705761B (zh) | 2017-09-27 | 2017-09-27 | 一种goa电路及液晶显示器 |
| US15/575,157 US10699659B2 (en) | 2017-09-27 | 2017-11-06 | Gate driver on array circuit and liquid crystal display with the same |
| PCT/CN2017/109519 WO2019061681A1 (zh) | 2017-09-27 | 2017-11-06 | 一种goa电路及液晶显示器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710889420.3A CN107705761B (zh) | 2017-09-27 | 2017-09-27 | 一种goa电路及液晶显示器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107705761A CN107705761A (zh) | 2018-02-16 |
| CN107705761B true CN107705761B (zh) | 2019-07-23 |
Family
ID=61176184
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710889420.3A Active CN107705761B (zh) | 2017-09-27 | 2017-09-27 | 一种goa电路及液晶显示器 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN107705761B (zh) |
| WO (1) | WO2019061681A1 (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109036310A (zh) * | 2018-08-03 | 2018-12-18 | 深圳市华星光电半导体显示技术有限公司 | Goa单元及其驱动方法 |
| CN109003588A (zh) * | 2018-08-06 | 2018-12-14 | 深圳市华星光电半导体显示技术有限公司 | 液晶显示装置 |
| CN114842786A (zh) * | 2022-04-26 | 2022-08-02 | Tcl华星光电技术有限公司 | Goa电路及显示面板 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101512336B1 (ko) * | 2008-12-29 | 2015-04-15 | 삼성디스플레이 주식회사 | 게이트 구동회로 및 이를 구비한 표시 장치 |
| CN103578433B (zh) * | 2012-07-24 | 2015-10-07 | 北京京东方光电科技有限公司 | 一种栅极驱动电路、方法及液晶显示器 |
| TWI473059B (zh) * | 2013-05-28 | 2015-02-11 | Au Optronics Corp | 移位暫存器電路 |
| CN106098101B (zh) * | 2016-06-06 | 2017-12-29 | 京东方科技集团股份有限公司 | 一种移位寄存器、栅极驱动电路及显示装置 |
| CN105957480B (zh) * | 2016-06-13 | 2018-09-28 | 深圳市华星光电技术有限公司 | 栅极驱动电路及液晶显示装置 |
| CN106023921B (zh) * | 2016-07-08 | 2018-07-03 | 深圳市华星光电技术有限公司 | 一种goa电路 |
| CN106205528B (zh) * | 2016-07-19 | 2019-04-16 | 深圳市华星光电技术有限公司 | 一种goa电路及液晶显示面板 |
| CN106057157B (zh) * | 2016-08-01 | 2018-10-16 | 深圳市华星光电技术有限公司 | Goa电路及液晶显示面板 |
| CN106128401A (zh) * | 2016-08-31 | 2016-11-16 | 深圳市华星光电技术有限公司 | 一种双边阵列基板行驱动电路、液晶显示面板、驱动方法 |
| CN106297715B (zh) * | 2016-09-30 | 2019-02-26 | 深圳市华星光电技术有限公司 | 一种三阶驱动的goa电路及液晶显示器 |
-
2017
- 2017-09-27 CN CN201710889420.3A patent/CN107705761B/zh active Active
- 2017-11-06 WO PCT/CN2017/109519 patent/WO2019061681A1/zh active Application Filing
Also Published As
| Publication number | Publication date |
|---|---|
| WO2019061681A1 (zh) | 2019-04-04 |
| CN107705761A (zh) | 2018-02-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106297715B (zh) | 一种三阶驱动的goa电路及液晶显示器 | |
| CN104766584B (zh) | 具有正反向扫描功能的goa电路 | |
| CN106057147B (zh) | 移位寄存器单元及其驱动方法、栅极驱动电路、显示装置 | |
| CN102005196B (zh) | 具低功率损耗的移位寄存器 | |
| CN103730094B (zh) | Goa电路结构 | |
| US9047803B2 (en) | Display apparatus including bi-directional gate drive circuit | |
| CN104882107B (zh) | 栅极驱动电路 | |
| US10720117B2 (en) | Display device | |
| CN105957480B (zh) | 栅极驱动电路及液晶显示装置 | |
| CN106057152B (zh) | 一种goa电路及液晶显示面板 | |
| CN104318883B (zh) | 移位寄存器及其单元、显示器和阈值电压补偿电路 | |
| US8284149B2 (en) | Gate driving circuit and display device having the gate driving circuit | |
| CN104952409A (zh) | 栅极驱动单元及其驱动方法、栅极驱动电路和显示装置 | |
| US10008171B2 (en) | Gate driving circuit with isolating switch for display device using the same | |
| CN107492362A (zh) | 一种栅极驱动电路及液晶显示器 | |
| CN103761949A (zh) | 栅极驱动电路以及驱动方法 | |
| CN105632565B (zh) | 移位寄存器及其驱动方法、栅极驱动电路和显示装置 | |
| CN103345941A (zh) | 移位寄存器单元及驱动方法、移位寄存器电路及显示装置 | |
| CN103514840B (zh) | 集成门极驱动电路及液晶面板 | |
| CN104700801B (zh) | Pmos栅极驱动电路 | |
| CN107705761B (zh) | 一种goa电路及液晶显示器 | |
| CN109637423A (zh) | Goa器件及栅极驱动电路 | |
| CN105404033A (zh) | 液晶显示装置 | |
| CN106251818A (zh) | 一种栅极驱动电路 | |
| CN109697963A (zh) | 栅极驱动电路及其驱动方法和显示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CP01 | Change in the name or title of a patent holder |
Address after: 9-2 Tangming Avenue, Guangming New District, Shenzhen City, Guangdong Province Patentee after: TCL China Star Optoelectronics Technology Co.,Ltd. Address before: 9-2 Tangming Avenue, Guangming New District, Shenzhen City, Guangdong Province Patentee before: Shenzhen China Star Optoelectronics Technology Co.,Ltd. |
|
| CP01 | Change in the name or title of a patent holder |