CN107683569A - 频率检测器 - Google Patents
频率检测器 Download PDFInfo
- Publication number
- CN107683569A CN107683569A CN201680032023.8A CN201680032023A CN107683569A CN 107683569 A CN107683569 A CN 107683569A CN 201680032023 A CN201680032023 A CN 201680032023A CN 107683569 A CN107683569 A CN 107683569A
- Authority
- CN
- China
- Prior art keywords
- signal
- frequency
- generate
- output
- controlled oscillator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000010363 phase shift Effects 0.000 claims abstract description 21
- 238000000034 method Methods 0.000 claims description 13
- 238000005516 engineering process Methods 0.000 abstract description 12
- 238000010586 diagram Methods 0.000 description 7
- 238000001914 filtration Methods 0.000 description 5
- 238000006243 chemical reaction Methods 0.000 description 4
- 238000001514 detection method Methods 0.000 description 3
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 3
- 241000208340 Araliaceae Species 0.000 description 1
- 235000005035 Panax pseudoginseng ssp. pseudoginseng Nutrition 0.000 description 1
- 235000003140 Panax quinquefolius Nutrition 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 235000008434 ginseng Nutrition 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
在所述的示例中,频率检测技术包括:生成第一信号和第二信号,使得第一信号的频率与第二信号的频率相同,并且使得所述第二信号相对于所述第一信号相移固定量(100),生成第三信号,第三信号的频率对应于所述第一信号的频率和所述参考信号的频率的整数倍之间的差的绝对值(102),生成第四信号,第四信号的频率对应于所述第二信号的频率与所述参考信号的频率的整数倍之间的差的绝对值(102),以及生成第五信号,第五信号指示所述第三信号和所述第四信号之间的相位关系是超前相位关系、滞后相位关系还是同相关系(104)。
Description
技术领域
本公开总体涉及频率检测器,并且更具体地涉及用于锁频环和/或锁相环中的频率检测器。
背景技术
锁频环(FLL)和锁相环(PLL)被广泛应用于各种应用中,包括频率合成器、时钟乘法器和接收器。一些类型的FLL和PLL使用数字频率检测器来帮助获取频率锁定。然而,在相对高的频率下,数字频率检测器可能不能足够快地响应以实现频率锁定。
发明内容
在所述的示例中,一种装置包括具有控制输入端、第一输出端和第二输出端的受控振荡器。该装置还包括第一混频器,该第一混频器具有耦合到受控振荡器的第一输出端的第一输入端、耦合到参考信号的第二输入端,以及输出端。该装置还包括第二混频器,该第二混频器具有耦合到受控振荡器的第二输出端的第一输入端、耦合到参考信号的第二输入端,以及输出端。该装置还包括相位检测器,该相位检测器具有耦合到第一混频器的输出端的第一输入端、耦合到第二混频器的输出端的第二输入端,以及输出端。
在更多描述的示例中,一种方法包括:生成第一信号和第二信号,使得第一信号的频率与第二信号的频率相同,并且使得第二信号相对于第一信号相移固定量。该方法还包括生成第三信号,该第三信号的频率对应于第一信号的频率和参考信号的频率的整数倍之间的差的绝对值。该方法还包括生成第四信号,该第四信号的频率对应于第二信号的频率和参考信号的频率的整数倍之间的差的绝对值。该方法还包括生成第五信号,该第五信号指示第三信号和第四信号之间的相位关系是超前相位关系还是滞后相位关系。
在进一步描述的示例中,一种装置包括电路,该电路被配置成生成第一信号和第二信号,使得第一信号的频率与第二信号的频率相同,并且使得第二信号相对于第一信号相移固定量。该电路还被配置成生成第三信号,该第三信号的频率对应于第一信号的频率和参考信号的频率的整数倍之间的差的绝对值。该电路还被配置成生成第四信号,该第四信号的频率对应于第二信号的频率和参考信号的频率的整数倍之间的差的绝对值。该电路还被配置成生成第五信号,该第五信号指示第三信号和第四信号之间的相位关系是超前相位关系还是滞后相位关系。
附图说明
图1-图3为示出根据本公开的包括频率检测器的示例锁频环(FLL)的信号流图。
图4和图5为示出根据本公开的包括频率检测器的示例锁相环(PLL)的信号流图。
图6为示出根据本公开的用于在FLL或PLL中执行频率检测的示例技术的流程图。
具体实施方式
本公开描述了可用于在锁频环(FLL)和/或锁相环(PLL)中以相对高的频率实现频率锁定的频率检测技术。在一些示例中,频率检测技术可以包括将两个相对高频率的信号与参考信号之间的频率关系转换为两个相对低频率的信号之间的相位关系,从而允许使用受相对低频率限制的相位检测器来检测两个相对高频率的信号与参考信号之间的频率关系。以这种方式,通过使用受相对低频率限制的相位检测器,可以在FLL和/或PLL中实现相对高频率的信号的频率锁定。
图1为示出根据本公开的包括频率检测器的示例锁频环(FLL)10的信号流图。FLL10包括受控振荡器12、频率关系-相位关系转换器14、相位检测器16和正向通路电路(forward path circuitry)18。频率关系-相位关系转换器14和相位检测器16可以形成根据本公开的频率检测器。
受控振荡器12包括控制输入端20和输出端22、24。频率关系-相位关系转换器14包括输入端26、28、参考频率输入端30和输出端32、34。相位检测器16包括输入端36、38和输出端40。正向通路电路18包括输入端42和输出端44。
受控振荡器12的输出端22、24分别耦合到频率关系-相位关系转换器14的输入端26、28。频率关系-相位关系转换器14的参考频率输入端30耦合到参考频率信号。频率关系-相位关系转换器14的输出端32、34分别耦合到相位检测器16的输入端36、38。相位检测器16的输出端40耦合到正向通路电路18的输入端42。正向通路电路18的输出端44耦合到受控振荡器12的控制输入端20。
在操作期间,受控振荡器12分别在输出端22、24处生成输出信号A、B。输出信号A、B中的每一个可以为周期性信号。受控振荡器12可以生成输出信号A、B,使得输出信号B的频率等于输出信号A的频率,并且使得输出信号B相对于输出信号A相移固定量。在一些示例中,输出信号B可相对于输出信号A相移90度。受控振荡器12可生成输出信号A、B,使得输出信号A、B中的每一个的频率基于在控制输入端20处接收到的控制信号F来确定。
频率关系-相位关系转换器14在输入端26、28处接收输出信号A、B,并且基于输出信号A、B生成信号C、D。具体地,频率关系-相位关系转换器14可以在输入端26处接收输出信号A并且在输入端28处接收输出信号B。频率关系-相位关系转换器14可以在输出端32处生成并输出信号C,并且在输出端34处生成并输出信号D。频率关系-相位关系转换器14可以将参考信号与输出信号A、B中的一个或两个之间的频率关系转换为相位关系,并且生成信号C、D,使得信号C、D之间的相位关系对应于和/或指示参考信号与输出信号A、B中的一个或两个之间的频率关系。
相位检测器16在输入端36、38处接收信号C、D,并且基于信号C、D生成信号E。具体地,相位检测器16可以在输入端36处接收信号C并且在输入端38处接收信号D,并且可以在输出端40处输出信号E。相位检测器16可以生成信号E,使得信号E指示信号C、D之间的相位关系。因为信号C、D之间的相位关系指示参考信号与输出信号A、B中的一个或两个之间的频率关系,因此信号E也可以指示参考信号与输出信号A、B之间的频率关系。
正向通路电路18被配置成基于信号E生成控制信号F。在一些示例中,正向通路电路18可以包括对信号E滤波以生成控制信号F的环路滤波器。在此类示例中,控制信号F可以被称作为信号E的经滤波版本。控制信号F耦合到受控振荡器12的控制输入端20以控制输出信号A、B的频率。
FLL 10可以基于参考频率信号生成一个或多个输出信号A、B,使得输出信号A、B的频率和参考频率信号的频率具有固定的频率关系。例如,输出信号A、B的频率可以跟踪参考频率信号的频率,使得输出信号A、B的频率为参考频率信号的频率的整数倍。在一些示例中,参考频率信号的频率的整数倍可以等于1。在此类示例中,输出信号A、B的频率等于参考频率信号的频率。
现在将描述当输出信号A、B的频率等于参考频率信号的频率的整数倍时的FLL 10的示例操作。由于输出信号A、B中的每一个的频率均等于参考频率信号的频率的整数倍,所以频率关系-相位关系转换器14生成信号C、D,使得信号C、D具有同相关系。因此,信号C的相位等于信号D的相位。在一些示例中,信号C、D可以为常数(即,DC值),并且可以被认为具有同相关系。相位检测器16生成信号E,使得信号E指示信号C、D的同相关系。正向通路电路18对从相位检测器16接收到的信号E滤波,并基于信号E生成控制信号F,使得控制信号F保持不变。这使得受控振荡器12保持与输出信号A、B相同的频率。
现在将描述当输出信号A、B的频率升高到参考频率信号的频率的整数倍以上时的FLL 10的示例操作。由于输出信号A、B中的每一个的频率均大于参考频率信号的频率的整数倍,所以频率关系-相位关系转换器14生成信号C、D,使得信号C、D具有超前相位关系。例如,信号C可以关于相位超前于信号D。相位检测器16生成信号E,使得信号E指示超前相位关系。正向通路电路18对从相位检测器16接收到的信号E滤波,并基于信号E生成控制信号F,使得控制信号F致使受控振荡器12降低输出信号A、B的频率。
现在将描述当输出信号A、B的频率下降到低于参考频率信号的频率的整数倍时的FLL 10的示例操作。由于输出信号A、B中的每一个的频率小于参考频率信号的频率的整数倍,所以频率关系-相位关系转换器14生成信号C、D,使得信号C、D具有滞后相位关系。例如,信号C可以关于相位滞后于信号D。相位检测器16生成信号E,使得信号E指示滞后相位关系。正向通路电路18对从相位检测器16接收到的信号E滤波,并基于信号E生成控制信号F,使得控制信号F致使受控振荡器12增加输出信号A、B的频率。
基于上面讨论的示例操作,FLL 10可以致使输出信号A、B的频率跟踪参考频率信号的频率,使得输出信号A、B的频率为参考频率信号的频率的整数倍。如果输出信号A、B的频率上升到高于参考频率信号的整数倍或下降到低于参考频率信号的整数倍,则FLL 10中的控制环路可以增加或降低输出信号A、B的频率,以致使输出信号A、B的频率返回到目标频率。
如上所述,信号C、D的频率可以小于输出信号A、B的频率。这可以允许使用受相对低频率限制的相位检测器来比较相对高频率的信号(例如,输出信号A、B)和参考频率信号之间的频率关系。通过这种方式,即使在相位检测器16的可操作频率范围被限制为相对低的频率的情况下,也可以在FLL10中实现相对高频率的信号的频率锁定。
如上所讨论的,输出信号A、B中的每一个可以为周期性信号。示例周期性信号包括正弦信号、方波信号、三角波信号或任何其它类型的周期性振荡信号。在一些示例中,输出信号A、B的频率可以大于100吉赫兹(GHz),并且在进一步的示例中大于200GHz。
在一些示例中,受控振荡器12可以为压控振荡器(VCO)。在此类示例中,由受控振荡器12接收的控制信号F可以为电压信号。在进一步的示例中,受控振荡器12可以为正交VCO。
如上所述,频率关系-相位关系转换器14可以生成信号C、D,使得信号C、D之间的相位关系指示参考频率信号与输出信号A、B中的一个或两个之间的频率关系。例如,频率关系-相位关系转换器14可以生成信号C、D,使得信号C、D的相位关系根据输出信号A、B的频率是大于、小于还是等于参考频率信号的频率的整数倍而改变。
信号C、D之间的相位关系可以指信号C、D是处于超前相位关系、滞后相位关系还是同相位关系。当信号C超前于信号D 90度时(例如,当信号C在信号D过零之前的四分之一周期过零时),信号C、D可能处于超前相位关系。类似地,当信号C滞后于信号D 90度时(例如,当信号C在信号D过零之后的四分之一周期过零时),信号C、D可能处于滞后相位关系。当信号C和信号D的相位对齐时,信号C、D可能处于同相关系。在一些情况下,当信号C、D处于同相关系时,信号C、D可以基本恒定。
超前相位关系或滞后相位关系分别被指定为信号C超前于信号D或信号C滞后于信号D仅仅为示例。在其它示例中,超前相位关系或滞后相位关系可以分别被指定为信号D超前于信号C或信号D滞后于信号C。
在本公开中描述的示例中,用于超前和滞后相位关系的信号C、D之间的相位差的大小为90度。然而,在其它示例中,相位差的大小可以不同(例如,70度)。
参考频率信号与输出信号A、B中的一个或两个之间的频率关系可以指输出信号A、B中的一个或两个的频率是大于、小于还是等于参考频率信号的频率的整数倍。在输出信号A、B的频率相等的示例中,信号C、D之间的相位关系可以指示输出信号A、B两者的频率是大于还是小于参考频率信号的频率的整数倍。
在一些示例中,频率关系-相位关系转换器14可以生成信号C、D,使得当输出信号A、B的频率大于参考频率信号的频率的整数倍时,信号C、D具有超前相位关系,使得当输出信号A、B的频率小于参考频率信号的频率的整数倍时,信号C、D具有滞后相位关系,并且使得当输出信号A、B的频率等于参考频率信号的频率的整数倍时,信号C、D具有同相关系。
在进一步的示例中,频率关系-相位关系转换器14可以生成信号C、D,使得当输出信号A、B的频率小于参考频率信号的频率的整数倍时,信号C、D具有超前相位关系,使得当输出信号A、B的频率大于参考频率信号的频率的整数倍时,信号C、D具有滞后相位关系,并且使得当输出信号A、B的频率等于参考频率信号的频率的整数倍时,信号C、D具有同相关系。在一些情况下,当信号C、D处于同相关系时,信号C、D可以基本恒定。
在一些示例中,信号C、D的频率可以相等。在进一步的示例中,信号C、D的频率可以小于输出信号A、B的频率。在另外的示例中,信号C、D可以为常数。
如上所述,相位检测器16可以生成信号E,使得信号E指示信号C、D之间的相位关系。因此,信号E可以指示信号C、D是具有超前相位关系、滞后相位关系还是同相关系。
在一些示例中,信号E可以不指示相位关系的大小,而仅指示相位关系的极性(polarity)或质量(quality)(即,指示相位关系是超前、滞后还是同相而指示超前或滞后多少)。在进一步的示例中,信号E可以指示相位关系的大小和极性(或质量)。在一些示例中,相位检测器16可以为继电型相位检测器(bang-bang phase detector)、I型相位检测器、II型相位检测器或异或(XOR)门。
在正向通路电路18执行环路滤波的示例中,正向通路电路18可以在一些示例中包括电荷泵,紧接着为环路滤波器。电荷泵可以在执行环路滤波之前执行电压到电流的转换。
在正向通路电路18包括环路滤波器的示例中,环路滤波器在一些示例中可以实现低通滤波器功能。因此,正向通路电路18中的环路滤波器可以对信号E进行低通滤波以生成控制信号F。
在一些示例中,正向通路电路18可以从FLL 10中省略。在此类示例中,相位检测器16的输出端40可以直接耦合到受控振荡器12的控制输入端20。
输出信号A、B、信号C、D和参考频率信号可以通过单端信号或差分信号的任何组合来实现。在一些示例中,输出信号A、B、信号C、D和参考频率信号可以为差分信号,并且信号E、F可以为单端信号。
在一些示例中,FLL 10可以在包括受控振荡器12、频率关系-相位关系转换器14、相位检测器16和正向通路电路18中的一个或多个的一个或多个集成电路上实现。
图2为示出根据本公开的包括频率检测器的示例锁频环(FLL)的信号流图。在一些示例中,可以使用FLL 50来实现图1中所示的FLL 10。
除了频率关系-相位关系转换器14已被混频器52、54代替之外,FLL 50包括与图1的FLL10中所示的部件类似的部件。在一些示例中,混频器52、54可以对应于并用于实现图1中所示的频率关系-相位关系转换器14。
混频器52包括输入端26、56和输出端32。混频器54包括输入端28、58和输出端34。混频器52的输入端26耦合到受控振荡器12的输出端22。混频器54的输入端28耦合到受控振荡器12的输出端24。输入端56、58耦合到参考频率信号。输入端56、58可以共同对应于图1所示的频率关系-相位关系转换器14的参考频率输入端30。混频器52的输出端32耦合到相位检测器16的输入端36。混频器34的输出端34耦合到相位检测器16的输入端38。
混频器52可以经由输入端26接收输出信号A、经由输入端56接收参考频率信号,并基于输出信号A和参考频率信号生成信号C。混频器52可以将输出信号A和参考频率信号进行混频以生成信号C。例如,混频器52可以将输出信号A乘以参考频率信号以生成信号C。在一些情况下,将输出信号A乘以参考频率信号以生成信号C可能涉及执行近似乘法的非线性运算。作为另一示例,混频器52可以将输出信号A解调或降频转换一定量以生成信号C,该一定量由参考频率信号的整数倍所确定。
混频器54可以经由输入端28接收输出信号B,经由输入端58接收参考频率信号,并基于输出信号B和参考频率信号生成信号D。混频器52可以将输出信号B与参考频率信号进行混频以生成信号D。例如,混频器54可以将输出信号B乘以参考频率信号以生成信号D。在一些情况下,将输出信号B乘以参考频率信号以生成信号D可能涉及执行近似乘法的非线性运算。作为另一示例,混频器54可以将输出信号B解调或降频转换一定量以生成信号D,该一定量由参考频率信号的整数倍所确定。
在运算期间,混频器52可以生成信号C,使得信号C具有对应于输出信号A的频率与参考频率信号的频率的整数倍之间的差的绝对值的频率。类似地,输出端34可以生成信号D,使得信号D具有对应于输出信号B的频率与参考频率信号的频率的整数倍之间的差的绝对值的频率。
在一些示例中,频率的整数倍可以为1。在进一步的示例中,频率的整数倍可以大于1(例如,2)。在此类示例中,混频器52、54可以为次谐波混频器。
在通过混频器52、54对输出信号A、B进行降频转换之后,取决于参考信号与输出信号A、B中的一个或两个之间的频率关系,信号C、D之间的相位关系可以为超前的、滞后的或同相的。以这种方式,混频器52、54一起工作以将参考频率信号与输出信号A、B之间的频率关系转换为信号C、D之间的相位关系。
混频器52、54还操作以生成信号C、D,使得信号C、D具有比输出信号A、B的频率低的频率。这可以允许相位检测器16以较低的频率下工作。以这种方式,即使在相位检测器16的可操作频率范围被限制为相对低的频率的情况下,也可以在FLL 10中实现相对高频率的信号的频率锁定。
在一些示例中,FLL 50可以包括电路(例如,受控振荡器12,混频器52、54,相位检测器16),该电路被配置成生成第一和第二信号(例如,输出信号A、B),使得第一信号的频率与第二信号的频率相同,并且使得第二信号相对于第一信号相移固定量,生成第三信号(例如,信号C),该第三信号的频率对应于第一信号的频率与参考信号的频率的整数倍的差的绝对值,生成第四信号(例如,信号D),该第四信号的频率对应于第二信号的频率与参考信号的频率的整数倍的差的绝对值,并生成第五信号(例如,信号E),该第五信号指示第三信号和第四信号之间的相位关系是超前相位关系、滞后相位关系还是同相的关系。
在一些示例中,电路可以包括被配置成生成第一和第二信号的受控振荡器(例如,受控振荡器12)、被配置成生成第三信号的第一混频器(例如,混频器52)、被配置成生成第四信号的第二混频器(例如,混频器54),以及被配置成生成第五信号的相位检测器(例如,相位检测器16)。
图3为示出根据本公开的包括频率检测器的示例FLL 60的信号流图。在一些示例中,可以使用FLL 60来实现图2中所示的FLL 50和/或图1中所示的FLL 10。
FLL 60包括与图2的FLL 50中所示的部件类似的部件,除了:(a)输出信号A、B、信号C、D和参考频率信号为差分信号;(b)受控振荡器12被配置成在输出端22、24处生成差分信号;以及(c)混频器52、54和相位检测器16被配置成处理差分信号。
如图3所示,受控振荡器12在输出端22处输出两个周期性信号,可以分别称为0度信号和180度信号。180度信号可以为0度信号的相移版本。例如,180度信号可以相对于0度信号相移180度。
类似地,受控振荡器12在输出端24处输出两个周期性信号,可以分别称为90度信号和270度信号。270度信号可以为90度信号的相移版本。例如,270度信号可以相对于90度信号相移180度。
90度信号可以相对于0度信号相移90度。类似地,270度信号可以相对于180度信号相移90度。
图4为示出根据本公开的包括频率检测器的示例锁相环(PLL)70的信号流图。在一些示例中,PLL 70可以包括图2中示出的FLL 50和/或图1中示出的FLL 10。混频器52、54和相位检测器16可以形成根据本公开的频率检测器。
PLL 70包括与图2的FLL 50中所示的部件类似的部件,除了:(a)正向通路电路18已被环路滤波器72替代;以及(b)环路滤波器72包括耦合到信号C的额外输入端。
具体地,环路滤波器72包括:(a)耦合到相位检测器16的输出端40的输入端74;(b)耦合到信号C(例如,耦合到混频器52的输出端32)的输入端76;以及(c)耦合到受控振荡器12的控制输入端20的输出端78。
环路滤波器72可以被配置成使得当输出信号A、B的频率与参考频率信号的频率之间的偏差相对大时,输入端74基本上控制输出端78的值。环路滤波器72可以进一步被配置成使得当输出信号A、B的频率与参考频率信号的频率之间的偏差相对小时,输入端76基本上控制输出端78的值。
因此,当输出信号A、B的频率偏离参考频率信号的频率相对大的量时,PLL 70可以操作为频率检测器,并且当输出信号A、B的频率偏离参考频率信号的频率相对小的量时,PLL 70可以操作为PLL。以这种方式,PLL 70可以能够在各种各样的输入频率范围内提供频率锁定和相位锁定。
图5为示出根据本公开的包括频率检测器的示例锁相环(PLL)80的信号流图。在一些示例中,PLL 80可以包括图2中示出的FLL 50和/或图1中示出的FLL 10。混频器52、54和相位检测器16可以形成根据本公开的频率检测器。
除了环路滤波器72被耦合到信号D而不是信号C之外,PLL 80包括与图4的PLL 70中所示的部件类似的部件。具体地,环路滤波器72包括:(a)耦合到相位检测器16的输出端40的输入端74;(b)耦合到信号D(例如,耦合到混频器58的输出端34)的输入端76;以及(c)耦合到受控振荡器12的控制输入端20的输出端78。
类似于图4中的PLL 70,当输出信号A、B的频率偏离参考频率信号的频率相对大的量时,PLL 80可以作为频率检测器操作,并且当输出信号A、B的频率偏离参考频率信号的频率相对小的量时,PLL 80可以作为PLL操作。以这种方式,PLL 80可以能够在各种各样的输入频率范围内提供频率锁定和相位锁定。
在一些示例中,本公开的技术可以提供包括锁频环或锁相环的装置,该装置包括受控振荡器(例如,受控振荡器12),该受控振荡器具有控制输入端(控制输入端20)、第一输出端(输出端22)和第二输出端(输出端24)。该装置还包括第一混频器(例如,混频器52),该第一混频器具有耦合到受控振荡器的第一输出端的第一输入端(例如,输入端26)、耦合到参考信号的第二输入端(例如,输入端56)和输出端(例如,输出端32)。
该装置还包括第二混频器(例如,混频器54),该第二混频器具有耦合到受控振荡器的第二输出端的第一输入端(例如,输入端28)、耦合到参考信号的第二输入端(例如,输入端58)和输出端(例如,输出端34)。该装置还包括相位检测器(例如,相位检测器16),该相位检测器具有耦合到第一混频器的输出端的第一输入端(例如,输入端36)、耦合到第二混频器的输出端的第二输入端(例如,输入端38)和输出端(例如,输出端40)。
在一些示例中,受控振荡器(例如,受控振荡器12)被配置成在受控振荡器的第一输出端处生成第一信号(例如,输出信号A),并且在受控振荡器的第二输出端处生成第二信号(例如,输出信号B),使得第一信号的频率与第二信号的频率相同,并且使得第二信号相对于第一信号相移固定量。
在进一步的示例中,受控振荡器(例如,受控振荡器12)被配置成生成第一信号和第二信号(例如,输出信号A、B),使得第二信号相对于第一信号相移90度。
在另外的示例中,受控振荡器(例如,受控振荡器12)基于在受控振荡器的控制输入端(例如,控制输入端20)处接收到的信号(例如,信号F)控制在第一输出端处生成的信号(例如,输出信号A)的频率和在第二输出端处生成的信号(例如,输出信号B)的频率。
在一些示例中,第一混频器(例如,输出端32)被配置成在第一混频器的输出端处生成第三信号(例如,信号C),使得第三信号的频率对应于第一信号的频率和参考信号的频率的整数倍之间的差的绝对值。在此类示例中,第二混频器(例如,输出端34)被配置成在第二混频器的输出端处生成第四信号(例如,信号D),使得第四信号的频率对应于在第二信号的频率和参考信号的频率的整数倍之间的差的绝对值。在一些示例中,参考信号的整数倍为1。
在一些示例中,第一和第二混频器(例如,混频器52、54)被配置成生成第三信号和第四信号(例如,信号C、D),使得第三信号和第四信号取决于第一信号和第二信号(例如,输出信号A、B)的频率大于、小于还是等于参考信号的频率的整数倍而具有超前相位关系、滞后相位关系或同相关系。
在进一步的示例中,装置还可以包括滤波器(例如,包括在正向通路电路18中),该滤波器具有耦合到相位检测器的输出端(例如,输出端40)的输入端(例如,输入端42)和耦合到控制输入端(例如,控制输入端20)的输出端(例如,输出端44)。
在另外的示例中,滤波器(例如,环路滤波器72)可以包括耦合到相位检测器(例如,相位检测器16)的输出端(例如,输出端40)的第一输入端(例如,输入端74)和耦合到第一混频器的输出端(例如,图4的混频器52的输出端32)或第二混频器的输出端(例如,图5的混频器54的输出端34)中的至少一个的第二输入端(例如,输入端76)。
在一些示例中,受控振荡器(例如,受控振荡器12)被配置成在受控振荡器的第一输出端处生成第一信号(例如,输出信号A),并且在受控振荡器的第二输出端处生成第二信号(例如,输出信号B),使得所述第一信号的频率与所述第二信号的频率相同,并且使得所述第二信号相对于所述第一信号相移固定量。在此类示例中,第一混频器(例如,混频器52)被配置成在第一混频器的输出端处生成第三信号(例如,信号C),使得第三信号的频率对应于第一信号的频率和参考信号的频率的整数倍之间的差的绝对值,并且第二混频器(例如,混频器54)被配置成在第二混频器的输出端处生成第四信号(例如,信号D),使得第四信号的频率对应于第二信号的频率与参考信号的频率的整数倍之间的差的绝对值。
在一些示例中,第一混频器和第二混频器(例如,混频器52、54)被配置成生成第三信号和第四信号(例如,信号C、D),使得第三信号和第四信号取决于第一信号和第二信号(例如,输出信号A、B)的频率大于、小于还是等于参考信号的频率的整数倍而具有超前相位关系、滞后相位关系或同相关系。在此类示例中,相位检测器(例如,相位检测器16)被配置成生成指示第三信号和第四信号(例如,信号C、D)之间的相位关系是超前相位关系、滞后相位关系还是同相关系的第五信号(例如,信号E)。在此类示例中,受控振荡器(例如,受控振荡器12)基于第五信号(例如,信号E和/或信号F)来控制第一信号和第二信号(例如,输出信号A、B)的频率。
在一些示例中,受控振荡器(例如,受控振荡器12)为正交压控振荡器,并且第一混频器和第二混频器(例如,混频器52、54)为次谐波混频器。在进一步的示例中,第一信号、第二信号、第三信号、第四信号和参考信号为差分信号(例如,输出信号A、B、信号C、D、参考频率信号)。
图6为示出根据本公开的用于在FLL和/或PLL中执行频率检测的示例技术的流程图。图6中示出的技术可以在本公开中描述的任何电路(包括图1-图5中示出的电路)中实现。
受控振荡器12基于在受控振荡器12的控制输入端20处接收到的控制信号生成第一振荡信号和第二振荡信号(例如,输出信号A、B)(100)。受控振荡器12可以生成第一信号和第二信号,使得第一信号的频率与第二信号的频率相同,并且使得第二信号相对于第一信号相移固定量。在一些示例中,受控振荡器12可以生成第一信号和第二信号,使得第二信号相对于第一信号相移90度。
频率关系-相位关系转换器14将参考频率信号与信号A、B中的一个或两个之间的频率关系转换为相位关系(102),并且生成信号C、D,使得信号C、D之间的相位关系对应于参考频率信号与信号A、B中的一个或两个之间的频率关系。在一些示例中,为了生成信号C、D,频率关系-相位关系转换器14可以包括混频器52、54。混频器52可以生成第三信号,该第三信号的频率对应于第一信号的频率和参考信号的频率的整数倍之间的差的绝对值。混频器54可以第四信号,该第四信号的频率对应于第二信号的频率和参考信号的频率的整数倍之间的差的绝对值。
相位检测器16检测信号C、D中的相位关系(104),并且生成指示信号C、D之间的相位关系的信号(例如,信号E)。例如,相位检测器16可以生成指示第三信号和第四信号之间的相位关系为超前相位关系、滞后相位关系还是同相关系的信号。
正向通路电路18处理指示信号C、D之间的相位关系的信号(例如,信号E)以生成经处理的信号(例如,控制信号F)(106),并将经处理的信号施加到受控振荡器12的控制输入端20(108)。在一些示例中,正向通路电路18可以包括滤波器,并且经处理的信号可以为经滤波的信号。
受控振荡器12可以基于信号E来控制信号A、B的频率。在一些示例中,信号E可以直接耦合到受控振荡器12的控制输入端20。在此类示例中,正向通路电路18可以对信号E滤波以生成经滤波的信号,并且受控振荡器12可以通过基于经滤波的信号控制信号A、B的频率而进行基于信号E来控制信号A、B的频率。在此类示例中,正向通路电路18可以在一些示例中对信号E滤波并且对信号C、D中的至少一个滤波以生成经滤波的信号。
本公开描述了可用于锁频环中的频率检测的技术。在高频时,可能无法使用一些数字方法来执行频率检测。在一些示例中,本公开的技术可以允许对高于数字逻辑可以操作的最高频率的频率执行频率检测。在进一步的示例中,本公开的技术可以全部或部分地用模拟电路来实现,与其它数字技术相比,该模拟电路允许在大于100GHz的频率进行频率检测。在另外的示例中,在本公开中描述的技术和/或电路可以被完全集成。在进一步的示例中,在本公开中描述的电路可以能够操作达到VCO操作的相同频率。
在图2和3中的受控振荡器为正交VCO并且图2和3中的混频器52、54为次谐波混频器的示例中,由正交VCO输出的信号在次谐波混频器中与具有频率为n*Fref的一个或多个信号混频,其中n为整数,并且Fref为参考频率信号的频率。在n=2并且Fref=80GHz的情况下,正交振荡器的稳态输出(Fvco)可以为160GHz。
由次谐波混频器输出的信号可以根据Fvco>n*Fref还是Fvco<n*Fref而相对于彼此改变相位。与由正交VCO输出的信号相比,由次谐波混频器输出的信号可以具有相对低的频率。由次谐波混频器输出的信号可被馈入到相位检测器中以确定Fvco>n*Fref还是Fvco<n*Fref。然后可以使用相位检测器输出信号来形成锁频环。
在实现频率锁定之后,由任何一个次谐波混频器生成的信号都可以用作PLL的相位检测器。因此,在图4中,混频器52可以操作为PLL 70的相位检测器。类似地,在图5中,混频器54可以操作为PLL 80的相位检测器。
在一些示例中,在本公开中描述的技术和电路可以以一个或多个集成电路的任何组合实现。在权利要求的范围内,在所描述的实施例中可以进行修改,并且其它实施例是可能的。
Claims (20)
1.一种装置,包括:
受控振荡器,其具有:控制输入端、第一输出端和第二输出端;
第一混频器,其具有:耦合到所述受控振荡器的所述第一输出端的第一输入端、耦合到参考信号的第二输入端,以及输出端;
第二混频器,其具有:耦合到所述受控振荡器的所述第二输出端的第一输入端、耦合到所述参考信号的第二输入端,以及输出端;以及
相位检测器,其具有:耦合到所述第一混频器的所述输出端的第一输入端、耦合到所述第二混频器的所述输出端的第二输入端,以及输出端。
2.根据权利要求1所述的装置,其中所述受控振荡器被配置成在所述受控振荡器的所述第一输出端处生成第一信号,并且在所述受控振荡器的所述第二输出端处生成第二信号,使得所述第一信号的频率与所述第二信号的频率相同,并且使得所述第二信号相对于所述第一信号相移固定量。
3.根据权利要求2所述的装置,其中所述受控振荡器被配置成生成所述第一信号和所述第二信号,使得所述第二信号相对于所述第一信号相移90度。
4.根据权利要求1所述的装置,其中受控振荡器基于在所述受控振荡器的所述控制输入端处所接收到的信号来控制在所述受控振荡器的所述第一输出端处生成的信号的频率和在所述受控振荡器的所述第二输出端处生成的信号的频率。
5.根据权利要求1所述的装置,
其中所述第一混频器被配置成在所述第一混频器的所述第一输入端处接收第一信号,并且在所述第一混频器的所述输出端处生成第三信号,使得所述第三信号的频率对应于所述第一信号的频率和所述参考信号的频率的整数倍之间的差的绝对值,以及
其中所述第二混频器被配置成在所述第二混频器的所述第一输入端处接收第二信号,并且在所述第二混频器的所述输出端处生成第四信号,使得所述第四信号的频率对应于所述第四信号的频率和所述参考信号的频率的整数倍之间的差的绝对值。
6.根据权利要求5所述的装置,其中所述参考信号的所述整数倍为1。
7.根据权利要求5所述的装置,其中所述第一混频器和所述第二混频器被配置成生成所述第三信号和所述第四信号,使得取决于所述第一信号的频率和所述第二信号的频率大于、小于还是等于所述参考信号的频率的整数倍,所述第三信号和所述第四信号具有超前相位关系、滞后相位关系或同相关系。
8.根据权利要求1所述的装置,还包括:
滤波器,其具有:耦合到所述相位检测器的所述输出端的输入端;以及耦合到所述受控振荡器的所述控制输入端的输出端。
9.根据权利要求8所述的装置,其中:所述滤波器的所述输入端为第一输入端;并且所述滤波器还包括耦合到所述第一混频器的所述输出端或所述第二混频器的所述输出端中的至少一个的第二输入端。
10.根据权利要求1所述的装置,其中:
所述受控振荡器被配置成在所述受控振荡器的所述第一输出端处生成第一信号,并且在所述受控振荡器的所述第二输出端处生成第二信号,使得所述第一信号的频率与所述第二信号的频率相同,并且使得所述第二信号相对于所述第一信号相移固定量;
所述第一混频器被配置成在所述第一混频器的所述输出端处生成第三信号,使得所述第三信号的频率对应于所述第一信号的频率与所述参考信号的频率的整数倍之间的差的绝对值;
所述第二混频器被配置成在所述第二混频器的所述输出端处生成第四信号,使得所述第四信号的频率对应于所述第二信号的频率与所述参考信号的频率的整数倍之间的差的绝对值;
所述第一混频器和所述第二混频器被配置成生成所述第三信号和所述第四信号,使得取决于所述第一信号的频率和所述第二信号的频率大于、小于还是等于所述参考信号的频率的整数倍,所述第三信号和所述第四信号具有超前相位关系、滞后相位关系或同相关系;
所述相位检测器被配置成生成指示所述第三信号和所述第四信号之间的相位关系是超前相位关系、滞后相位关系还是同相关系的第五信号;以及
受控振荡器基于所述第五信号来控制所述第一信号和所述第二信号的频率。
11.根据权利要求1所述的装置,其中,所述受控振荡器为正交压控振荡器,并且其中,所述第一混频器和所述第二混频器为次谐波混频器。
12.根据权利要求1所述的装置,其中,所述第一信号、所述第二信号、所述第三信号、所述第四信号和所述参考信号为差分信号。
13.一种方法,包括:
生成第一信号和第二信号,使得所述第一信号的频率与所述第二信号的频率相同,并且使得所述第二信号相对于所述第一信号相移固定量;
生成第三信号,所述第三信号的频率对应于所述第一信号的频率和所述参考信号的频率的整数倍之间的差的绝对值;
生成第四信号,所述第四信号的频率对应于所述第二信号的频率和所述参考信号的频率的整数倍之间的差的绝对值;以及
生成第五信号,所述第五信号指示所述第三信号和所述第四信号之间的相位关系是超前相位关系、滞后相位关系还是同相关系。
14.根据权利要求13所述的方法,其中生成所述第一信号和所述第二信号包括生成所述第一信号和所述第二信号,使得所述第二信号相对于所述第一信号相移90度。
15.根据权利要求13所述的方法,其中生成所述第一信号和所述第二信号包括基于所述第五信号来控制所述第一信号的频率和所述第二信号的频率。
16.根据权利要求15所述的方法,还包括:
对所述第五信号进行滤波以生成经滤波的第五信号,
其中,基于所述第五信号来控制所述第一信号的频率和所述第二信号的频率包括基于所述经滤波的第五信号来控制所述第一信号的频率和所述第二信号的频率。
17.根据权利要求16所述的方法,其中对所述第五信号进行滤波包括:
对所述第五信号进行滤波并且对所述第三信号或所述第四信号中的至少一个进行滤波以生成所述经滤波的信号。
18.根据权利要求13所述的方法,其中所述第一信号、所述第二信号、所述第三信号、所述第四信号和所述参考信号为差分信号。
19.一种包括电路的装置,所述电路被配置成:
生成第一信号和第二信号,使得所述第一信号的频率与所述第二信号的频率相同,并且使得所述第二信号相对于所述第一信号相移固定量;
生成第三信号,所述第三信号的频率对应于所述第一信号的频率和所述参考信号的频率的整数倍之间的差的绝对值;
生成第四信号,所述第四信号的频率对应于所述第二信号的频率和所述参考信号的频率的整数倍之间的差的绝对值;以及
生成第五信号,所述第五信号指示所述第三信号和所述第四信号之间的相位关系是超前相位关系、滞后相位关系还是同相关系。
20.根据权利要求19所述的装置,其中所述电路包括:
受控振荡器,其被配置成生成所述第一信号和所述第二信号;
第一混频器,其被配置成生成所述第三信号;
第二混频器,其被配置成生成所述第四信号;以及
相位检测器,其被配置成生成所述第五信号。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US14/732,300 | 2015-06-05 | ||
US14/732,300 US9425808B1 (en) | 2015-06-05 | 2015-06-05 | Frequency detector |
PCT/US2016/036030 WO2016197113A1 (en) | 2015-06-05 | 2016-06-06 | Frequency detector |
Publications (2)
Publication Number | Publication Date |
---|---|
CN107683569A true CN107683569A (zh) | 2018-02-09 |
CN107683569B CN107683569B (zh) | 2022-05-10 |
Family
ID=56683337
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201680032023.8A Active CN107683569B (zh) | 2015-06-05 | 2016-06-06 | 频率检测器 |
Country Status (3)
Country | Link |
---|---|
US (1) | US9425808B1 (zh) |
CN (1) | CN107683569B (zh) |
WO (1) | WO2016197113A1 (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112433214A (zh) * | 2019-08-08 | 2021-03-02 | 华为技术有限公司 | 一种雷达信号发送方法及装置 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102150332B1 (ko) * | 2020-02-11 | 2020-09-01 | (주)엑소더스커뮤니케이션스 | 주파수 검출 장치 |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4156204A (en) * | 1976-06-03 | 1979-05-22 | Motorola, Inc. | Voltage controlled oscillator with frequency and phase control loop |
EP0520678A2 (en) * | 1991-06-25 | 1992-12-30 | Matra Marconi Space Uk Limited | Image-rejecting phase detector |
EP0560525A2 (en) * | 1992-03-11 | 1993-09-15 | Matsushita Electric Industrial Co., Ltd. | Frequency synthesizer |
CN1134068A (zh) * | 1995-01-19 | 1996-10-23 | 日本无线株式会社 | 延迟检测电路及低噪音振荡电路 |
CN1322402A (zh) * | 1998-09-17 | 2001-11-14 | 株式会社日立制作所 | Pll电路和用该电路的无线通信终端机 |
US20050068866A1 (en) * | 2003-09-29 | 2005-03-31 | Lsi Logic Corporation | Single VCO/loop filter to control a wobble and read circuit of a DVD and/or CD recorder |
US20050281356A1 (en) * | 2004-06-16 | 2005-12-22 | Young-Jin Kim | Quadrature voltage controlled oscillator with automated phase control |
CN101064510A (zh) * | 2007-04-19 | 2007-10-31 | 电子科技大学 | 低相位杂散的频率合成方法 |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3921095A (en) * | 1974-11-14 | 1975-11-18 | Hewlett Packard Co | Startable phase-locked loop oscillator |
FR2466146B1 (fr) * | 1979-09-19 | 1987-06-12 | Cit Alcatel | Circuit d'asservissement de la phase d'un oscillateur local pour recepteur de signaux de donnees transmis par une modulation d'amplitude en bande laterale unique |
US4823399A (en) * | 1987-07-30 | 1989-04-18 | General Instrument Corporation | Refined tuning of RF receiver with frequency-locked loop |
AUPO072096A0 (en) * | 1996-06-28 | 1996-07-25 | Curtin University Of Technology | Precise digital frequency detection |
TW406488B (en) * | 1997-05-09 | 2000-09-21 | Basic Res Corp | Communications system |
US6204810B1 (en) * | 1997-05-09 | 2001-03-20 | Smith Technology Development, Llc | Communications system |
DE10022486C1 (de) * | 2000-05-09 | 2002-01-17 | Infineon Technologies Ag | Digitaler Phasenregelkreis |
US6825800B1 (en) * | 2003-05-13 | 2004-11-30 | Sandia Corporation | Waveform synthesis for imaging and ranging applications |
US7250823B2 (en) * | 2005-05-25 | 2007-07-31 | Harris Corporation | Direct digital synthesis (DDS) phase locked loop (PLL) frequency synthesizer and associated methods |
US9794096B2 (en) * | 2005-06-27 | 2017-10-17 | John W. Bogdan | Direct synchronization of synthesized clock |
US7298217B2 (en) * | 2005-12-01 | 2007-11-20 | Raytheon Company | Phased array radar systems and subassemblies thereof |
TWI317210B (en) * | 2006-08-01 | 2009-11-11 | Sunplus Technology Co Ltd | Phase-locked loop |
US7756487B2 (en) * | 2006-08-29 | 2010-07-13 | Texas Instruments Incorporated | Local oscillator with non-harmonic ratio between oscillator and RF frequencies using pulse generation and selection |
US7808325B2 (en) * | 2008-04-24 | 2010-10-05 | Texas Instruments Incorporated | System and method for frequency pushing/pulling compensation |
US8456250B2 (en) * | 2009-02-04 | 2013-06-04 | Sand 9, Inc. | Methods and apparatus for tuning devices having resonators |
US8179174B2 (en) * | 2010-06-15 | 2012-05-15 | Mstar Semiconductor, Inc. | Fast phase locking system for automatically calibrated fractional-N PLL |
US8816781B2 (en) * | 2012-09-20 | 2014-08-26 | Phuong Huynh | Apparatus and method to detect frequency difference |
EP2902866B1 (en) * | 2014-02-04 | 2018-03-07 | Hittite Microwave LLC | System ready in a clock distribution chip |
-
2015
- 2015-06-05 US US14/732,300 patent/US9425808B1/en active Active
-
2016
- 2016-06-06 CN CN201680032023.8A patent/CN107683569B/zh active Active
- 2016-06-06 WO PCT/US2016/036030 patent/WO2016197113A1/en active Application Filing
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4156204A (en) * | 1976-06-03 | 1979-05-22 | Motorola, Inc. | Voltage controlled oscillator with frequency and phase control loop |
EP0520678A2 (en) * | 1991-06-25 | 1992-12-30 | Matra Marconi Space Uk Limited | Image-rejecting phase detector |
EP0560525A2 (en) * | 1992-03-11 | 1993-09-15 | Matsushita Electric Industrial Co., Ltd. | Frequency synthesizer |
CN1134068A (zh) * | 1995-01-19 | 1996-10-23 | 日本无线株式会社 | 延迟检测电路及低噪音振荡电路 |
CN1322402A (zh) * | 1998-09-17 | 2001-11-14 | 株式会社日立制作所 | Pll电路和用该电路的无线通信终端机 |
US20050068866A1 (en) * | 2003-09-29 | 2005-03-31 | Lsi Logic Corporation | Single VCO/loop filter to control a wobble and read circuit of a DVD and/or CD recorder |
US20050281356A1 (en) * | 2004-06-16 | 2005-12-22 | Young-Jin Kim | Quadrature voltage controlled oscillator with automated phase control |
CN101064510A (zh) * | 2007-04-19 | 2007-10-31 | 电子科技大学 | 低相位杂散的频率合成方法 |
Non-Patent Citations (2)
Title |
---|
YUE-FANG KUO: "A Broadband Phase-locked Ka-band Single-Tuning VCO with Reconfigurable Loop Filters", 《PROCEEDINGS OF THE ASIA-PACIFIC MICROWAVE CONFERENCE 2011》 * |
夏莹: "频率合成器中延时线锁频环的实现与应用", 《常州信息职业技术学院学报》 * |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112433214A (zh) * | 2019-08-08 | 2021-03-02 | 华为技术有限公司 | 一种雷达信号发送方法及装置 |
Also Published As
Publication number | Publication date |
---|---|
WO2016197113A1 (en) | 2016-12-08 |
US9425808B1 (en) | 2016-08-23 |
CN107683569B (zh) | 2022-05-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9985638B2 (en) | Wideband direct modulation with two-point injection in digital phase locked loops | |
US6982592B2 (en) | Zero if complex quadrature frequency discriminator and FM demodulator | |
US6307413B1 (en) | Reference-free clock generator and data recovery PLL | |
US8718217B2 (en) | Clock and data recovery (CDR) using phase interpolation | |
Al-Araji et al. | Digital Phase Lock Loops | |
US6404247B1 (en) | All digital phase-locked loop | |
Godave et al. | Comparison and simulation of analog and digital phase locked loop | |
CN107683569A (zh) | 频率检测器 | |
CN105634443A (zh) | 时钟产生装置与其小数分频器 | |
US20090232262A1 (en) | Circuit for recovering an output clock from a source clock | |
CN101335523A (zh) | 频率合成器 | |
CN112994687B (zh) | 一种参考时钟信号注入锁相环电路及消除失调方法 | |
JPS58182323A (ja) | 位相同期回路 | |
JP5016074B2 (ja) | Pll回路 | |
US7239208B1 (en) | Device and method for frequency synthesis for wireline transceivers and similar devices | |
JP2011244279A (ja) | Pll周波数シンセサイザ | |
JPH11308097A (ja) | 周波数比較器およびこれを用いたpll回路 | |
CN102006062B (zh) | 零相位误差锁相环 | |
Ardeshir et al. | Low settling time all digital DLL for VHF application | |
EP1503500B1 (en) | A phase-locked loop | |
Chaivipas et al. | Feedforward compensation technique for all digital phase locked loop based synthesizers | |
CN104143974B (zh) | 锁相环电路和该锁相环电路中的方法 | |
Rhee et al. | Phase-Locked Loops: System Perspectives and Circuit Design Aspects | |
Biswas et al. | A model of spurs for multiphase fractional PLLs | |
Xu et al. | A design methodology to enable sampling PLLs to synthesise fractional-N frequencies |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |