CN107682010B - 基于脉冲吞咽多模分频器的低功耗全数字的快速自动频率校准电路 - Google Patents

基于脉冲吞咽多模分频器的低功耗全数字的快速自动频率校准电路 Download PDF

Info

Publication number
CN107682010B
CN107682010B CN201711086508.8A CN201711086508A CN107682010B CN 107682010 B CN107682010 B CN 107682010B CN 201711086508 A CN201711086508 A CN 201711086508A CN 107682010 B CN107682010 B CN 107682010B
Authority
CN
China
Prior art keywords
sub
frequency
swallowing
pulse
band
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201711086508.8A
Other languages
English (en)
Other versions
CN107682010A (zh
Inventor
李浩明
李国儒
王腾佳
周苏萍
王晓锋
沈玉鹏
陈旭斌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hangzhou Chengxin Technology Co ltd
Original Assignee
Hangzhou Chengxin Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hangzhou Chengxin Technology Co ltd filed Critical Hangzhou Chengxin Technology Co ltd
Priority to CN201711086508.8A priority Critical patent/CN107682010B/zh
Publication of CN107682010A publication Critical patent/CN107682010A/zh
Application granted granted Critical
Publication of CN107682010B publication Critical patent/CN107682010B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
    • H03L7/1974—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0991—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider
    • H03L7/0992—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider comprising a counter or a frequency divider
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

本发明公开了基于脉冲吞咽多模分频器的低功耗全数字的快速自动频率校准电路，包括数字电路和脉冲吞咽多模分频器；所述脉冲吞咽多模分频器包括脉冲计数器、吞咽计数器和预分频器，预分频器与脉冲计数器、吞咽计数器连接，并将分频信号传输给脉冲计数器、吞咽计数器，所述吞咽计数器将信号处理后回传给预分频器，所述脉冲计数器与数字电路连接，并传输瞬时计数信号给数字电路；参考时钟信号与数字电路连接，并作为数字电路的主时钟；本发明提出一种全新的通过数字方法实现的快速校正的基于脉冲吞咽多模分频器的低功耗全数字的快速自动频率校准电路，既可以规避模拟校准方法功耗高、面积大的弊端，同时和传统数字方法相比，大幅度提高了频率校准的速度。

Description

基于脉冲吞咽多模分频器的低功耗全数字的快速自动频率校 准电路
技术领域
本发明涉及射频、模拟集成电路领域，更具体的说，它涉及基于脉冲吞咽多模分频器的低功耗全数字的快速自动频率校准电路。
背景技术
目前，小数分频频率综合器中的压控振荡器（VCO）的调谐增益会影响其自身的相位噪声大小。调谐增益越小，相位噪声越小。宽频带的频率综合器需要一个频率覆盖范围广的VCO，如果宽频带的VCO仍然采用一根调谐曲线，将会产生很大的调谐增益，势必会恶化相位噪声性能。
目前通常的做法是在VCO中采用数字控制的开关电容阵列，将一根调谐曲线划分成多根调谐曲线（多个子带），降低调谐增益。这样可以在覆盖宽频带范围的同时，有效提高相位噪声性能。但是采用这样的结构就需要在环路锁定之前选择出与目标频率的误差最小的子带，这就需要自动频率校准电路（AFC）。主流设计中一般采用数字方法实现AFC的功能，这样做既可以节省面积和功耗，同时还可以轻松的移植到不同工艺制程的芯片。
然而传统的AFC算法是在一个单位计数时间内，记录参考时钟Fref和反馈时钟Fdiv计数值并比较大小，然后根据结果移动VCO的子带。但是这种方法存在的问题就是需要较长的计数时间才能得到相对合适的误差（为了得到和本文方法相同的精度，计数时间应为本方法的计数周期2N乘于预分频器的分频倍数，预分频器的分频倍数一般为4或者8），传统方法的校准速度慢，无法满足快速频率切换的需求。如果需要实现快速校准的功能，也可以使用数字电路直接对VCO输出进行计数。但当频率较高时，数字电路的速度受到限制，将无法满足高频信号的时序要求。为了满足快速校准的需求，也有一种实现方式是采用模拟方法设计高速计数器，直接对VCO输出频率计数。但是这种方法的弊端正如上文所提，失去了数字方法的优势，面积和功耗非常大。
因此，需要一种全新的通过数字方法实现的快速校准的方法，既可以规避模拟方法的弊端，同时和传统数字方法相比，又可以大幅度提高频率校准的速度。
发明内容
本发明克服了现有技术的不足，提出一种全新的通过数字方法实现的快速校准的基于脉冲吞咽多模分频器的低功耗全数字的快速自动频率校准电路，既可以规避模拟方法的弊端，同时和传统数字方法相比，大幅度提高了频率校准的速度。
本发明的技术方案如下：
基于脉冲吞咽多模分频器的低功耗全数字的快速自动频率校准电路，包括数字电路和脉冲吞咽多模分频器；所述脉冲吞咽多模分频器包括脉冲计数器、吞咽计数器和预分频器，预分频器与脉冲计数器、吞咽计数器连接，并将分频信号传输给脉冲计数器、吞咽计数器，所述吞咽计数器将信号处理后回传给预分频器，所述脉冲计数器与数字电路连接，并传输瞬时计数信号给数字电路；参考时钟信号与数字电路连接，并作为数字电路的主时钟。
进一步的，具体校准方法如下：
1）采用二分法方式进行频率自动校准；
a）子带跳变步骤：先记录当前子带的2N个Fref周期内脉冲吞咽多模分频器输出的Fdiv信号的计数值；对比2N和Fdiv的计数值，然后根据二分法方式跳变VCO的子带；如果Fdiv的计数值大于2N，则跳至频率更低的子带；如果Fdiv的计数值小于2N，则跳至频率更高的子带；所述Fref为参考时钟信号，所述Fdiv为分频信号，所述子带是VCO模块设计专业术语，即为VCO的频率随控制电压变化的曲线，每一根子带覆盖一小段频率范围，多根子带合在一起覆盖的频率范围即为VCO总的频率覆盖范围；
b）误差记录步骤：如果Fdiv的计数值等于2N或者2N-1，则数字电路还需记录脉冲吞咽多模分频器中的脉冲计数器的瞬时计数信号；当Fdiv计数值等于2N时，当前误差值等于脉冲计数器的预设值减去瞬时值；当Fdiv计数值等于2N -1时，当前误差值等于脉冲计数器的瞬时值；
c）更新最小误差步骤：比较由步骤a）、步骤b）得到的当前误差值和寄存器内保存的误差值大小，取较小的误差值重新保存到寄存器内；所述寄存器初始化默认值为全1；
d）重复上述步骤a）、步骤b）和步骤c），直到完成二分法方式比较；
2）获取误差最小的子带步骤：再记录一次当前子带的2N个Fref周期内分频器输出的Fdiv信号的计数值，执行步骤1）中的步骤b），得到当前误差值，比较当前误差值和寄存器内保存的误差值，如果当前误差值较小，则不再跳变子带，否则，根据Fdiv的值进行最后一次的子带跳变；如果Fdiv小于2N，则子带往更高频率的子带跳一步；如果Fdiv大于2N，则子带往更低频率的子带跳一步，此时得到的子带为误差最小的子带。
进一步的，所述每次二分法方式比较的时候，所述的2N个Fref周期一般选择16个周期或者32个周期。
本发明相比现有技术优点在于：本发明通过脉冲吞咽多模分频器，将脉冲计数器的瞬时计数信号连接到数字电路，数字电路借助该信号来判断频率误差，提高校准速度，而且数字电路可以实现在不同工艺间的移植，并且功耗极低，具有极高的兼容性和实用价值。
附图说明
图1为本发明的结构框图；
图2为本发明的二分法流程图；
图3为本发明的二分法方式跳转举例流程图。
具体实施方式
下面结合附图和具体实施方式对本发明进一步说明。
如图1所示，基于脉冲吞咽多模分频器的低功耗全数字的快速自动频率校准电路，包括数字电路和脉冲吞咽多模分频器；所述脉冲吞咽多模分频器包括脉冲计数器、吞咽计数器和预分频器，预分频器与脉冲计数器、吞咽计数器连接，并将分频信号传输给脉冲计数器、吞咽计数器，所述吞咽计数器将信号处理后回传给预分频器，所述脉冲计数器与数字电路连接，并传输瞬时计数信号给数字电路；参考时钟信号与数字电路连接，并作为数字电路的主时钟。
所述脉冲吞咽多模分频器的原理如下：VCO输出信号作为该模块的输入时钟信号，经过预分频器分频之后为脉冲计数器和吞咽计数器提供时钟信号。Delta-Sigma调制器也为该模块提供输入信号，作为脉冲计数器的预设值。受复位信号触发，脉冲计数器复位成预设值，之后随时钟信号的上升沿逐次减一，直到减为0，给出高电平复位信号。同时脉冲计数器复位预设值。以此循环，该模块实现了分频的功能。
上述电路具体校准方法如下：
1）采用二分法方式进行频率自动校准；
a）子带跳变步骤：先记录当前子带的2N个Fref周期内脉冲吞咽多模分频器输出的Fdiv信号的计数值；对比2N和Fdiv的计数值，然后根据二分法方式跳变VCO的子带；如果Fdiv的计数值大于2N，则跳至频率更低的子带；如果Fdiv的计数值小于2N，则跳至频率更高的子带；所述Fref为参考时钟信号，所述Fdiv为分频信号，所述子带是VCO模块设计专业术语，即为VCO的频率随控制电压变化的曲线，每一根子带覆盖一小段频率范围，多根子带合在一起覆盖的频率范围即为VCO总的频率覆盖范围。
所述的二分法方式跳变VCO的子带，具体如图3所述，若子带选择码为0000到1111，即总共16根子带，对应频率从0000到1111依次变低。二分法初始的子带选择码为1000，第一步判断频率偏低，则跳变子带为0100（否则跳成1100）。第二步判断频率偏高，则跳变子带为0110（否则跳成0010）。第三步判断频率偏高，则跳变为0111，二分法结束（否则跳变为0101，二分法结束）。
b）误差记录步骤：如果Fdiv的计数值等于2N或者2N-1，则数字电路还需记录脉冲吞咽多模分频器中的脉冲计数器的瞬时计数信号；当Fdiv计数值等于2N时，当前误差值等于脉冲计数器的预设值减去瞬时值；当Fdiv计数值等于2N -1时，当前误差值等于脉冲计数器的瞬时值。
c）更新最小误差步骤：比较由步骤a）、步骤b）得到的当前误差值和寄存器内保存的误差值大小，取较小的误差值重新保存到寄存器内；所述寄存器初始化默认值为全1。
d）重复上述步骤a）、步骤b）和步骤c），直到完成二分法方式比较。其中所述的2N个Fref周期，可选择N等于任意整数值。与2N个Fref周期对应的作为输入信号的小数分频比在自动频率校准过程中仅保留高N位。此时2N恰好等于Delta-Sigma调制器输出信号抖动的周期长度，因此不会给自动频率校准电路引入额外的小数分频误差。需要指出的是，N的值越大，由小数分频比输入引起的截断误差越小，但计数周期越大，校准时间越长。一般N选取为4或者5，此时2N等于16或者32。
因此，所述每次二分法方式比较的时候，所述的2N个Fref周期一般选择16个周期或者32个周期。这样可以减少每次比较的时间，提高校准速度，但是带来的影响是误差较大，仅凭Fdiv的计数结果无法判断最优子带。所以还必须额外增加步骤2）。
2）获取误差最小的子带步骤：再记录一次当前子带的2N个Fref周期内分频器输出的Fdiv信号的计数值，执行步骤1）中的步骤b），得到当前误差值，比较当前误差值和寄存器内保存的误差值，如果当前误差值较小，则不再跳变子带，否则，根据Fdiv的值进行最后一次的子带跳变；如果Fdiv小于2N，则子带往更高频率的子带跳一步；如果Fdiv大于2N，则子带往更低频率的子带跳一步，此时得到的子带为误差最小的子带。
即通过脉冲吞咽多模分频器中脉冲计数器的瞬时计数值信号得到的误差值进行判断。校准过程主要分成两个阶段，第一个阶段主要通过Fdiv的计数结果并采用二分法方式完成判断和校准过程，同时保存最小误差值为后一个阶段提供对比。第二阶段即在二分法方式的基础上增加一个步骤，比较当前子带的误差值和第一阶段保存下来的最小误差值，选出误差最小的子带。
基于脉冲吞咽多模分频器的低功耗全数字的快速自动频率校准电路，应用于小数分频频率综合器的结构中，小数分频频率综合器还包括鉴频鉴相器（PFD）、电荷泵（CP）、环路滤波器（LPF）、压控振荡器、分频器（DIV）、Delta-Sigma调制器（DSM）。具体的所述鉴频鉴相器部分输出端与电荷泵的开关处连接，部分输入端与基准频率、Delta-Sigma调制器、脉冲吞咽多模分频器连接。所述电荷泵与环路滤波器串联，所述环路滤波器包括第一电阻、第一电容和第二电容，所述第一电阻和第一电容串联，第一电容的一端接地，所述第二电容一端接地；所述压控振荡器与分频器、环路滤波器、数字电路、脉冲吞咽多模分频器连接，脉冲吞咽多模分频器与鉴频鉴相器、数字电路、Delta-Sigma调制器连接。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员，在不脱离本发明构思的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明保护范围内。

Claims (3)

1.基于脉冲吞咽多模分频器的低功耗全数字的快速自动频率校准电路，其特征在于，包括：
数字电路和脉冲吞咽多模分频器；所述脉冲吞咽多模分频器包括脉冲计数器、吞咽计数器和预分频器，预分频器与脉冲计数器、吞咽计数器连接，并将分频信号传输给脉冲计数器、吞咽计数器，所述吞咽计数器将信号处理后回传给预分频器，所述脉冲计数器与数字电路连接，并传输瞬时计数信号给数字电路；参考时钟信号与数字电路连接，并作为数字电路的主时钟；
基于脉冲吞咽多模分频器的低功耗全数字的快速自动频率校准电路采用二分法方式进行自动校验，其中，数字电路获取脉冲吞咽多模分频器输出分频信号的计数值，比较分频信号的计数值，根据比较结果，跳变脉冲吞咽多模分频器输入信号的子带；根据分频信号的比较结果，数字电路记录脉冲计数器的瞬时计数信号，获得当前误差值，根据记录数值更新存储的最小误差值；数字电路再次获取脉冲吞咽多模分频器输出分频信号的计数值，获得当前误差值，比较当前误差值与存储的最小误差值，获得误差最小的子带。
2.根据权利要求1所述的基于脉冲吞咽多模分频器的低功耗全数字的快速自动频率校准电路，其特征在于，具体校准方法如下：
1）二分法方式进行自动校验步骤：
a）子带跳变步骤：先记录当前子带的2N个Fref周期内脉冲吞咽多模分频器输出的Fdiv信号的计数值；对比2N和Fdiv的计数值，然后根据二分法方式跳变压控振荡器的子带；如果Fdiv的计数值大于2N，则跳至频率更低的子带；如果Fdiv的计数值小于2N，则跳至频率更高的子带；所述Fref为参考时钟信号，所述Fdiv为分频信号，所述子带是压控振荡器设计专业术语，即为压控振荡器的频率随控制电压变化的曲线，每一根子带覆盖一段频率范围，多根子带合在一起覆盖的频率范围即为压控振荡器总的频率覆盖范围；
b）误差记录步骤：如果Fdiv的计数值等于2N或者2N-1，则数字电路还需记录脉冲吞咽多模分频器中的脉冲计数器的瞬时计数信号；当Fdiv计数值等于2N时，当前误差值等于脉冲计数器的预设值减去瞬时值；当Fdiv计数值等于2N-1时，当前误差值等于脉冲计数器的瞬时值；
c）更新最小误差步骤：比较由步骤a）、步骤b）得到的当前误差值和寄存器内保存的误差值大小，取较小的误差值重新保存到寄存器内；所述寄存器初始化默认值为全1；
d）重复上述步骤a）、步骤b）和步骤c），直到完成二分法方式比较；
2）获取误差最小的子带步骤：再记录一次当前子带的2N个Fref周期内分频器输出的Fdiv信号的计数值，执行步骤1）中的步骤b），得到当前误差值，比较当前误差值和寄存器内保存的误差值，如果当前误差值较小，则不再跳变子带，否则，根据Fdiv的值进行最后一次的子带跳变；如果Fdiv小于2N，则子带往更高频率的子带跳一步；如果Fdiv大于2N，则子带往更低频率的子带跳一步，此时得到的子带为误差最小的子带。
3.根据权利要求2所述的基于脉冲吞咽多模分频器的低功耗全数字的快速自动频率校准电路，其特征在于，所述二分法方式每次比较的时候，所述的2N个Fref周期选择16个周期或者32个周期。
CN201711086508.8A 2017-11-07 2017-11-07 基于脉冲吞咽多模分频器的低功耗全数字的快速自动频率校准电路 Active CN107682010B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711086508.8A CN107682010B (zh) 2017-11-07 2017-11-07 基于脉冲吞咽多模分频器的低功耗全数字的快速自动频率校准电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711086508.8A CN107682010B (zh) 2017-11-07 2017-11-07 基于脉冲吞咽多模分频器的低功耗全数字的快速自动频率校准电路

Publications (2)

Publication Number Publication Date
CN107682010A CN107682010A (zh) 2018-02-09
CN107682010B true CN107682010B (zh) 2024-06-04

Family

ID=61146428

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711086508.8A Active CN107682010B (zh) 2017-11-07 2017-11-07 基于脉冲吞咽多模分频器的低功耗全数字的快速自动频率校准电路

Country Status (1)

Country Link
CN (1) CN107682010B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109995346B (zh) * 2019-03-06 2020-08-04 杭州城芯科技有限公司 一种基于时钟吞咽电路的高频时钟同步电路
CN109995365B (zh) * 2019-03-06 2020-09-01 杭州城芯科技有限公司 一种基于开关电容阵列温度补偿电路的频率综合器
CN111224664A (zh) * 2020-01-17 2020-06-02 核芯互联科技(青岛)有限公司 SoC内置高精度高速振荡器的数字校准方法及装置
CN112468143A (zh) * 2020-11-30 2021-03-09 武汉大学 一种可控环路带宽的小数分频频率合成器

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1433152A (zh) * 2002-01-18 2003-07-30 诺基亚有限公司 具有正弦波发生器的小数分频合成器
CN101800536A (zh) * 2009-02-11 2010-08-11 中国科学院电子学研究所 用于脉冲吞咽式分频器稳定性的脉冲展宽器及方法
CN102035537A (zh) * 2010-12-09 2011-04-27 东南大学 一种低功耗可编程分频器
CN104702278A (zh) * 2013-12-10 2015-06-10 炬芯（珠海）科技有限公司 一种频率校准方法及装置
CN207460136U (zh) * 2017-11-07 2018-06-05 杭州城芯科技有限公司 基于脉冲吞咽多模分频器的低功耗全数字的快速自动频率校准电路

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1433152A (zh) * 2002-01-18 2003-07-30 诺基亚有限公司 具有正弦波发生器的小数分频合成器
CN101800536A (zh) * 2009-02-11 2010-08-11 中国科学院电子学研究所 用于脉冲吞咽式分频器稳定性的脉冲展宽器及方法
CN102035537A (zh) * 2010-12-09 2011-04-27 东南大学 一种低功耗可编程分频器
CN104702278A (zh) * 2013-12-10 2015-06-10 炬芯（珠海）科技有限公司 一种频率校准方法及装置
CN207460136U (zh) * 2017-11-07 2018-06-05 杭州城芯科技有限公司 基于脉冲吞咽多模分频器的低功耗全数字的快速自动频率校准电路

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
超外差接收机中频率综合器核心电路设计;罗寅;《中国优秀硕士学位论文全文数据库信息科技辑》(第2期);第3-4章 *

Also Published As

Publication number Publication date
CN107682010A (zh) 2018-02-09

Similar Documents

Publication Publication Date Title
CN107682010B (zh) 基于脉冲吞咽多模分频器的低功耗全数字的快速自动频率校准电路
KR101344879B1 (ko) 주파수 튜닝을 위한 오실레이터, 방법 및 컴퓨터-판독가능 저장 매체
US6414555B2 (en) Frequency synthesizer
US9048848B2 (en) PLL frequency synthesizer with multi-curve VCO implementing closed loop curve searching using charge pump current modulation
KR100847687B1 (ko) 주파수합성기 및 주파수조절방법
US7911247B2 (en) Delta-sigma modulator clock dithering in a fractional-N phase-locked loop
US8305115B2 (en) Elimination of fractional N boundary spurs in a signal synthesizer
US7298218B2 (en) Frequency synthesizer architecture
US7602256B2 (en) Systems and techniques for auto-calibration and fast tuning of voltage controlled oscillators in phase-lock loops
JP4431015B2 (ja) 位相同期ループ回路
US9240796B2 (en) PLL frequency synthesizer with multi-curve VCO implementing closed loop curve searching
KR100910531B1 (ko) 다중 대역 전압 제어 발진기를 갖는 주파수 합성기
KR101307498B1 (ko) 시그마-델타 기반 위상 고정 루프
US20130271229A1 (en) Method and apparatus for local oscillator
JP4335733B2 (ja) Ｐｌｌ周波数シンセサイザ，発振器の周波数自動選択方法
US20110260762A1 (en) Apparatus and method for vco calibration using fast frequency comparison based on phase manipulation
US7746179B1 (en) Method and apparatus for selecting a frequency generating element
US10177772B2 (en) Fractional-N phase locked loop delta sigma modulator noise reduction using charge pump interpolation
JP2010119075A (ja) 位相検出回路
CN207460136U (zh) 基于脉冲吞咽多模分频器的低功耗全数字的快速自动频率校准电路
US7574185B2 (en) Method and apparatus for generating a phase-locked output signal
US20090190708A1 (en) Frequency Synthesis Using Upconversion PLL Processes
JP2010521075A (ja) 寄生低周波生成の除去をした広帯域周波数シンセサイザ
JP2005311594A (ja) 周波数シンセサイザ
KR20170094431A (ko) 오실레이터 캘리브레이션

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB03 Change of inventor or designer information
CB03 Change of inventor or designer information

Inventor after: Li Haoming

Inventor after: Li Guoru

Inventor after: Wang Tengjia

Inventor after: Zhou Suping

Inventor after: Wang Xiaofeng

Inventor after: Shen Yupeng

Inventor after: Chen Xubin

Inventor before: Li Haoming

Inventor before: Li Guoru

Inventor before: Liu Jiarui

Inventor before: Wang Tengjia

Inventor before: Zhou Suping

Inventor before: Wang Xiaofeng

Inventor before: Shen Yupeng

Inventor before: Chen Xubin

GR01 Patent grant
GR01 Patent grant