CN107667494B - 接收器及其信号处理方法 - Google Patents

接收器及其信号处理方法 Download PDF

Info

Publication number
CN107667494B
CN107667494B CN201680031119.2A CN201680031119A CN107667494B CN 107667494 B CN107667494 B CN 107667494B CN 201680031119 A CN201680031119 A CN 201680031119A CN 107667494 B CN107667494 B CN 107667494B
Authority
CN
China
Prior art keywords
ldpc
parity
decoding
ippc
bits
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201680031119.2A
Other languages
English (en)
Other versions
CN107667494A (zh
Inventor
吴荣浩
明世澔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN107667494A publication Critical patent/CN107667494A/zh
Application granted granted Critical
Publication of CN107667494B publication Critical patent/CN107667494B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0045—Arrangements at the receiver end
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/25—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM]
    • H03M13/253—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM] with concatenated codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/25—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM]
    • H03M13/255—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM] with Low Density Parity Check [LDPC] codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2906—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes using block codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/3776—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35 using a re-encoding step during the decoding process
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0041—Arrangements at the transmitter end
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0057—Block codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0057—Block codes
    • H04L1/0058—Block-coded modulation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0064—Concatenated codes
    • H04L1/0065—Serial concatenated codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0071—Use of interleaving
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/09—Error detection only, e.g. using cyclic redundancy check [CRC] codes or single parity bit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148—Structural properties of the code parity-check or generator matrix
    • H03M13/116—Quasi-cyclic LDPC [QC-LDPC] codes, i.e. the parity-check matrix being composed of permutation or circulant sub-matrices
    • H03M13/1165—QC-LDPC codes as defined for the digital video broadcasting [DVB] specifications, e.g. DVB-Satellite [DVB-S2]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148—Structural properties of the code parity-check or generator matrix
    • H03M13/118—Parity check matrix structured for simplifying encoding, e.g. by having a triangular or an approximate triangular structure
    • H03M13/1185—Parity check matrix structured for simplifying encoding, e.g. by having a triangular or an approximate triangular structure wherein the parity-check matrix comprises a part with a double-diagonal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13—Linear codes
    • H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
    • H03M13/151—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes using error location or error correction polynomials
    • H03M13/152—Bose-Chaudhuri-Hocquenghem [BCH] codes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Error Detection And Correction (AREA)
  • Algebra (AREA)
  • General Physics & Mathematics (AREA)
  • Pure & Applied Mathematics (AREA)

Abstract

提供了一种包括至少一个处理器的接收器，其中，所述至少一个处理器被配置为控制或运行：第一比特交织编码调制(BICM)解码器，被配置为通过对第一输入信号进行处理来产生与上层信号对应的第一输出信号，其中，第一输入信号包括：在发送器处通过将上层信号和下层信号进行叠加而产生的叠加编码信号；奇偶校验产生器，被配置为基于由第一BICM解码器对第一输入信号进行处理的结果来产生至少一个奇偶校验；第二BICM解码器，被配置为通过对第二输入信号进行处理来产生与下层信号对应的第二输出信号，其中，第二输入信号是使用由奇偶校验产生器产生的奇偶校验而产生的。

Description

接收器及其信号处理方法
技术领域
与本发明构思的示例性实施例一致的设备和方法涉及一种接收器及其信号处理方法，更具体地，涉及一种被配置为接收通过叠加编码而产生的信号并对其进行处理的接收器及其信号处理方法。
背景技术
在21世纪的信息技术社会正进入数字化、多信道、宽带以及高质量服务的时代。具体地讲，高清数字电视(TV)、移动装置、PMP和便携式广播装置的广泛普及需要对于数字广播服务的各种接收方法的更多支持。
例如，接收器在叠加编码信号的处理中使用具有相对高功率的上层的信号，以便接收具有相对低功率的基层的信号。
因此，随着用于处理上层的信号的时间增加，用于处理基层的信号的时间也增加。
例如，由于上层的信号被解码以便接收基层的信号，当用于上层的信号的解码时间增加时，用于基层的信号的处理时间也增加。
发明内容
技术问题
本发明构思的示例性实施例可克服以上缺点和以上没有描述的缺点。然而，不要求本发明构思克服上述缺点，本发明构思的示例性实施例可不克服上述任意问题。
本发明构思的一个技术目的在于提供一种基于解码的结果来产生奇偶校验的接收器及其信号处理器方法，其中，所述解码被执行以产生叠加编码信号的第一信号(例如，上层信号)，在所述叠加编码信号中，所述奇偶校验用于产生将被解码以产生第二信号(例如，下层信号)的信号。
技术方案
根据示例性实施例，提供了一种接收器，包括至少一个处理器，其中，所述至少一个处理器被配置为控制或运行：第一比特交织编码调制(BICM)解码器，被配置为通过对第一输入信号进行处理来产生与上层信号对应的第一输出信号，其中，第一输入信号包括：在发送器处通过将上层信号和下层信号进行叠加而产生的叠加编码信号；奇偶校验产生器，被配置为基于由第一BICM解码器对第一输入信号进行处理的结果来产生至少一个奇偶校验；第二BICM解码器，被配置为通过对第二输入信号进行处理来产生与下层信号对应的第二输出信号，其中，第二输入信号是使用由奇偶校验产生器产生的奇偶校验而产生的。
第一BICM解码器可包括：低密度奇偶校验(LDPC)解码器，被配置为对第一输入信号进行LDPC解码；Bose、Chaudhri、Hocquenghem(BCH)解码器，被配置为对通过进行LDPC解码而恢复的LDPC信息字进行BCH解码以产生第一输出信号。这里，奇偶校验产生器可基于LDPC解码和BCH解码中的至少一个的结果来产生奇偶校验。
通过对第一输入信号进行处理，第一BICM解码器可恢复与具有双对角矩阵结构的奇偶校验子矩阵对应的LDPC奇偶校验，其中，所述具有双对角矩阵结构的奇偶校验子矩阵是在发送器进行LDPC编码以产生第一输入信号所使用的奇偶校验矩阵的一部分。
LDPC解码器或奇偶校验产生器可确定在通过进行LDPC解码而恢复的LDPC信息字和LDPC奇偶校验中的至少一个中是否存在差错，响应于确定在通过进行LDPC解码而恢复的LDPC信息字和LDPC奇偶校验中的至少一个中存在差错，奇偶校验产生器可基于BCH解码的结果进一步确定在通过进行LDPC解码而恢复的LDPC信息字中是否存在差错。
响应于确定在通过进行LDPC解码而恢复的LDPC信息字中不存在差错，奇偶校验产生器可基于信息部分奇偶校验(IPPC)表达式来产生包括与通过进行LDPC解码而恢复的LDPC信息字对应的新LDPC奇偶校验的奇偶校验，其中，所述信息部分奇偶校验(IPPC)表达式是与在发送器进行LDPC编码以产生第一输入信号所使用的奇偶校验矩阵相关的奇偶校验等式的一部分。
响应于确定在通过进行LDPC解码而恢复的LDPC信息字中存在差错，奇偶校验产生器可基于BCH解码的结果确定通过进行LDPC解码而恢复的LDPC信息字中的产生差错的比特的位置，通过翻转与产生差错的比特对应的IPPC表达式的值来校正差错，并基于经过翻转的IPPC表达式值产生包括与经过差错校正的LDPC信息字对应的新LDPC奇偶校验的奇偶校验。
同时，LDPC解码器可恢复LDPC信息字、与具有双对角矩阵结构的第一奇偶校验子矩阵对应的第一LDPC奇偶校验、以及与具有单位矩阵结构的第二奇偶校验子矩阵对应的第二LDPC奇偶校验。这里，第一LDPC奇偶校验子矩阵和第二LDPC奇偶校验子矩阵分别是形成在发送器进行LDPC编码以产生第一输入信号所使用的奇偶校验矩阵的第一奇偶校验矩阵和第二奇偶校验矩阵的一部分。
响应于确定在通过进行LDPC解码而恢复的LDPC信息字和第一LDPC奇偶校验中的至少一个中不存在差错，奇偶校验产生器可基于IPPC表达式来产生包括与通过进行LDPC解码而恢复的LDPC信息字和第一LDPC奇偶校验对应的新的第二LDPC奇偶校验的奇偶校验，其中，所述IPPC表达式是与第二奇偶校验矩阵相关的奇偶校验等式的一部分。
响应于确定在通过进行LDPC解码而恢复的LDPC信息字和第一LDPC奇偶校验中的至少一个中不存在差错，奇偶校验产生器还可基于第一IPPC表达式来产生与进行通过LDPC解码而恢复的LDPC信息字对应的新的第一LDPC奇偶校验，其中，第一IPPC表达式是与第一奇偶校验矩阵相关的奇偶校验等式的一部分。这里，作为与第二奇偶校验矩阵相关的奇偶校验等式的一部分的IPPC表达式是第二IPPC表达式。
此外，响应于确定在通过进行LDPC解码而恢复的LDPC信息字和第一LDPC奇偶校验中的至少一个中存在差错，奇偶校验产生器可基于BCH解码的结果来确定在通过进行LDPC解码而恢复的LDPC信息字中是否存在差错。
响应于确定在通过进行LDPC解码而恢复的LDPC信息字中存在差错，奇偶校验产生器可基于BCH解码的结果确定通过进行LDPC解码而恢复的LDPC信息字中的产生差错的比特的位置，通过翻转与产生差错的比特对应的第一信息部分奇偶校验(IPPC)表达式的值来校正差错，并基于经过翻转的第一IPPC表达式值产生包括与经过差错校正的LDPC信息字对应的新的第一LDPC奇偶校验的奇偶校验。这里，第一IPPC表达式是与第一奇偶校验矩阵相关的奇偶校验等式的一部分。
同时，LDPC解码器或奇偶校验产生器可将所述新的第一LDPC奇偶校验与通过进行LDPC解码而恢复的第一LDPC奇偶校验进行比较，根据比较的结果来确定在通过进行LDPC解码而恢复的第一LDPC奇偶校验中是否存在差错，确定通过进行解码而恢复的第一LDPC奇偶校验中的产生差错的比特的位置，通过翻转与通过进行LDPC解码而恢复的第一LDPC奇偶校验中的产生差错的比特对应的第二IPPC表达式的值来校正差错，并基于经过翻转的第二IPPC表达式值产生与经过差错校正的LDPC信息字和第一LDPC奇偶校验对应的新的第二LDPC奇偶校验。
所述接收器还可包括：BICM编码器，被配置为接收并处理LDPC码字以产生将用于产生第二输入信号的信号，其中，所述LDPC码字包括第一输出信号中所包括的LDPC信息字以及在奇偶校验产生器产生的奇偶校验。
所述接收器还可包括：信号去除器，被配置为从第一输入信号去除由BICM编码器产生的信号以输出第二输入信号。
第一BICM解码器可包括：LDPC解码器，被配置为对第一输入信号进行LDPC解码以恢复LDPC信息字和LDPC奇偶校验；循环冗余校验(CRC)解码器，被配置为对通过进行LDPC解码而恢复的LDPC信息字进行CRC解码以产生第一输出信号，其中，奇偶校验产生器可基于LDPC解码和CRC解码中的至少一个的结果来产生奇偶校验。
LDPC解码器或奇偶校验产生器可确定在通过进行LDPC解码而恢复的LDPC信息字和LDPC奇偶校验中的至少一个中是否存在差错。响应于确定在通过进行LDPC解码而恢复的LDPC信息字和LDPC奇偶校验中的至少一个中存在差错，但基于CRC解码的结果，在通过进行LDPC解码而恢复的LDPC信息字中不存在差错，奇偶校验产生器可基于信息部分奇偶校验(IPPC)表达式来产生包括针对通过进行LDPC解码而恢复的LDPC信息字的新LDPC奇偶校验的奇偶校验，其中，所述IPPC表达式是与在发送器进行LDPC编码以产生第一输入信号所使用的奇偶校验矩阵相关的奇偶校验等式的一部分。
LDPC解码器可恢复LDPC信息字、与具有双对角矩阵结构的第一奇偶校验子矩阵对应的第一LDPC奇偶校验、以及与具有单位矩阵结构的第二奇偶校验子矩阵对应的第二LDPC奇偶校验。这里，第一LDPC奇偶校验子矩阵和第二LDPC奇偶校验子矩阵分别是形成在发送器进行LDPC编码以产生第一输入信号所使用的奇偶校验矩阵的第一奇偶校验矩阵和第二奇偶校验矩阵的一部分。
响应于确定在通过进行LDPC解码而恢复的LDPC信息字和第一LDPC奇偶校验中的至少一个中存在差错，但基于CRC解码的结果，在LDPC信息字中不存在差错，奇偶校验产生器可基于第一IPPC表达式来产生包括针对通过进行LDPC解码而恢复的LDPC信息字的新的第一LDPC奇偶校验的奇偶校验。
在产生所述新的第一LDPC奇偶校验之后，奇偶校验产生器可基于第二IPPC等式来产生与通过进行LDPC解码而恢复的LDPC信息字和所述新的第一LDPC奇偶校验对应的新的第二LDPC奇偶校验，其中，第二IPPC等式是与第二奇偶校验矩阵相关的奇偶校验等式的一部分。
所述接收器还可包括：BICM编码器，被配置为接收并处理LDPC码字以产生将用于产生第二输入信号的信号，其中，所述LDPC码字包括第一输出信号中所包括的LDPC信息字以及在奇偶校验产生器产生的奇偶校验；信号去除器，被配置为从第一输入信号去除由BICM编码器产生的信号以输出第二输入信号。
根据示例性实施例，提供了一种由接收器执行的信号处理的方法，其中，所述接收器包括至少一个处理器。所述方法包括：通过对第一输入信号进行处理来产生与上层信号对应的第一输出信号，其中，第一输入信号包括：在发送器处通过将上层信号和下层信号进行叠加而产生的叠加编码信号；基于对第一输入信号进行处理的结果来产生至少一个奇偶校验；通过使用所述奇偶校验产生第二输入信号；通过对第二输入信号进行处理来产生与下层信号对应的第二输出信号。
产生第一输出信号的步骤可包括：对第一输入信号进行LDPC解码以恢复LDPC信息字和LDPC奇偶校验；对通过进行LDPC解码而恢复的LDPC信息字进行BCH解码以产生第一输出信号。
产生第一输出信号的步骤可包括：恢复与具有双对角矩阵结构的奇偶校验子矩阵对应的LDPC奇偶校验，其中，所述具有双对角矩阵结构的奇偶校验子矩阵是在发送器进行LDPC编码以产生第一输入信号所使用的奇偶校验矩阵的一部分。
产生奇偶校验的步骤可包括：确定在通过进行LDPC解码而恢复的LDPC信息字和LDPC奇偶校验中的至少一个中是否存在差错，响应于确定在通过进行LDPC解码而恢复的LDPC信息字和LDPC奇偶校验中的至少一个中存在差错，基于BCH解码的结果确定在通过进行LDPC解码而恢复的LDPC信息字中是否存在差错。
响应于确定在通过进行LDPC解码而恢复的LDPC信息字中不存在差错，基于信息部分奇偶校验(IPPC)表达式来产生包括与通过进行LDPC解码而恢复的LDPC信息字对应的新LDPC奇偶校验的奇偶校验，其中，所述信息部分奇偶校验(IPPC)表达式是与在发送器进行LDPC编码以产生第一输入信号所使用的奇偶校验矩阵相关的奇偶校验等式的一部分。
此外，产生奇偶校验的步骤可包括：响应于确定在通过进行LDPC解码而恢复的LDPC信息字中存在差错，基于BCH解码的结果确定通过进行LDPC解码而恢复的LDPC信息字中的产生差错的比特的位置，通过翻转与产生差错的比特对应的信息部分奇偶校验(IPPC)表达式的值来校正差错，并基于经过翻转的IPPC表达式值产生包括与经过差错校正的LDPC信息字对应的新LDPC奇偶校验的奇偶校验。
产生奇偶校验的步骤可包括：响应于确定在通过进行LDPC解码而恢复的LDPC信息字和第一LDPC奇偶校验中的至少一个中不存在差错，基于IPPC表达式来产生包括与通过进行LDPC解码而恢复的LDPC信息字和第一LDPC奇偶校验对应的新的第二LDPC奇偶校验的奇偶校验，其中，所述IPPC表达式是与第二奇偶校验矩阵相关的奇偶校验等式的一部分。
产生奇偶校验的步骤还可包括：响应于确定在通过进行LDPC解码而恢复的LDPC信息字和第一LDPC奇偶校验中的至少一个中不存在差错，基于第一IPPC表达式来产生与通过进行LDPC解码而恢复的LDPC信息字对应的新的第一LDPC奇偶校验，其中，第一IPPC表达式是与第一奇偶校验矩阵相关的奇偶校验等式的一部分。这里，作为与第二奇偶校验矩阵相关的奇偶校验等式的一部分的IPPC表达式是第二IPPC表达式。
产生奇偶校验的步骤还可包括：响应于确定在通过进行LDPC解码而恢复的LDPC信息字和第一LDPC奇偶校验中的至少一个中存在差错，基于BCH解码的结果来确定在通过进行LDPC解码而恢复的LDPC信息字中是否存在差错。
产生奇偶校验的步骤还可包括：响应于确定在通过进行LDPC解码而恢复的LDPC信息字中存在差错，基于BCH解码的结果来确定通过进行LDPC解码而恢复的LDPC信息字中的产生差错的比特的位置，通过翻转与产生差错的比特对应的第一信息部分奇偶校验(IPPC)表达式的值来校正差错，并基于经过翻转的第一IPPC表达式值产生包括与经过差错校正的LDPC信息字对应的新的第一LDPC奇偶校验的奇偶校验，其中，第一IPPC表达式式是与第一奇偶校验矩阵相关的奇偶校验等式的一部分。
产生奇偶校验的步骤可包括：将所述新的第一LDPC奇偶校验与通过进行LDPC解码而恢复的第一LDPC奇偶校验进行比较，根据比较的结果来确定在通过进行LDPC解码而恢复的第一LDPC奇偶校验中是否存在差错，确定通过进行LDPC解码而恢复的第一LDPC奇偶校验中的产生差错的比特的位置，通过翻转与通过进行LDPC解码而恢复的第一LDPC奇偶校验中的产生差错的比特对应的第二IPPC表达式的值来校正差错，并基于经过翻转的第二IPPC表达式值产生与经过差错校正的LDPC信息字和第一LDPC奇偶校验对应的新的第二LDPC奇偶校验。
同时，产生第二输入信号的步骤可包括：产生低密度奇偶校验(LDPC)码字，其中，所述LDPC码字包括第一输出信号中所包括的LDPC信息字以及奇偶校验；对LDPC码字进行处理以产生第二输入信号。
对LDPC码字进行处理的步骤可包括：从第一输入信号去除经过处理的LDPC码字。
产生第一输出信号的步骤可包括：对第一输入信号进行LDPC解码；对经过LDPC解码的信号进行CRC解码以产生第一输出信号，其中，产生奇偶校验的操作是基于LDPC解码和CRC解码中的至少一个的结果来执行的。
产生第一输出信号的步骤可包括：对第一输入信号进行LDPC解码以恢复LDPC信息字和LDPC奇偶校验；对通过进行LDPC解码而恢复的LDPC信息字进行CRC解码以产生第一输出信号，其中，产生奇偶校验的步骤包括：确定在通过进行LDPC解码而恢复的LDPC信息字和LDPC奇偶校验中的至少一个中是否存在差错；响应于确定在通过进行LDPC解码而恢复的LDPC信息字和LDPC奇偶校验中的至少一个中存在差错，但基于CRC解码的结果，在通过进行LDPC解码而恢复的LDPC信息字中不存在差错，基于信息部分奇偶校验(IPPC)表达式来产生包括针对通过进行LDPC解码而恢复的LDPC信息字的新LDPC奇偶校验的奇偶校验，其中，所述IPPC表达式是与在发送器进行LDPC编码以产生第一输入信号所使用的奇偶校验矩阵相关的奇偶校验等式的一部分。
产生第一输出信号的步骤可包括：对第一输入信号进行LDPC解码以恢复LDPC信息字、与具有双对角矩阵结构的第一奇偶校验子矩阵对应的第一LDPC奇偶校验、以及与具有单位矩阵结构的第二奇偶校验子矩阵对应的第二LDPC奇偶校验；对通过进行LDPC解码而恢复的LDPC信息字进行CRC解码以产生第一输出信号，其中，第一LDPC奇偶校验子矩阵和第二LDPC奇偶校验子矩阵分别是形成在发送器进行LDPC编码以产生第一输入信号所使用的奇偶校验矩阵的第一奇偶校验矩阵和第二奇偶校验矩阵的一部分。
产生奇偶校验的步骤可包括：确定在通过进行LDPC解码而恢复的LDPC信息字和第一LDPC奇偶校验中的至少一个中是否存在差错；响应于确定在通过进行LDPC解码而恢复的LDPC信息字和第一LDPC奇偶校验中的至少一个中存在差错，但基于CRC解码的结果在通过进行LDPC解码而恢复的LDPC信息字中不存在差错，基于第一IPPC表达式来产生包括针对通过进行LDPC解码而恢复的LDPC信息字的新的第一LDPC奇偶校验的奇偶校验，其中，第一IPPC表达式是与第一奇偶校验矩阵相关的奇偶校验等式的一部分。
在产生所述新的第一LDPC奇偶校验之后，产生奇偶校验的步骤还可包括：基于第二IPPC等式来产生与通过进行LDPC解码而恢复的LDPC信息字和所述新的第一LDPC奇偶校验对应的新的第二LDPC奇偶校验，其中，第二IPPC等式是与第二奇偶校验矩阵相关的奇偶校验等式的一部分。
产生第二输入信号的步骤可包括：接收并处理LDPC码字，其中，所述LDPC码字包括第一输出信号中所包括的LDPC信息字以及奇偶校验；对LDPC码字进行处理以产生将用于产生第二输入信号的信号；从第一输入信号去除通过对LDPC码字进行处理而产生的信号以输出第二输入信号。
根据示例性实施例，提供了一种接收器，包括至少一个处理器，所述至少一个处理器被配置为控制或运行：第一解码器，对叠加编码信号进行解码以产生上层信号，其中，所述叠加编码信号是在发送器通过将上层信号和下层信号进行叠加而产生的；奇偶校验产生器，基于在第一解码器产生的上层信号，使用多个奇偶校验产生方法中的至少一种来产生至少一种类型的奇偶校验；第二解码器，对通过使用在奇偶校验产生器产生的奇偶校验而产生的信号进行解码，以产生下层信号。奇偶校验产生器可依据以下项中的至少一项选择性地产生与上层信号对应的多种类型的奇偶校验之中的所述至少一种类型的奇偶校验：叠加编码信号中的差错的位置；以及多种编码方法之中的用于进行解码以在发送器产生叠加编码信号的一种编码方法。这里，第一解码器可包括用于对叠加编码信号进行LDPC解码以恢复LDPC信息字和LDPC奇偶校验的LDPC解码器。所述多种编码方法可包括：使用由双对角结构的奇偶校验子矩阵和信息字子矩阵形成的简单奇偶校验矩阵的第一编码方法；以及使用由以下项形成的复杂奇偶校验矩阵的第二编码方法：由双对角结构的第一奇偶校验子矩阵和第一信息字子矩阵形成的第一奇偶校验矩阵、以及由单位矩阵结构的第二奇偶校验子矩阵和第一信息字子矩阵形成的第二奇偶校验矩阵。此外，所述多个奇偶校验产生方法可包括：应用与在发送器进行LDPC编码以产生叠加编码信号所使用的奇偶校验矩阵相关的奇偶校验等式；以及在不使用奇偶校验等式或奇偶校验矩阵的情况下，应用存储在接收器的作为与奇偶校验矩阵相关的奇偶校验等式的一部分的IPPC表达式的值。
有益效果
根据各种示例性实施例，用于对上层信号进行解码的时间可被减少，从而允许更快的基层信号恢复。
附图说明
通过参照附图描述本发明构思的特定示例性实施例，本发明构思的以上和/或其它方面将更加清楚，其中：
图1是根据示例性实施例的发送器的框图；
图2A和图2B示出根据示例性实施例的LDPC码字；
图3示出根据示例性实施例的叠加编码信号的星座；
图4示出根据示例性实施例的叠加编码信号的功率的示例；
图5和图6是被提供用于解释根据示例性实施例的奇偶校验矩阵的示图；
图7是被提供用于解释根据示例性实施例的接收器的构成的框图；
图8A和图8B是被提供用于解释根据示例性实施例的第一BICM解码器的详细构成的框图；
图9至图29是被提供用于解释根据示例性实施例的用于产生奇偶校验的各种方法的示图；
图30A和图3B是被提供用于解释根据示例性实施例的接收器的详细构成的框图；
图31是被提供用于解释根据示例性实施例的信号处理方法的流程图。
最佳实施方式
具体实施方式
现在将参照附图更详细地描述本发明构思的特定示例性实施例。
在以下附图中，相同的附图标号用于相同的元件，即使在不同附图中也是如此。在描述中定义的事项(诸如详细构造和元件)被提供用于帮助全面理解示例性实施例。因此，清楚的是，示例性实施例可在没有那些专门定义的事项的情况下被实现。此外，由于公知的功能或构造将以不必要的细节模糊示例性实施例，因此将不对它们进行详细描述。
根据示例性实施例，接收器可接收通过发送器处的叠加编码而产生的信号(即，叠加编码信号)，并分别产生(即，恢复)叠加编码之前的信号。
术语“叠加编码”在这里用于指将具有相同或不同数据的信号叠加或重叠到不同功率的编码方法。在一个示例中，具有相对较高功率的信号可构成上层，而具有相对较低功率的信号可构成基层。
用于产生并发送叠加编码信号的发送器可如图1表示。
参照图1，发送器100可包括用于对流A进行编码和交织并随后将经过编码和交织的流A映射到星座点的第一比特交织编码调制(BICM)编码器110，其中，第一BICM编码器110具有第一编码器111、第一交织器112和第一映射器113(或星座映射器)。发送器100还可包括用于对流B进行编码和交织并随后将经过编码和交织的流B映射到星座点的第二BICM编码器120，其中，第二BICM编码器120具有第二编码器121、第二交织器122和第二映射器123。
在以上描述的示例中，第一编码器111和第二编码器121均可包括Bose、Chaudhri、Hocquenghem(BCH)编码器(未示出)、循环冗余校验(CRC)编码器(未示出)和低密度奇偶校验(LDPC)编码器(未示出)以分别执行BCH编码、CRC编码和LDPC编码。可选择地，除了LDPC编码器之外，第一编码器111和第二编码器121还均可包括BCH编码器和CRC编码器中的仅一个。
同时，考虑到BCH码、CRC码和LDPC码是***码，信息字(在此还被称为“信息字比特”或“信息比特”)可被包括在对应的码字中。
也就是说，BCH编码器可对输入比特(即，意图将以图1中示出的示例中的流A和流B的形式被发送器100发送的比特(或，净荷))执行BCH编码作为BCH信息字以产生BCH奇偶校验(或多个奇偶校验比特)，并将包括BCH信息字和BCH奇偶校验的BCH码字输出到LDPC编码器(未示出)。
可选择地，CRC编码器可对输入比特执行CRC编码作为CRC信息码字以产生CRC奇偶校验(或，多个奇偶校验)，并将包括CRC信息字和CRC奇偶校验的CRC码字输出到LDPC编码器(未示出)。
LDPC编码器可对BCH码字或CRC码字执行LDPC编码作为LDPC信息字以产生LDPC奇偶校验，并将包括LDPC信息字和LDPC奇偶校验的LDPC码字输出到第一交织器112或第二交织器122。
如上所述通过编码产生的LDPC码字可如图2A和2B中所示表示。
例如，LDPC码字可以是添加有BCH奇偶校验和LDPC奇偶校验的输入比特的形式(如图2A中所示)，或者是添加有CRC奇偶校验和LDPC奇偶校验的输入比特的形式。
同时，通过基层增益控制器130，发送器100可调整从第二BICM编码器120输出的信号的增益(即，功率)，然后将叠加的信号叠加到从第一BICM编码器110输出的信号上以产生叠加编码信号。
此外，通过增益控制器140，发送器100可调整叠加编码信号的增益，然后在时间交织器150对映射了叠加编码信号的星座点(即，信元)进行交织，在OFDM发送器160对经过交织的信元进行映射，并将结果发送到接收器1000(未示出)。
同时，根据示例性实施例，叠加编码信号的星座可如图3中所示被表示。
图3示出与上层对应的信号通过正交相移键控(QPSK)被调整，并且与基层对应的信号通过64正交幅度调制(64-QAM)被调制的示例。
参照图3，与具有相对较低功率的基层对应的信号的星座点被叠加到与具有相对较高功率的上层对应的信号的星座点。
同时，在功率方面，叠加编码信号可如图4中所示被表示。
参照图4，注意到，在RF信道频带，与上层对应的信号具有比与基层对应的信号高出大约5dB的较高功率。
同时，发送器100的编码器111、121执行LDPC编码，其中，LDPC编码是针对LDPC码字产生满足H·CT＝0的LDPC奇偶校验的处理。这里，H表示奇偶校验矩阵，LDPC码字是
Figure BDA0001485393290000125
其中，Nldpc表示LDPC码字的长度。因此，该处理在于产生LDPC奇偶校验比特，其中，在所述LDPC奇偶校验比特中，奇偶校验矩阵的各列乘以LDPC码字(ci(i＝0,1,...,Nldpc-1))的LDPC码字比特的乘积之和给予“0”矢量。所述“和”在下文中被用于指二进制运算。根据二进制运算，
Figure BDA0001485393290000121
为0，
Figure BDA0001485393290000122
为1，
Figure BDA0001485393290000123
为1，且
Figure BDA0001485393290000124
为0。
对于上述处理，发送器100可使用存储器(未示出)预先在其中存储关于奇偶校验矩阵的各种形式的信息。
在下文中，将参照附图解释根据各种示例性实施例的奇偶校验矩阵的结构。在以下描述的奇偶校验矩阵中，除1以外的元素为0
例如，根据示例性实施例的奇偶校验矩阵可具有如图5所示的结构。
参照图5，奇偶校验矩阵10可包括作为与LDPC信息字对应的子矩阵的信息字子矩阵11以及作为与LDCP奇偶校验比特对应的子矩阵的奇偶校验子矩阵12。
奇偶校验矩阵10的列数等于LDPC码字的长度Nldpc，信息字子矩阵11的列数等于LDPC信息字的长度Kldpc，奇偶校验子矩阵12的列数等于LDPC奇偶校验的长度(Nparity＝Nldpc-Kldpc)。同时，奇偶校验矩阵10的行数等于奇偶校验子矩阵12的列数。
同时，信息字子矩阵11是包括Kldpc列的矩阵(即，从第0列到第(Kldpc-1)列的Kldpc个列)并且符合以下规则。
首先，信息字子矩阵11的Kldpc列被划分为M列的组，即，总共Kldpc/M个列组)。相同组的列具有以下关系：所述列中的每列从前一列或后一列循环移位Qldpc。
如这里所使用的，M表示信息字子矩阵11中列的样式被重复的间隔，Qldpc是信息字子矩阵11中每个列被循环位移的大小或行数。M是Nldpc和Kldpc的公约数并且被确定为满足Qldpc＝(Nldpc-Kldpc)/M。如这里所使用的，M和Qldpc是整数，因此Kldpc/M也是整数。同时，M和Qldpc可根据LDPC码字的长度和码率而具有各种值。
第二，当第i(i＝0,1,...,Kldpc/M-1)列组的第0列的度(这里，“度”是位于列中的1的数量，并且相同列组中的所有列具有相同的度)为Di，并且在第i列组的第0列中具有1的行的位置(或索引)为
Figure BDA0001485393290000131
时，在第i列组的第j列中具有第k个1的行的索引
Figure BDA0001485393290000132
被如下确定。
Figure BDA0001485393290000133
其中，k＝0,1,2,..,Di-1，i＝0,1,..,Kldpc/M-1，j＝1,2,...,M-1。
同时，数学表达式1可等同地被表示为以下的数学表达式2.
Figure BDA0001485393290000134
其中，k＝0,1,2,..,Di-1，i＝0,1,..,Kldpc/M-1，j＝1,2,...,M-1。由于在数学表达式2中j＝1,2,...,M-1，因此，(j mod M)可被视为j。
在上述数学表达式中，
Figure BDA0001485393290000135
表示在第i列组的第j列中第k个1所位于的行的索引，Nldpc是LDPC码字的长度，Kldpc是信息字(即，信息比特)的长度，Di是第i列组的列的度，M是一个列组的列的数量，并且Qldpc是每个列被循环位移的大小或行数。
因此，参照这样的数学表达式，当
Figure BDA0001485393290000136
的值被给定时，可确定第i列组的第j列中第k个1所位于的行的索引
Figure BDA0001485393290000137
因此，通过存储各个列组的第0列中第k个1所位于的行的索引值，可确定具有如图5中所示的结构的奇偶校验矩阵10(即，奇偶校验矩阵10的信息字子矩阵11)中1所位于的列和行的位置。
例如，当LDPC码字的长度Nldpc是16200，码率是9/15，并且M是360时，在信息字子矩阵11中的第i列组的第0列中1所位于的行的索引如下。
【表1】
i 第i列组的第0列中1所位于的行的索引
0 71 1478 1901 2240 2649 2725 3592 3708 3965 4080 5733 6198
1 393 1384 1435 1878 2773 3182 3586 5465 6091 6110 6114 6327
2 160 1149 1281 1526 1566 2129 2929 3095 3223 4250 4276 4612
3 289 1446 1602 2421 3559 3796 5590 5750 5763 6168 6271 6340
4 947 1227 2008 2020 2266 3365 3588 3867 4172 4250 4865 6290
5 3324 3704 4447
6 1206 2565 3089
7 529 4027 5891
8 141 1187 3206
9 1990 2972 5120
10 752 796 5976
11 1129 2377 4030
12 6077 6108 6231
13 61 1053 1781
14 2820 4109 5307
15 2088 5834 5988
16 3725 3945 4010
17 1081 2780 3389
18 659 2221 4822
19 3033 6060 6160
20 756 1489 2350
21 3350 3624 5470
22 357 1825 5242
23 585 3372 6062
24 561 1417 2348
25 971 3719 5567
26 1005 1675 2062
当如上所述定义第i列组的第0列中1所位于的行的位置时，通过按照Qldpc进行循环移位，可确定各个列组的其它列中1所位于的行的位置。
例如，参照表1，在信息字子矩阵11的第0列组的第0列中，1存在于行71、1478、1901等。
根据这样的示例，Qldpc＝(Nldpc-Kldpc)/M＝(16200-9720)/360＝18，因此在第0列组的第1列中1所位于的行的索引可以是89(＝71+18)、1496(＝1478+18)、1919(＝1901+18)、...、第0列组的第2列中1所位于的行的索引可以是107(＝89+18)、1514(＝1496+18)、1937(＝1919+18)，以此类推。
按照上述方式，可限定各个列组的所有行中1所位于的行的索引。
同时，奇偶校验子矩阵12是包括Nldpc-Kldpc个列(即，从第Kldpc列到第(Nldpc-1)列)的子矩阵，并且具有双对角或阶梯结构。因此，包括在奇偶校验子矩阵12中的列之中的除最后一列(即，第Nldpc-1列)以外的剩余列的度为2。最后一列的度为1。
因此，发送器100的LDPC编码器(未示出)可通过基于如图5中所示的奇偶校验矩阵执行LDPC编码来产生LDPC码字。
根据这样的示例，在LDPC码字
Figure BDA0001485393290000151
Figure BDA0001485393290000152
中，LDPC信息字
Figure BDA0001485393290000153
Figure BDA0001485393290000154
与信息字子矩阵11对应，LDPC奇偶校验
Figure BDA0001485393290000155
与奇偶校验矩阵12对应。
这里，Nldpc表示LDPC码字的长度，Kldpc是LDPC信息字的长度，Nldpc-Kldpc是LDPC奇偶校验的长度。
在另一示例中，根据示例性实施例的奇偶校验矩阵可具有如图6中所示的结构。
参照图6，奇偶校验矩阵20可包括五个矩阵A、B、C、Z和D。在下文中，各个矩阵的结构将被描述以解释奇偶校验矩阵20的结构。
首先，与如图6中示出的奇偶校验矩阵20相关联的参数(即，M1、M2、Q1和Q2)可根据LDPC码字的长度和码率以各种方式被限定。作为一示例，当LDPC码字的长度N为16200，且码率为4/15时，它可被限定为M1＝1080、M2＝10800、Q1＝3和Q2＝30。
矩阵A和C是包括与LDPC码字的LDPC信息字对应的矩阵元素的子矩阵。矩阵A可以是第一信息字子矩阵，矩阵C可以是第二信息字子矩阵。
详细地讲，矩阵A包括K列g行，矩阵C包括K+g列N-K-g行，其中，K是LDPC信息字(比特)的长度，N是LDPC码字的长度。此外，g是第一LDPC奇偶校验的长度，N-K-g是第二LDPC奇偶校验的长度。
同时，例如，矩阵A和矩阵C的第i列组的第0列中1所位于的行的索引可基于以下的表2来定义。在该示例中，属于相同组的列的数量(即，各个矩阵A和C中列重复的间隔)可以是360。
例如，当LDPC码字的长度N是16200并且码率是4/15时，在矩阵A和矩阵C的第i列组的第0列中1所位于的行的索引可如下。
【表2】
i 第i列组的第0列中1所位于的行的索引
0 19 585 710 3241 3276 3648 6345 9224 9890 10841
1 181 494 894 2562 3201 4382 5130 5308 6493 10135
2 150 569 919 1427 2347 4475 7857 8904 9903
3 1005 1018 1025 2933 3280 3946 4049 4166 5209
4 420 554 778 6908 7959 8344 8462 10912 11099
5 231 506 859 4478 4957 7664 7731 7908 8980
6 179 537 979 3717 5092 6315 6883 9353 9935
7 147 205 830 3609 3720 4667 7441 10196 11809
8 60 1021 1061 1554 4918 5690 6184 7986 11296
9 145 719 768 2290 2919 7272 8561 9145 10233
10 388 590 852 1579 1698 1974 9747 10192 10255
11 231 343 485 1546 3155 4829 7710 10394 11336
12 4381 5398 5987 9123 10365 11018 11153
13 2381 5196 6613 6844 7357 8732 11082
14 1730 4599 5693 6318 7626 9231 10663
同时，尽管在以上示例中LDPC码字的长度为16200并且码率为4/15，但这仅是各种示例之一。因此，当LDPC码字的长度为64800或者当码率不同时，矩阵A和矩阵C的第i列组的第0列中1所位于的行的索引可按照各种方式来限定。
在下文中，将参照表2作为示例来描述矩阵A和矩阵C中1所位于的位置。
在表2中，LDPC码字的长度N为16200并且码率为4/15，在这种情况下，奇偶校验矩阵20可具有M1＝1080、M2＝10800、Q1＝3和Q2＝30。
这里，Q1是矩阵A中属于同一列组的列的循环移位的大小，Q2是矩阵C中属于同一列组的列的循环移位的大小。
此外，Q1＝M1/L、Q2＝M2/L、M1＝g、M2＝N-K-g和L表示矩阵A和矩阵C中的每一个中列样式重复的间隔(例如，360)的示例。
同时，在矩阵A和矩阵C中的每一个中，1所位于的行的索引可基于M1来确定。
例如，基于M1＝1080，矩阵A的第i列组的第0列中1所位于的行的位置可基于表2的索引之中的小于1080的值来确定，矩阵C的第i列组的第0列中1所位于的行的位置可基于表2的索引之中的等于或大于1080的值来确定。
详细地讲，在表2中，序列“19，585，710，3241，3276，3648，6345，9224，9890，10841”对应于第0列组。因此，在矩阵A的第0列组的第0列中，1可分别位于第19行、第585行以及第710行，并且在矩阵C的第0列组的第0列中，1可分别位于从矩阵A的第0行开始计数的第3241行、第3276行、第3648行、第6345行、第9224行、第9890行以及第10841行。
同时，在矩阵A的示例中，当1的位置被限定在每个列组的第0列中时，每个列组的其它列中1所位于的行的位置可被确定为循环移位了Q1。在矩阵C的示例中，当1的位置被限定在每个列组的第0列中时，每个列组的其它列中1所位于的行的位置可被确定为循环移位了Q2。
在前述示例中，在矩阵A的第0列组的第0列中，1位于第19行、第585行以及第710行。根据该示例，Q1＝3，因此在第0列组的第1列中1所位于的行的索引可以是22(＝19+3)、588(＝585+3)以及713(＝710+3)，并且在第0列组的第2列中1所位于的行的索引可以是25(＝22+3)、591(＝588+3)以及716(＝713+3)。
同时，在矩阵C的第0列组的第0列中，1位于第3241行、第3276行、第3648行、第6345行、第9224行、第9890行以及第10841行。根据该示例，Q2＝30，因此在第0列组的第1列中1所位于的行的索引可以是3271(＝3241+30)、3306(＝3276+30)、3678(＝3648+30)、6375(＝6345+30)、9254(＝9224+30)、9920(＝9890+30)以及10871(＝10841+30)，并且在第0列组的第2列中1所位于的行的索引可以是3301(＝3271+30)、3336(＝3306+30)、3708(＝3678+30)、6405(＝6375+30)、9284(＝9254+30)、9950(＝9920+30)以及10901(＝10871+30)。
按照上述方式，矩阵A和矩阵C的所有列组中1所位于的行的位置可被限定。
同时，矩阵B和矩阵D是均与第一LDPC奇偶校验比特和第二LDPC奇偶校验比特对应的子矩阵。矩阵B可被视为第一奇偶校验子矩阵，矩阵D可被视为第二奇偶校验子矩阵。
具体地讲，作为双对角结构或阶梯结构的矩阵B包括g列g行，作为单位矩阵(即，矩阵D变为单位矩阵)的矩阵D包括N-k-g列N-k-g行。
此外，作为零矩阵的矩阵Z包括N-K-g列g行。
因此，如图6中所示的奇偶校验矩阵20的结构可基于矩阵A、B、C、D和Z来限定。
因此，发送器100的LDPC编码器(未示出)可通过基于如图6中示出的奇偶校验矩阵20执行LDPC编码来产生LDPC码字。
根据这样的示例，在LDPC码字C＝(c0,c1,...,cN-2,cN-1)＝(i0,i1,...,iK-2,iK-1,p0,p1,...,pg-2,pg-1,p0',p1',...,pN-k-g-2,pN-k-g-1)中，第一LDPC奇偶校验(p0,p1,...,pg-2,pg-1)对应于第一奇偶校验子矩阵(即，矩阵B)，第二LDPC奇偶校验(p0',p1',...,pN-k-g-2,pN-k-g-1)对应于第二奇偶校验子矩阵(即，矩阵D)。
同时，具有如图6中所示的结构的奇偶校验矩阵20可被视为有具有两个不同结构的奇偶校验矩阵的组合形式。
也就是说，奇偶校验矩阵20可被视为具有包括矩阵A及矩阵B的第一奇偶校验矩阵和包括矩阵C及矩阵D的第二奇偶校验矩阵的组合形式。换句话说，奇偶校验矩阵20可包括作为双对角矩阵的奇偶校验子矩阵以及作为单位矩阵的奇偶校验子矩阵。
同时，根据示例性实施例的接收器可接收上述叠加编码信号并从叠加编码信号产生第一信号和第二信号。如上所述，第一信号对应于上层，第二信号对应于下层。
图7是被提供用于解释根据示例性实施例的接收器的构造的框图。
参照图7，接收器100可包括第一BICM解码器200、奇偶校验产生器300和第二BICM解码器400。
第一BICM解码器200可处理叠加编码信号并产生第一信号。这里，第一信号可对应于上层。
为了该目的，如图8A中所示，第一BCIM解码器200可包括第一解映射器210、第一解交织器220、第一LDPC解码器230和第一BCH解码器240，或者如图8B中所示，第一BICM解码器200可包括第一解映射器210、第一解交织器220、第一LDPC解码器230和第一CRC解码器250。
第一解映射器210执行对叠加编码信号的解调。
具体地讲，第一解映射器210对叠加编码信号进行解调以产生对数似然比(LLR)值，并将LLR值输出到第一解交织器220。
根据这样的示例，第一解映射器210可基于应用于与上层相应的第一信号的调制方法来对叠加编码信号执行解调。例如，当发送器100使用QPSK方法对与上层对应的第一信号进行调制时，第一解映射器210可基于QPSK方法对叠加编码信号进行解调。
这里，LLR值可以是从发送器100发送的比特为0的概率与该比特为1的概率之比的对数值。可选择地，LLR值可以是根据从发送器100发送的比特为0或1的概率所属的区间而确定的代表值。
第一解交织器220对来自第一解映射器210的输出进行解交织。
具体地讲，第一解交织器220被配置为对应于发送器100的第一交织器112，以对在第一交织器112执行的交织操作进行逆转，由此对LLR值进行解交织并将经过解交织的LLR值输出到第一LDPC解码器230。
第一LDPC解码器230对来自第一解交织器220的输出进行LDPC解码。
具体地讲，第一LDPC解码器230被配置为对应于发送器100的第一BICM编码器110的LDPC编码器(未示出)，以使用经过解交织的LLR值执行LDPC解码，由此恢复LDPC信息字和LDPC奇偶校验(多个奇偶校验比特)。
根据这样的示例，第一LDPC解码器230可执行各种方法的LDPC解码。例如，第一LDPC解码器230可基于和积算法通过迭代解码执行LDPC解码，由此通过硬判决确定比特值并恢复LDPC码字的LDPC信息比特。
同时，第一LDPC解码器230可基于在第一编码器111中用来进行LDPC编码的奇偶校验矩阵来执行LDPC解码。
例如，当具有如图5中所示的结构的奇偶校验矩阵在LDPC编码期间被使用时，第一LDPC解码器230可基于具有如图5中示出的结构的奇偶校验矩阵10来执行LDPC解码，由此恢复LDPC信息字。也就是说，第一LDPC解码器230可恢复与信息字子矩阵11对应的LDPC信息字以及与具有双对角矩阵结构的奇偶校验子矩阵12对应的LDPC奇偶校验。
因此，当LDPC编码使用了具有如图6中所示的结构的奇偶校验矩阵20时，第一LDPC解码器230可通过基于具有如图6中示出的结构的奇偶校验矩阵20执行LDPC解码来恢复LDPC信息字。也就是说，第一LDPC解码器230可恢复与信息字子矩阵对应的LDPC信息字、与具有双对角矩阵结构的第一奇偶校验子矩阵对应的第一LDPC奇偶校验、以及与第二奇偶校验子矩阵对应的第二LDPC奇偶校验。
同时，关于在LDPC编码期间使用的奇偶校验矩阵的信息可被预先存储在接收器1000中或者从发送器100提供。
此外，如图8A中所示，第一LDPC解码器230可将通过进行LDPC解码而恢复的LDPC信息字输出到第一BCH解码器240，或者如图8B中所示，第一LDPC解码器230可将通过进行LDPC解码而恢复的LDPC信息字输出到第一CRC解码器250。
第一BCH解码器240对来自第一LDPC解码器230的输出进行BCH解码并产生第一信号。这里，第一BCH解码器240具有与发送器100的第一BICM编码器110的BCH编码器(未示出)相应的配置。
具体地讲，由于从第一LDPC解码器230输出的LDPC信息由BCH信息字和BCH奇偶校验形成，因此第一BCH解码器240可通过使用从第一LDPC解码器230输出的BCH奇偶校验对BCH码字的差错进行校正来恢复BCH信息字。
同时，第一CRC解码器250对来自第一LDPC解码器230的输出进行CRC解码并产生第一信号。这里，第一CRC解码器250具有与发送器100的第一BICM编码器110的CRC编码器(未示出)相应的配置。
具体地讲，由于从第一LDPC解码器230输出的LDPC信息字由CRC信息字和CRC奇偶校验形成，因此第一CRC解码器250可通过使用从第一LDPC解码器230输出的CRC奇偶校验执行CRC解码来确定CRC码字中的差错的存在。
这里，BCH信息字和CRC信息字是形成流的比特(即，将通过发送器100发送的比特)，并且这些比特可构成与上层相应的第一信号。例如，第一BCH解码器240和第一CRC解码器250可输出形成图1的流A的比特。
返回参照图7，奇偶校验产生器300可基于在第一BICM解码器200进行解码的结果来产生在第二BICM解码器400中进行解码所使用的奇偶校验。
在该示例中，奇偶校验产生器300可基于在第一编码器111进行LDPC编码所使用的奇偶校验矩阵来产生奇偶校验。
首先，当发送器100的第一编码器111基于具有如图5中所示的结构的奇偶校验矩阵10执行了LDPC编码时，奇偶校验产生器300可用下述方法产生奇偶校验。这里，由奇偶校验产生器300产生的奇偶校验是新的奇偶校验，其中，该新的奇偶校验不是如下所述的在第一BICM解码器200恢复的奇偶校验。
当LDPC码字具有差错时，奇偶校验产生器300可基于在第一BCH解码器240进行BCH解码的结果确定在通过在第一LDPC解码器230进行LDPC解码而恢复的LDPC信息字中是否存在差错。
为了该目的，第一LDPC解码器230可确定在LDPC码字中是否存在差错，并将确定的结果提供给奇偶校验产生器300。
具体地讲，第一LDPC解码器230可使用在第一编码器111进行LDPC编码期间所使用的奇偶校验矩阵，确定通过进行LDPC解码而恢复的LDPC信息字和LDPC奇偶校验中的至少一个中的差错的存在。
如上所述，LDPC编码是产生满足H·CT＝0的LDPC码字的处理。
因此，当在通过在第一LDPC解码器230进行LDPC解码而恢复的LDPC信息字或LDPC奇偶校验中不存在差错时，将通过进行LDPC解码而恢复的LDPC信息字和LDPC奇偶校验与在LDPC编码期间使用的奇偶校验矩阵相乘的乘积将是“0”。
因此，第一LDPC解码器230将通过进行LDPC解码而恢复的LDPC信息字和LDPC奇偶校验与在LDPC编码期间使用的奇偶校验矩阵相乘，并可通过确定这样相乘的乘积是否为“0”来确定通过进行LDPC解码而恢复的LDPC信息字和LDPC奇偶校验中的至少一个是否包括差错。
同时，H·CT＝0由以下等式形成，在该等式中，将奇偶校验矩阵的每一列与LDPC码字比特相乘的乘积之和为“0”。这里，每个等式被称为“奇偶校验等式”。并且奇偶校验等式的左侧的值被称为“LDPC校验子值”(或校验子奇偶校验值)。
因此，为了确定在通过进行LDPC解码而恢复的LDPC信息字和LDPC奇偶校验中的至少一个中是否存在差错，通过进行LDPC解码而恢复的LDPC信息字和LDPC奇偶校验与在LDPC编码期间使用的奇偶校验矩阵相乘，并且确定这样相乘的乘积是否为“0”。这里，该过程可被称为确定LDPC校验子值是否为“0”的操作。
如上所述，第一LDPC解码器230可确定在通过进行LDPC解码而恢复的LDPC信息字和LDPC奇偶校验中的至少一个中是否存在差错，并将确定的结果提供给奇偶校验产生器300。因此，奇偶校验产生器300也可基于从第一LDPC解码器30提供的确定的结果，确定通过进行LDPC解码而恢复的LDPC信息字和LDPC奇偶校验中的至少一个是否具有差错。
同时，第一BCH解码器240可向奇偶校验产生器300提供关于LDPC信息字中的差错的存在以及存在差错的比特的位置的信息。
一般来说，在BCH解码中，当BCH解码成功并且这样的差错校正可行时，可准确地知道经过差错校正的比特的位置。例如，在BCH解码的差错校正能力为12比特的数字视频广播-地面版本2(DVB-T2)的示例中，差错校正可达12比特，并且还可知道经过差错校正的比特的位置(即，知道哪个比特具有差错)。
因此，第一BCH解码器240对LDPC信息字执行BCH解码并确定LDPC信息字是否包含差错，如果包含，则确定产生差错的LDPC信息字比特(以下，“LDPC信息比特”)的位置，并将关于确定的位置的信息提供给奇偶校验产生器300。
因此，奇偶校验产生器300确定LDPC信息字是否具有差错，如果具有差错，则基于从第一BCH解码器240提供的信息来确定产生差错的LDPC信息比特的位置。
作为结果，奇偶校验产生器300可基于从第一LDPC解码器230提供的信息来确定通过进行LDPC解码而恢复的LDPC信息字是否包含差错，如果确定LDPC码字包含差错，则可基于从第一BCH解码器240提供的信息来确定LDPC信息字是否包含差错以及存在差错的LDPC信息比特。
同时，奇偶校验产生器300可使用信息部分奇偶校验(IPPC)表达式来产生LDPC奇偶校验。这里，通过奇偶校验产生器300产生的LDPC奇偶校验与通过在LDPC解码器230进行LDPC解码而恢复的LDPC奇偶校验有所区别。它们可彼此相同或不同。
IPPC表达式是指奇偶校验等式的一部分。在下文中，将更详细地描述IPPC表达式以及依据在LDPC信息字中是否存在差错来使用IPPC表达式产生LDPC奇偶校验的方法。
图9是被提供用于解释根据示例性实施例的IPPC等式的示图；
参照图9，当奇偶校验矩阵为H 910时，满足针对(i0,i1,i2,i3,i4,i5)的H·CT＝0的LDPC奇偶校验比特为(p0,p1,p2,p3,p4,p5)，并且作为LDPC编码的结果，LDPC码字C(＝i0,i1,i2,i3,i4,i5,p0,p1,p2,p3,p4,p5)(920)可被产生。
这里，形成H·CT＝0的各个等式表示奇偶校验等式930。
同时，由于奇偶校验矩阵H 910由信息字子矩阵911和奇偶校验子矩阵912形成，因此奇偶校验等式930可由基于信息字子矩阵911而产生的表达式和基于奇偶校验子矩阵912而产生的表达式形成。
根据该示例，在奇偶校验等式930中，基于信息字子矩阵911而产生的表达式可被定义为IPPC表达式940。也就是说，IPPC表达式表示在信息字子矩阵911的多个行中与1所位于的多个列相应的LDPC信息比特的各自的和。
例如，在信息字子矩阵911的第0行(其中，在第0行，1位于第0列至第5列之中的第0列和第3列)中，针对信息字子矩阵911的第0行的IPPC表达式将是分别与第1个列和第4个列对应的LDPC信息比特之和
Figure BDA0001485393290000231
此外，在信息字子矩阵911的第1行(其中，在第1行，在第2列和第5列具有1)中，针对信息字子矩阵911的第1行的IPPC表达式将是与所述第2列和第5列对应的LDPC信息比特之和
Figure BDA0001485393290000232
此外，在信息字子矩阵911的第2行(其中，第2行，在第0列和第4列具有1)中，针对信息字子矩阵911的第2行的IPPC表达式将是分别与所述第0列和第4列对应的LDPC信息比特之和
Figure BDA0001485393290000233
此外，在信息字子矩阵911的第3行(其中，在第3行，在第1列和第2列具有1)中，针对信息字子矩阵911的第3行的IPPC表达式将是分别与所述第1列和第2列对应的LDPC信息比特之和
Figure BDA0001485393290000234
此外，在信息字子矩阵911的第4行(其中，在第4行，在第3列和第4列具有1)中，针对信息字子矩阵911的第4行的IPPC表达式将是分别与所述第3列和第4列对应的LDPC信息比特之和
Figure BDA0001485393290000235
此外，在信息字子矩阵911的第5行(其中，在第5行，在第1列和第5列具有1)中，针对信息字子矩阵911的第5行的IPPC表达式将是分别与所述第1列和第5列对应的LDPC信息比特之和
Figure BDA0001485393290000236
同时，奇偶校验产生器300可使用IPPC表达式(诸如IPPC表达式940)来产生LDPC奇偶校验。
为了该目的，接收器1000可预先存储关于与奇偶校验矩阵910或1010对应的IPPC表达式。因此，奇偶校验产生器300可通过将通过进行LDPC解码而恢复的LDPC信息比特或通过BCH解码而被校正了差错的LDPC信息比特代入IPPC表达式来计算IPPC表达式的值。
首先，当通过进行LDPC解码而恢复的LDPC信息比特不包含差错时，奇偶校验产生器300可基于IPPC表达式来产生与通过进行LDPC解码而恢复的LDPC信息比特相应的LDPC奇偶校验。
具体地讲，考虑到奇偶校验矩阵912是双对角矩阵，奇偶校验产生器300可将通过在LDPC解码器230进行LDPC解码而恢复的LDPC奇偶校验比特依次累加到IPPC表达式值来产生LDPC奇偶校验。
以上被称为“基于累加器的使用IPPC的编码(基于ACC的IPPC编码)”，以下将参照图10对此进行详细描述。
图10是被提供用于解释根据示例性实施例的使用IPPC表达式产生LDPC奇偶校验的方法的示图。
参照图10，为了便于解释，假设奇偶校验矩阵和IPPC表达式如图9中所示被定义。
如上所述，奇偶校验等式由基于信息字子矩阵而产生的表达式(即，IPPC表达式)与基于奇偶校验子矩阵而产生的表达式之和来表示。
这里，考虑到奇偶校验子矩阵是双对角矩阵，可通过将IPPC表达式值加到先前计算出的LDPC奇偶校验比特来计算LDPC奇偶校验比特。
这里，参照图10，通过将奇偶校验矩阵1010的第0行乘以LDPC码字比特1020而产生的奇偶校验等式1031为
Figure BDA0001485393290000241
因此，LDPC奇偶校验比特p0可被计算为
Figure BDA0001485393290000242
这里，考虑到
Figure BDA0001485393290000243
是通过将信息字子矩阵的第0行乘以LDPC信息比特而产生的IPPC表达式1041，奇偶校验产生器300可产生具有IPPC表达式值
Figure BDA0001485393290000244
的LDPC奇偶校验比特p0。因此，p0＝t0(1051)。
此外，通过将奇偶校验矩阵1010的第1行乘以LDPC码字比特1020而产生的奇偶校验等式1032为
Figure BDA0001485393290000245
因此，LDPC奇偶校验比特p1可被计算为
Figure BDA0001485393290000246
这里，考虑到
Figure BDA0001485393290000247
是通过将信息字子矩阵的第1行乘以LDPC信息比特而产生的IPPC表达式1042，奇偶校验产生器300可通过将LDPC奇偶校验比特p0与IPPC表达式值
Figure BDA0001485393290000248
相加(即，二进制相加)来产生LDPC奇偶校验比特p1。因此，
Figure BDA0001485393290000249
此外，通过将奇偶校验矩阵1010的第2行乘以LDPC码字比特1020而产生的奇偶校验等式1033为
Figure BDA00014853932900002410
因此，LDPC奇偶校验比特p2可被计算为
Figure BDA00014853932900002411
这里，考虑到
Figure BDA00014853932900002412
是通过将信息字子矩阵的第2行乘以LDPC信息比特而产生的IPPC表达式1043，奇偶校验产生器300可通过将LDPC奇偶校验比特p1与IPPC表达式值
Figure BDA00014853932900002413
相加来产生LDPC奇偶校验比特p2。因此，
Figure BDA00014853932900002414
此外，通过将奇偶校验矩阵1010的第3行乘以LDPC码字比特1020而产生的奇偶校验等式1034为
Figure BDA0001485393290000251
因此，LDPC奇偶校验比特p3可被计算为
Figure BDA0001485393290000252
这里，考虑到
Figure BDA0001485393290000253
是通过将信息字子矩阵的第3行乘以LDPC信息比特而产生的IPPC表达式1044，奇偶校验产生器300可通过将LDPC奇偶校验比特p2与IPPC表达式值
Figure BDA0001485393290000254
相加来产生LDPC奇偶校验比特p3。因此，
Figure BDA0001485393290000255
此外，通过将奇偶校验矩阵1010的第4行乘以LDPC码字比特1020而产生的奇偶校验等式1035为
Figure BDA0001485393290000256
因此，LDPC奇偶校验比特p4可被计算为
Figure BDA0001485393290000257
这里，考虑到
Figure BDA0001485393290000258
是通过将信息字子矩阵的第4行乘以LDPC信息比特而产生的IPPC表达式1045，奇偶校验产生器300可通过将LDPC奇偶校验比特p3与IPPC表达式值
Figure BDA0001485393290000259
相加来产生LDPC奇偶校验比特p4。因此，
Figure BDA00014853932900002510
此外，通过将奇偶校验矩阵1010的第5行乘以LDPC码字比特1020而产生的奇偶校验等式1036为
Figure BDA00014853932900002511
因此，LDPC奇偶校验比特p5可被计算为
Figure BDA00014853932900002512
这里，考虑到
Figure BDA00014853932900002513
是通过将信息字子矩阵的第5行乘以LDPC信息比特而产生的IPPC表达式1046，奇偶校验产生器300可通过将LDPC奇偶校验比特p4与IPPC表达式值
Figure BDA00014853932900002514
相加来产生LDPC奇偶校验比特p5。因此，
Figure BDA00014853932900002515
如上所述，考虑到奇偶校验子矩阵是双对角矩阵，奇偶校验产生器300可通过将构成通过在LDPC解码器230进行LDPC解码而恢复的LDPC奇偶校验的LDPC奇偶校验比特累加到IPPC表达式值来产生LDPC奇偶校验。
同时，当通过进行LDPC解码而恢复的LDPC信息字包含差错时，奇偶校验产生器300可基于BCH解码的结果来确定通过进行LDPC解码而恢复的LDPC信息字中的产生差错的比特的位置，通过翻转与产生差错的比特对应的IPPC表达式值来校正差错，并基于经过翻转的IPPC表达式值来产生与经过差错校正的LDPC信息字对应的LDPC奇偶校验。
在上述示例中，奇偶校验产生器300可基于从第一BCH解码器240提供的关于LDPC信息的产生差错的比特的位置的信息来确定LDPC信息字的产生差错的比特的位置。
同时，考虑到IPPC表达式是由LDPC信息比特之和来表示，在通过进行LDPC解码而恢复的LDPC信息字中的差错的存在可被解释为指示在IPPC表达式中的差错的存在。因此，当LDPC信息字包括差错时，在不执行单独的IPPC表达式的校正的情况下不能产生准确的LDPC奇偶校验。
因此，如以下将参照图11更详细地描述的，奇偶校验产生器300可通过翻转与LDPC信息字中的产生差错的比特相关联的IPPC表达式值并随后将LDPC奇偶校验比特顺序地累加到经过翻转的IPPC表达式值来产生LDPC奇偶校验比特。
图11是被提供用于解释根据示例性实施例的使用IPPC表达式产生LDPC奇偶校验的方法的示图。
在图11中，为了便于解释，假设奇偶校验矩阵和IPPC表达式如图9中所示被定义。
当LDPC信息字包括差错时，奇偶校验产生器300可翻转与产生差错的LDPC信息比特相关联的LDPC表达式值。
这里，与产生差错的LDPC信息比特相关联的LDPC表达式可指基于产生差错的LDPC信息比特而产生的IPPC表达式。
换句话说，由于IPPC表达式是通过将信息字子矩阵的多个行与LDPC信息比特相乘而产生的，因此IPPC表达式可被表示为信息字子矩阵的多个行之中的与1所在的列相乘的LDPC信息比特之和。
这里，在与产生差错的LDPC信息比特相乘的列中存在1的行所对应的IPPC表达式被称为与产生差错的LDPC信息比特相关联的IPPC表达式。
例如，如图11中所示，假设在LDPC信息比特i2中存在差错。
在该示例中，在进行LDPC编码期间LDPC信息比特i2与信息字子矩阵1110的第2列相乘，因此，与在第2列中存在1的行对应的LDPC表达式(即，与第1行对应的IPPC表达式
Figure BDA0001485393290000261
以及与第3行对应的IPPC表达式
Figure BDA0001485393290000262
)可与产生差错的LDPC信息比特i2相关联。也就是说，包括LDPC信息比特i2的IPPC表达式可以是与产生差错的LDPC信息比特i2相关联的IPPC表达式。
这里，奇偶校验产生器300可翻转与产生差错的LDPC信息比特i2相关联的IPPC表达式，并顺序地将LDPC奇偶校验比特与经过翻转的IPPC表达式值相加，由此产生LDPC奇偶校验。
例如，如图11中所示，当与信息字子矩阵1110的第1行对应的IPPC表达式值
Figure BDA0001485393290000263
为0时，奇偶校验产生器300可翻转所述值t1以将与所述第1行对应的IPPC表达式值校正为1(＝t1')。
此外，当与信息字子矩阵1110的第3行对应的IPPC表达式值
Figure BDA0001485393290000271
为1时，奇偶校验产生器300可翻转所述值t3以将与所述第3行对应的IPPC表达式值校正为0(＝t3')。
奇偶校验产生器300随后可基于经过校正的IPPC表达式值来产生LDPC奇偶校验比特。
在该示例中，考虑到奇偶校验矩阵是双对角矩阵，奇偶校验产生器300可通过将IPPC表达式值与先前计算的LDPC奇偶校验比特相加来产生LDPC奇偶校验比特中的每个比特。此时，当IPPC表达式值由于在LDPC信息比特中产生的差错而被校正时，经过校正的IPPC表达式值可被使用。
除了使用了经过校正的IPPC表达式值以外，在该示例中产生LDPC奇偶校验比特的方法与图10中所示的相同。
例如，参照图11，由于与信息字子矩阵1110的第1行对应的IPPC表达式值被校正为t1'，并且与信息字子矩阵1110的第3行对应的IPPC表达式值被校正为t3'，因此奇偶校验产生器300可产生LDPC奇偶校验比特p0(＝t0)(1121)、
Figure BDA0001485393290000272
Figure BDA0001485393290000273
以及
Figure BDA0001485393290000274
如上所述，由于IPPC表达式值被预先存储并且被用于产生LDPC奇偶校验，因此与LDPC奇偶校验通过H·CT＝0处理来产生的情况相比，复杂度被降低。
图12是被提供用于解释根据示例性实施例的用于产生LDPC奇偶校验的方法的流程图。
参照图12，在S1210，对输入信号(诸如叠加编码信号)执行上层LDPC解码以产生上层信号。在S1220，首先基于在S1210执行的上层LDPC解码的结果来确定LDPC校验子值是否为0。也就是说，叠加编码信号被LDPC解码，随后确定通过进行上层LDPC解码而恢复的LDPC信息字和LDPC奇偶校验中的至少一个是否具有差错。
在S1220-是，当确定LDPC校验子值为0时，在S1230，基于通过进行LDPC解码而恢复的LDPC信息字和LDPC奇偶校验，执行基层LDPC解码以产生基层信号。以下将更详细地描述基层LDPC解码。
同时，在S1220-否，当LDPC校验子值不为0时，在S1240，对通过进行上层LDPC解码而恢复的LDPC信息字执行BCH解码。
随后，基于BCH解码的结果，确定LDPC信息字是否包含差错。也就是说，在S1250，确定LDPC信息字的LDPC信息比特中的差错的数量是否为0。
在S1250-是，当确定LDPC信息比特中的差错的数量为0时，在S1260，执行基于ACC的IPPC编码。也就是说，当LDPC信息不包括差错时，先前存储的IPPC表达式值被用于通过基于ACC的IPPC编码来产生LDPC奇偶校验比特。然后，在S1230，基于指示无差错的LDPC信息比特的信息以及通过基于ACC的IPPC编码而产生的LDPC奇偶校验比特，执行基层LDPC解码以产生基层信号。
同时，在S1250-否，当确定LDPC信息比特中的差错的数量不为0时，在S1260，确定在1260是否能够通过BCH解码来校正所述差错。也就是说，确定是否能够通过BCH解码来校正LDPC信息比特中的差错。
在S1270-否，当确定通过BCH解码不能进行差错校正时，在S1280，通过例外处理舍弃上层信号。
在S1270-是，当确定通过BCH解码能够进行差错校正并且因此差错被校正时，在S1290，IPPC表达式值被校正，并且在S1260，基于经过校正的IPPC表达式值来执行基于ACC的IPPC编码。然后，在S1230，基于经过差错校正的LDPC信息比特和通过基于ACC的IPPC编码而产生的LDPC奇偶校验比特，执行基层LDPC解码以产生基层信号。
同时，如以上示例中，LDPC奇偶校验(即，LDPC奇偶校验比特)可通过基于ACC的IPPC编码来产生，但示例性实施例不限于此。因此，如图13和图14所示，可通过除了基于ACC的IPPC编码以外的方法来产生LDPC奇偶校验。
图13是被提供用于解释根据另一示例性实施例的用于产生LDPC奇偶校验的方法的流程图。
参照图13，在S1310，执行上层LDPC解码以从接收到的叠加编码信号产生上层信号。在S1320，确定LDPC校验子值是否为0。也就是说，叠加编码信号被LDPC解码，并确定通过进行上层LDPC解码而恢复的LDPC信息字和LDPC奇偶校验中的至少一个是否包括差错。
在S1320-是，当确定LDPC校验子值为0时，基于通过进行上层LDPC解码而恢复的LDPC信息字和LDPC奇偶校验，执行基层LDPC解码以产生基层信号。
同时，在S1320-否，当确定LDPC校验子值不为0时，在S1340，对通过进行上层LDPC解码而恢复的LDPC信息字执行BCH解码。
随后，基于BCH解码的结果，确定LDPC信息字是否包括差错。也就是说，在S1350，确定LDPC信息字的LDPC信息比特的差错的数量是否为0。
在S1350-是，当确定LDPC信息比特的差错的数量为0时，在S1360，执行基于ACC的IPPC编码。也就是说，当LDPC信息字不包括差错时，通过使用先前存储的IPPC表达式值来产生LDPC奇偶校验。然后，在S1330，基于指示无差错的LDPC信息比特的信息以及所产生的LDPC奇偶校验比特，执行基层LDPC解码以产生基层信号。
同时，在S1350-否，当确定LDPC信息比特中的差错的数量不为0时，在S1360，确定是否能够通过BCH解码来校正所述差错。也就是说，确定是否能够通过BCH解码来校正LDPC信息比特中的差错。
在S1370-否，当确定通过BCH解码不能进行差错校正时，在S1380，通过例外处理舍弃上层信号。
同时，在S1370-是，当确定能够进行差错校正并且因此差错被校正时，在S1390，基于经过差错校正的LDPC信息比特来执行LDPC编码。通过所述LDPC编码，通过H·CT＝0处理产生了LDPC奇偶校验，这与通过使用IPPC表达式值进行编码的操作不同。也就是说，如图7中所示的奇偶校验产生器300基于通过进行BCH解码校正了差错的LDPC信息比特来产生满足奇偶校验等式H·CT＝0的LDPC奇偶校验比特。在该示例中，奇偶校验矩阵H可以是用于在发送器100进行LDPC编码的奇偶校验矩阵，并且关于该奇偶校验矩阵的信息可连同叠加编码信号一起从发送器100被提供给接收器1200。在S1330，随后基于经过差错校正的LDPC信息比特和通过进行LDPC编码而产生的LDPC奇偶校验比特执行基层LDPC解码，以产生基层信号。
图14是被提供用于解释根据另一示例性实施例的用于产生LDPC奇偶校验的方法的流程图。
参照图14，在S1410，首先，对输入的叠加编码信号执行上层LDPC解码以产生上层信号。在S1220，确定LDPC校验子值是否为0。也就是说，叠加编码信号被LDPC解码，并且确定通过进行LDPC解码而恢复的LDPC信息字和LDPC奇偶校验中的至少一个是否包括差错。
在S1420-是，当确定LDPC校验子值为0时，在S1430，基于通过进行LDPC解码而恢复的LDPC信息字，执行基层LDPC解码以产生基层信号。
同时，在S1420-否，当确定LDPC校验子值不为0时，在S1440，对通过进行上层LDPC解码而恢复的LDPC信息字执行BCH解码。
随后，基于BCH解码的结果，在S1450，确定LDPC信息字中存在的差错是否能够通过BCH解码来校正。也就是说，确定是否能够用BCH解码来校正LDPC信息比特中包括的差错。
在S1450-否，当确定不能进行差错校正时，在S1460，通过例外处理舍弃上层信号。
同时，在S1450-是，如果确定能够进行差错校正并且因此差错被校正，则在S1470，基于经过差错校正的LDPC信息比特来执行LDPC编码。在S1430，随后基于经过差错校正的LDPC信息比特和通过进行LDPC编码而产生的LDPC奇偶校验比特执行基层LDPC解码，以产生基层信号。
同时，如以上示例，可确定LDPC校验子值是否为0，如果不为0(即，如果在通过进行LDPC解码而恢复的LDPC码字中存在差错)，则可执行BCH解码，但是这仅是示例性实施例之一。
因此，在无需单独确定LDPC校验子值是否为0的情况下，可对通过进行LDPC解码而恢复的LDPC信息字执行BCH解码，并可基于BCH解码的结果来产生LDPC奇偶校验。可选择地，即使当LDPC校验子值为0时，也可对通过进行LDPC解码而恢复的LDPC信息字执行BCH解码，并可基于BCH解码的结果来产生LDPC奇偶校验。
同时，当第一编码器111基于具有如图6中所示的结构的奇偶校验矩阵(即，奇偶校验矩阵20)执行了LDPC编码时，奇偶校验产生器300可根据下述方法产生LDPC奇偶校验。
首先，当通过进行LDPC解码而恢复的LDPC信息字和第一LDPC奇偶校验中的至少一个包括差错时，可基于BCH解码的结果来确定通过进行LDPC解码而恢复的LDPC信息字是否包括差错。
为了该目的，第一LDPC解码器230可确定通过进行LDPC解码而恢复的LDPC信息字和第一LDPC奇偶校验中的至少一个是否包括差错，并将关于差错的存在的信息提供给奇偶校验产生器300。
具体地讲，第一LDPC解码器230可使用在第一编码器111进行LDPC编码期间使用的第一奇偶校验矩阵(即，由图6中的矩阵A和矩阵B形成的奇偶校验矩阵)来确定通过进行LDPC解码而恢复的LDPC信息字和第一LDPC奇偶校验中的至少一个是否包括差错。
如上所述，LDPC编码是一种产生满足H·CT＝0的LDPC码字的处理。
因此，当在通过进行LDPC解码而恢复的LDPC信息字和第一LDPC奇偶校验中不存在差错时，将通过进行LDPC解码而恢复的LDPC信息字和第一LDPC奇偶校验与在LDPC编码期间使用的第一奇偶校验矩阵相乘的乘积将为“0”。
因此，第一LDPC解码器230可将通过进行LDPC解码而恢复的LDPC信息字和第一LDPC奇偶校验与在进行LDPC编码期间使用的第一奇偶校验矩阵相乘，并通过确定这样相乘的乘积是否为“0”来确定通过进行LDPC解码而恢复的LDPC信息字和第一LDPC奇偶校验中的至少一个是否包括差错。
在该示例中，基于第一奇偶校验矩阵产生的奇偶校验等式的左侧值可被称为用于第一奇偶校验矩阵的LDPC校验子值。
也就是说，第一LDPC解码器230可将通过进行LDPC解码而恢复的LDPC信息字和第一LDPC奇偶校验与在LDPC编码期间使用的第一奇偶校验矩阵相乘，并通过确定这样相乘的乘积是否为“0”来确定通过进行LDPC解码而恢复的LDPC信息字和第一LDPC奇偶校验中的至少一个是否包括差错。
如上所述，第一LDPC解码器230可确定通过进行LDPC解码而恢复的LDPC信息字和第一LDPC奇偶校验中的至少一个是否包括差错，并将关于差错的存在的信息提供给奇偶校验产生器300。因此，奇偶校验产生器300可基于从第一LDPC解码器230提供的信息来确定通过进行LDPC解码而恢复的LDPC信息字和第一LDPC奇偶校验中的至少一个是否包括差错。
同时，第一BCH解码器240可将关于LDPC信息字是否包括差错以及关于存在差错的比特的位置的信息提供给奇偶校验产生器300。
一般来说，当解码成功并且因此差错校正可行时，BCH解码可提供准确的经过差错校正的比特的位置。
因此，第一BCH解码器240对LDPC信息字执行BCH解码并确定LDPC信息字是否包含差错，如果包含，则确定产生差错的LDPC信息比特的位置，并将关于确定的位置的信息提供给奇偶校验产生器300。
因此，奇偶校验产生器300确定LDPC信息字是否具有差错，如果具有差错，则基于从第一BCH解码器240提供的信息来确定产生差错的LDPC信息比特的位置。
作为结果，奇偶校验产生器300可基于从第一LDPC解码器230传送的信息来确定通过LDPC解码而恢复的LDPC信息字和第一LDPC奇偶校验中的至少一个是否包含差错，如果确定所述LDPC信息字和第一LDPC奇偶校验中的至少一个包含差错，则奇偶校验产生器300可基于从第一BCH解码器240传送的信息来确定所述LDPC信息字是否包含差错以及存在差错的LDPC信息比特。
同时，奇偶校验产生器300可使用IPPC表达式来产生LDPC奇偶校验。如先前所描述的，通过奇偶校验产生器300产生的LDPC奇偶校验与通过在LDPC解码器230进行LDPC解码而恢复的LDPC奇偶校验有所区别。它们可彼此相同或不同。
IPPC表达式表示奇偶校验等式的一部分并可包括第一IPPC表达式和第二IPPC表达式。在下文中，将更详细地描述IPPC表达式以及依据在LDPC信息字中是否存在差错来使用IPPC表达式产生LDPC奇偶校验的方法。
图15A和图15B是被提供用于解释根据示例性实施例的IPPC表达式的示图。
参照15A和图15B，当奇偶校验矩阵为H 1510时，满足针对LDPC信息比特(i0,i1,i2,i3,i4,i5)的H·CT＝0的LDPC奇偶校验比特为(p0,p1,p2,p3,p4,p5,p0',p1',p2',p3',p4',p5')，因此，LDPC码字1520C(＝i0,i1,i2,i3,i4,i5,p0,p1,p2,p3,p4,p5,p0',p1',p2',p3',p4',p5')可通过LDPC编码被产生。这里，由(p0,p1,p2,p3,p4,p5)形成的LDPC奇偶校验比特的一部分被称为“第一奇偶校验比特”，并且由(p0',p1',p2',p3',p4',p5')形成的LDPC奇偶校验比特的其它部分被称为“第二奇偶校验比特”。
这里，形成矩阵等式H·CT＝0的等式表示奇偶校验等式1530。
同时，由于奇偶校验矩阵H 1510由第一信息字子矩阵1511、第二信息字子矩阵1512、第一奇偶校验子矩阵1513和第二奇偶校验子矩阵1514形成，因此奇偶校验等式1530可由基于第一信息字子矩阵1511和第二信息字子矩阵1512而产生的等式以及基于第一奇偶校验子矩阵1513和第二奇偶校验子矩阵1514而产生的等式形成。
在该示例中，基于第一信息字子矩阵1511而产生的奇偶校验等式1530的一部分可被定义为第一IPPC表达式1541。也就是说，第一IPPC表达式中的每一个表示与第一信息字子矩阵1511的每一行中1所位于的列相应的LDPC信息比特之和。
此外，基于第二信息字子矩阵1512而产生的奇偶校验等式1530的另一部分可被定义为第二IPPC表达式1541。也就是说，第二IPPC表达式中的每一个表示与第二信息字子矩阵1512的每一行中1所位于的列相应的LDPC信息比特和第一奇偶校验比特之和。
例如，在第一信息字子矩阵1511的第0行(其中，在该第0行中，1存在于第0列至第5列之中的第2列和第5列)中，针对第一信息字子矩阵1511的第0行的第一IPPC表达式为
Figure BDA0001485393290000331
(即，分别与第2列和第5列对应的LDPC信息比特之和)。
此外，在第一信息字子矩阵1511的第1行(其中，在该第1行中，1存在于第1列和第4列)中，针对第一信息字子矩阵1511的第1行的第一IPPC表达式为
Figure BDA0001485393290000332
(即，分别与第1列和第4列对应的LDPC信息比特之和)。
此外，在第一信息字子矩阵1511的第2行(其中，在该第2行中，1存在于第0列和第2列)中，针对第一信息字子矩阵1511的第2行的第一IPPC表达式为
Figure BDA0001485393290000333
(即，分别与第0列和第2列对应的LDPC信息比特之和)。
此外，在第一信息字子矩阵1511的第3行(其中，在该第3行中，1存在于第3列和第4列)中，针对第一信息字子矩阵1511的第3行的第一IPPC表达式为
Figure BDA0001485393290000334
(即，分别与第3列和第4列对应的LDPC信息比特之和)。
此外，在第一信息字子矩阵1511的第4行(其中，在该第4行中，1存在于第0列和第5列)中，针对第一信息字子矩阵1511的第4行的第一IPPC表达式为
Figure BDA0001485393290000335
(即，分别与第0列和第5列对应的LDPC信息比特之和)。
此外，在第一信息字子矩阵1511的第5行(其中，在该第5行中，1存在于第1列和第3列)中，针对第一信息字子矩阵1511的第5行的第一IPPC表达式为
Figure BDA0001485393290000336
(即，分别与第1列和第3列对应的LDPC信息比特之和)。
同时，在第二信息字子矩阵1512的第0行(其中，在该第0行中，1存在于第0列至第11列之中的第2列、第5列、第6列和第9列)中，针对第二信息字子矩阵1512的第0行的第二IPPC表达式为
Figure BDA0001485393290000337
(即，分别与第2列、第5列、第6列和第9列对应的LDPC信息比特和第一LDPC奇偶校验比特之和)。
此外，在第二信息字子矩阵1512的第1行(其中，在该第1行中，1存在于第1列、第2列、第6列和第10列)中，针对第二信息字子矩阵1512的第1行的第二IPPC表达式为
Figure BDA0001485393290000341
(即，分别与第1列、第2列、第6列和第10列对应的LDPC信息比特和第一LDPC奇偶校验比特之和)。
此外，在第二信息字子矩阵1512的第2行(其中，在该第2行中，1存在于第1列、第5列、第9列和第10列)中，针对第二信息字子矩阵1512的第2行的第二IPPC表达式为
Figure BDA0001485393290000342
(即，分别与第1列、第5列、第9列和第10列对应的LDPC信息比特和第一LDPC奇偶校验比特之和)。
此外，在第二信息字子矩阵1512的第3行(其中，在该第3行中，1存在于第0列、第3列、第7列和第9列)中，针对第二信息字子矩阵1512的第3行的第二IPPC表达式为
Figure BDA0001485393290000343
(即，分别与第0列、第3列、第7列和第9列对应的LDPC信息比特和第一LDPC奇偶校验比特之和)。
此外，在第二信息字子矩阵1512的第4行(其中，在该第4行中，1存在于第0列、第4列、第8列和第9列)中，针对第二信息字子矩阵1512的第4行的第二IPPC表达式为
Figure BDA0001485393290000344
(即，分别与第0列、第4列、第8列和第9列对应的LDPC信息比特和第一LDPC奇偶校验比特之和)。
此外，在第二信息字子矩阵1512的第5行(其中，在该第5行中，1存在于第3列、第5列、第8列和第11列)中，针对第二信息字子矩阵1512的第5行的第二IPPC表达式为
Figure BDA0001485393290000345
(即，分别与第3列、第5列、第8列和第11列对应的LDPC信息比特和第一LDPC奇偶校验比特之和)。
同时，奇偶校验产生器300可使用IPPC表达式(诸如第一IPPC表达式1541和第二IPPC表达式1542)来产生LDPC奇偶校验。
为了该目的，接收器1000可预先存储与奇偶校验矩阵1510对应的IPPC表达式。
因此，奇偶校验产生器300可通过将通过进行LDPC解码而恢复的LDPC信息字比特或通过进行BCH解码而被校正了差错的LDPC信息字比特代入第一IPPC表达式来计算第一IPPC表达式值。此外，奇偶校验产生器300可通过将通过进行LDPC解码而恢复的LDPC信息字比特或通过进行BCH解码而被校正了差错的LDPC信息比特和第一LDPC奇偶校验比特代入第二IPPC表达式来计算第二IPPC表达式值。
首先，当在通过进行LDPC解码而恢复的LDPC信息比特和第一LDPC奇偶校验中不存在差错时，奇偶校验产生器300可基于IPPC表达式来产生与通过进行LDPC解码而恢复的LDPC信息比特和第一LDPC奇偶校验相应的第二LDPC奇偶校验。这里，由奇偶校验产生器300产生的第二LDPC奇偶校验与通过在LDPC解码器230进行LDPC解码而恢复的第二LDPC奇偶校验有所区别。它们可彼此相同或不同。
具体地讲，由于第二奇偶校验子矩阵1514是单位矩阵，奇偶校验产生器300可使用第二IPPC表达式值来产生第二LDPC奇偶校验。
在下文中，将参照图16更详细地解释用于基于第二IPPC表达式值产生第二LDPC奇偶校验的方法。
图16是被提供用于解释根据示例性实施例的用于基于第二IPPC表达式值产生第二LDPC奇偶校验的方法的示图。
在参照图16描述示例性实施例时，为便于解释，这里假设奇偶校验矩阵和第二IPPC表达式如图15中所示被定义。
由于第二奇偶校验子矩阵1614是单位矩阵，因此第二IPPC表达式值是由第二LDPC奇偶校验形成的第二LDPC奇偶校验。
例如，参照图16，由于通过将第二奇偶校验矩阵1610的第0行与LDPC码字比特1620相乘而产生的奇偶校验等式1631为
Figure BDA0001485393290000351
因此，LDPC奇偶校验比特p0'可被计算为
Figure BDA0001485393290000352
这里，由于
Figure BDA0001485393290000353
是通过将第二信息字子矩阵1612的第0行与LDPC码字1620的LDPC信息字比特和第一LDPC奇偶校验比特相乘而产生的第二IPPC表达式1641，因此，奇偶校验产生器300可产生具有第二IPPC表达式值
Figure BDA0001485393290000354
的LDPC奇偶校验比特p0'。因此，p0'＝s0(1651)。
此外，由于通过将第二奇偶校验矩阵1610的第1行与LDPC码字比特1620相乘而产生的奇偶校验等式1632为
Figure BDA0001485393290000355
因此，LDPC奇偶校验比特p1'可被计算为
Figure BDA0001485393290000356
这里，由于
Figure BDA0001485393290000357
是通过将第二信息字子矩阵1612的第1行与LDPC信息字比特和第一LDPC奇偶校验比特相乘而产生的第二IPPC表达式1642，因此，奇偶校验产生器300可产生具有第二IPPC表达式值
Figure BDA0001485393290000358
的LDPC奇偶校验比特p1'。因此，p1'＝s1(1652)。
此外，由于通过将第二奇偶校验矩阵1610的第2行与LDPC码字比特1620相乘而产生的奇偶校验等式1633为
Figure BDA0001485393290000361
因此，LDPC奇偶校验比特p2'可被计算为
Figure BDA0001485393290000362
这里，由于
Figure BDA0001485393290000363
是通过将第二信息字子矩阵1612的第2行与LDPC信息字比特和第一LDPC奇偶校验比特相乘而产生的第二IPPC表达式1643，因此，奇偶校验产生器300可产生具有第二IPPC表达式值
Figure BDA0001485393290000364
的LDPC奇偶校验比特p2'。因此，p2'＝s2(1653)。
此外，由于通过将第二奇偶校验矩阵1610的第3行与LDPC码字比特1620相乘而产生的奇偶校验等式1634为
Figure BDA0001485393290000365
因此，LDPC奇偶校验比特p3'可被计算为
Figure BDA0001485393290000366
这里，由于
Figure BDA0001485393290000367
是通过将第二信息字子矩阵1612的第3行与LDPC信息字比特和第一LDPC奇偶校验比特相乘而产生的第二IPPC表达式1644，因此，奇偶校验产生器300可产生具有第二IPPC表达式值
Figure BDA0001485393290000368
的LDPC奇偶校验比特p3'。因此，p3'＝s3(1654)。
此外，由于通过将第二奇偶校验矩阵1610的第4行与LDPC码字比特1620相乘而产生的奇偶校验等式1635为
Figure BDA0001485393290000369
因此，LDPC奇偶校验比特p4'可被计算为
Figure BDA00014853932900003610
这里，由于
Figure BDA00014853932900003611
是通过将第二信息字子矩阵1612的第4行与LDPC信息字比特和第一LDPC奇偶校验比特相乘而产生的第二IPPC表达式1645，因此，奇偶校验产生器300可产生具有第二IPPC表达式值
Figure BDA00014853932900003612
的LDPC奇偶校验比特p4'。因此，p4'＝s4(1655)。
此外，由于通过将第二奇偶校验矩阵1610的第5行与LDPC码字比特1620相乘而产生的奇偶校验等式1636为
Figure BDA00014853932900003613
因此，LDPC奇偶校验比特p5'可被计算为
Figure BDA00014853932900003614
这里，由于
Figure BDA00014853932900003615
是通过将第二信息字子矩阵1612的第5行与LDPC信息字比特和第一LDPC奇偶校验比特相乘而产生的第二IPPC表达式1646，因此，奇偶校验产生器300可产生具有第二IPPC表达式值
Figure BDA00014853932900003616
的LDPC奇偶校验比特p5'。因此，p5'＝s5(1656)。
按照上述方式，由于第二奇偶校验子矩阵1614是单位矩阵，奇偶校验产生器300可使用第二IPPC表达式值来产生第二LDPC奇偶校验比特。
同时，在上述示例性实施例中，当在通过进行LDPC解码而恢复的LDPC信息字和第一LDPC奇偶校验比特中不存在差错时，与通过进行LDPC解码而恢复的LDPC信息字和第一LDPC奇偶校验比特对应的第二LDPC奇偶校验是基于IPPC表达式产生的。然而，上述实施例仅是示例性实施例之一。
因此，奇偶校验产生器300可基于第一IPPC表达式来产生与通过进行LDPC解码而恢复的LDPC信息字对应的第一LDPC奇偶校验，并基于第二IPPC表达式来产生与通过进行LDPC解码而恢复的LDPC信息字和第一LDPC奇偶校验对应的第二LDPC奇偶校验。
同时，上述参照图16的方法可应用于通过将基于第一IPPC表达式而产生的第一LDPC奇偶校验以及通过进行LDPC解码而恢复的LDPC信息字代入第二IPPC表达式来产生第二LDPC奇偶校验的方法。
在下文中，将参照图17解释用于基于第一IPPC表达式值来产生第一IPPC奇偶校验比特的方法。
图17是被提供用于解释根据示例性实施例的用于使用第一IPPC表达式来产生第一LDPC奇偶校验的方法的示图。
在图17中，为便于解释，假设奇偶校验矩阵和第一IPPC表达式如图15A中所示被定义。
由于第一奇偶校验子矩阵1713是双对角矩阵，因此奇偶校验产生器300可通过将第一LDPC奇偶校验比特顺序地累加到第一IPPC表达式值来产生第一LDPC奇偶校验。
这里，由于奇偶校验矩阵1710的第一奇偶校验子矩阵1713具有如图5中示出的奇偶校验矩阵10的奇偶校验子矩阵12那样的双对角矩阵结构，因此以上参照图10描述的方法可在基于第一IPPC表达式值产生第一LDPC奇偶校验比特期间应用。
也就是说，由于第一奇偶校验子矩阵1713是双对角矩阵，因此可通过将第一IPPC表达式值与先前计算出的第一LDPC奇偶校验比特相加来计算第一LDPC奇偶校验比特。
例如，在图17中，由于通过将第一奇偶校验矩阵1710的第0行乘以LDPC码字比特1720而产生的奇偶校验等式1731为
Figure BDA0001485393290000371
因此LDPC奇偶校验比特p0可被计算为
Figure BDA0001485393290000372
这里，由于
Figure BDA0001485393290000373
是通过将第一信息字子矩阵1711的第0行乘以LDPC信息比特而产生的第一IPPC表达式1741，因此奇偶校验产生器300可产生具有第一IPPC表达式值
Figure BDA0001485393290000374
的LDPC奇偶校验比特p0。因此，p0＝t0(1751)。
此外，由于通过将第一奇偶校验矩阵1710的第1行乘以LDPC码字比特1720而产生的奇偶校验等式1732为
Figure BDA0001485393290000381
因此LDPC奇偶校验比特p1可被计算为
Figure BDA0001485393290000382
这里，由于
Figure BDA0001485393290000383
是通过将第一信息字子矩阵1711的第1行乘以LDPC信息比特而产生的第一IPPC表达式1742，因此奇偶校验产生器300可通过将LDPC奇偶校验比特p0与第一IPPC表达式值
Figure BDA0001485393290000384
Figure BDA0001485393290000385
相加来产生LDPC奇偶校验比特p1。因此，
Figure BDA0001485393290000386
此外，由于通过将第一奇偶校验矩阵1710的第2行乘以LDPC码字比特1720而产生的奇偶校验等式1733为
Figure BDA0001485393290000387
因此LDPC奇偶校验比特p2可被计算为
Figure BDA0001485393290000388
这里，由于
Figure BDA0001485393290000389
是通过将第一信息字子矩阵1711的第2行乘以LDPC信息比特而产生的第一IPPC表达式1743，因此奇偶校验产生器300可通过将LDPC奇偶校验比特p1与第一IPPC表达式值t2＝
Figure BDA00014853932900003810
相加来产生LDPC奇偶校验比特p2。因此，
Figure BDA00014853932900003811
此外，由于通过将第一奇偶校验矩阵1710的第3行乘以LDPC码字比特1720而产生的奇偶校验等式1734为
Figure BDA00014853932900003812
因此LDPC奇偶校验比特p3可被计算为
Figure BDA00014853932900003813
这里，由于
Figure BDA00014853932900003814
是通过将第一信息字子矩阵1711的第3行乘以LDPC信息比特而产生的第一IPPC表达式1742，因此奇偶校验产生器300可通过将LDPC奇偶校验比特p2与第一IPPC表达式值
Figure BDA00014853932900003815
相加来产生LDPC奇偶校验比特p3。因此，
Figure BDA00014853932900003816
此外，由于通过将第一奇偶校验矩阵1710的第4行乘以LDPC码字比特1720而产生的奇偶校验等式1735为
Figure BDA00014853932900003817
因此LDPC奇偶校验比特p4可被计算为
Figure BDA00014853932900003818
这里，由于
Figure BDA00014853932900003819
是通过将第一信息字子矩阵1711的第4行乘以LDPC信息比特而产生的第一IPPC表达式1735，因此奇偶校验产生器300可通过将LDPC奇偶校验比特p3与第一IPPC表达式值t4＝
Figure BDA00014853932900003820
相加来产生LDPC奇偶校验比特p4。因此，
Figure BDA00014853932900003821
此外，由于通过将第一奇偶校验矩阵1710的第5行乘以LDPC码字比特1720而产生的奇偶校验等式1736为
Figure BDA00014853932900003822
因此LDPC奇偶校验比特p5可被计算为
Figure BDA00014853932900003823
这里，由于
Figure BDA00014853932900003824
是通过将第一信息字子矩阵1711的第5行乘以LDPC信息比特而产生的第一IPPC表达式1746，因此奇偶校验产生器300可通过将LDPC奇偶校验比特p4与第一IPPC表达式值
Figure BDA00014853932900003825
Figure BDA00014853932900003826
相加来产生LDPC奇偶校验比特p5。因此，
Figure BDA00014853932900003827
也就是说，由于第一奇偶校验子矩阵1713是双对角矩阵，因此奇偶校验产生器300可通过将第一LDPC奇偶校验比特累加到第一IPPC表达式值来产生第一LDPC奇偶校验。
作为结果，奇偶校验产生器300可通过使用第一LDPC表达式值来产生第一LDPC奇偶校验。
同时，当在通过进行LDPC解码而恢复的LDPC信息字中存在差错时，奇偶校验产生器300可基于BCH解码的结果来确定通过进行LDPC解码而恢复的LDPC信息字中的产生差错的比特的位置，通过翻转与产生差错的比特对应的第一IPPC表达式值来校正差错，并基于经过翻转的第一IPPC表达式值来产生与经过差错校正的LDPC信息比特对应的第一LDPC奇偶校验比特。
在该示例中，基于从BCH解码器240提供的关于产生差错的LDPC信息比特的位置的信息，奇偶校验产生器300可确定LDPC信息字中的产生差错的比特的位置。
同时，考虑到第一IPPC表达式被表示为LDPC信息比特之和，在通过进行LDPC解码而恢复的LDPC信息字中的差错的存在可被解释为指示在第一IPPC表达式中的差错的存在。因此，当LDPC信息字包括差错时，在不执行单独的第一IPPC表达式的校正的情况下不能产生准确的第一LDPC奇偶校验。
因此，奇偶校验产生器300可通过翻转与LDPC信息字中的产生差错的比特相关联的第一IPPC表达式值并将第一LDPC奇偶校验比特顺序地累加到经过翻转的第一IPPC表达式值来产生第一LDPC奇偶校验。
这里，考虑到第一奇偶校验矩阵1710的第一奇偶校验子矩阵1713具有如图5中所示的奇偶校验矩阵10的奇偶校验子矩阵12那样的双对角矩阵，以上参照图11描述的方法可在通过翻转与产生差错的比特对应的第一IPPC表达式值产生第一LDPC奇偶校验比特时应用，将参照图18在下文中对此进行更详细地解释。
图18是被提供用于解释根据示例性实施例的用于使用第一IPPC表达式来产生第一LDPC奇偶校验的方法的示图。
在图18中，为了便于解释，假设奇偶校验矩阵和第一IPPC表达式如图15中所示被定义。
当LDPC信息字包含差错时，奇偶校验产生器300可翻转与产生差错的LDPC信息比特对应的第一LDPC表达式值。
这里，与产生差错的LDPC信息比特对应的第一LDPC表达式可指示基于产生差错的LDPC信息比特而产生的第一IPPC表达式。
也就是说，由于第一IPPC表达式是通过将第一信息字子矩阵的行与LDPC信息比特相乘而产生的，因此第一IPPC表达式可被表示为与第一信息字子矩阵的行中1所在的列相乘的LDPC信息比特之和。
这里，与在与产生差错的LDPC信息比特相乘的列中存在1的行对应的第一IPPC表达式可以是被称为与产生差错的LDPC信息比特相关联的第一IPPC表达式。
例如，如图18中所示，假设在LDPC信息比特i2中存在差错。
在该示例中，由于在进行LDPC编码期间LDPC信息比特i2与第一信息字子矩阵1811的第2列相乘，因此与所述第2列中存在1的行对应的第一LDPC表达式(即，与第0行对应的第一IPPC表达式
Figure BDA0001485393290000401
以及与第2行对应的第一IPPC表达式
Figure BDA0001485393290000402
)可以是与产生差错的LDPC信息比特i2相关联的第一IPPC表达式。也就是说，包括LDPC信息比特i2的第一IPPC表达式可以是与产生差错的LDPC信息比特i2相关联的第一IPPC表达式。
在该示例中，奇偶校验产生器300可通过翻转与产生差错的LDPC信息比特相关联的第一IPPC表达式值并顺序地将第一LDPC奇偶校验比特与经过翻转的第一IPPC表达式值相加，来产生第一LDPC奇偶校验比特。
例如，如图18中所示，当与第一信息字子矩阵1811的第0行对应的第一IPPC表达式值
Figure BDA0001485393290000403
为0时，奇偶校验产生器300可翻转所述值以将与所述第0行对应的第一IPPC表达式值t0校正为1(＝t0')。
此外，当与第一信息字子矩阵1811的第2行对应的第一IPPC表达式值
Figure BDA0001485393290000404
为1时，奇偶校验产生器300可翻转所述值以将与所述第2行对应的第一IPPC表达式值t2校正为0(＝t2')。
奇偶校验产生器300随后可基于经过校正的第一IPPC表达式值来产生第一LDPC奇偶校验比特。
在该示例中，由于第一奇偶校验子矩阵是双对角矩阵，因此奇偶校验产生器300可通过将先前计算的第一LDPC奇偶校验比特与第一IPPC表达式相加来产生第一LDPC奇偶校验比特。这里，当第一IPPC表达式值由于在LDPC信息比特中产生的差错而被校正时，经过校正的第一IPPC表达式值可被使用。
同时，除了使用了经过校正的第一IPPC表达式值以外，产生第一LDPC奇偶校验比特的方法与图17中所示的相同。
例如，参照图18，由于与第一信息字子矩阵1811的第0行对应的第一IPPC表达式值被校正为t0'，并且与第一信息字子矩阵1811的第2行对应的第一IPPC表达式值被校正为t2'，因此奇偶校验产生器300可产生第一LDPC奇偶校验比特
Figure BDA0001485393290000411
Figure BDA0001485393290000412
以及
Figure BDA0001485393290000413
同时，奇偶校验产生器300可通过将基于经过翻转的第一IPPC表达式值而产生的第一LDPC奇偶校验与通过进行LDPC解码而恢复的第一LDPC奇偶校验进行比较来确定通过进行LDPC解码而恢复的第一LDPC奇偶校验中的产生差错的比特的位置，通过翻转与产生差错的比特对应的第二IPPC表达式值来校正差错，并基于经过翻转的第二IPPC表达式值来产生与经过差错校正的LDPC信息字和第一LDPC奇偶校验对应的第二LDPC奇偶校验。
也就是说，由于第二IPPC表达式被表示为LDPC信息比特和第一LDPC奇偶校验比特之和，因此当在通过进行LDPC解码而恢复的LDPC信息字和第一LDPC奇偶校验中的至少一个中存在差错时，它可被解释为指示第二IPPC表达式中也存在差错。因此，当LDPC信息字和第一LDPC奇偶校验中的至少一个中存在差错时，在不执行单独的第二IPPC表达式的校正的情况下不能产生准确的第二LDPC奇偶校验。
同时，在LDPC信息字中是否存在差错以及产生差错的LDPC信息比特的位置可基于BCH解码的结果来确定。
然而，由于对LDPC信息字执行了BCH解码，因此通过进行LDPC解码而恢复的第一LDPC奇偶校验中差错的存在以及产生差错的第一LDPC奇偶校验比特的位置可不通过BCH解码来确定。
因此，通过将基于经过翻转的第一IPPC表达式值产生的第一LDPC奇偶校验与通过进行LDPC解码而恢复的第一LDPC奇偶校验进行比较，奇偶校验产生器300确定在通过进行LDPC解码而恢复的第一LDPC奇偶校验中是否存在差错以及产生差错的第一LDPC奇偶校验比特的位置。
也就是说，奇偶校验产生器300可确定基于经过翻转的第一IPPC表达式值产生的第一LDPC奇偶校验与通过进行LDPC解码而恢复的第一LDPC奇偶校验是否匹配，如果不匹配，则可确定在通过进行LDPC解码而恢复的第一LDPC奇偶校验中存在差错，并可确定在具有不同值的第一LDPC奇偶校验比特之一中存在差错。
例如，这里假设第一LDPC奇偶校验比特(诸如(p0,p1,p2,p3,p4,p5)＝(1,0,0,1,0,1))是基于经过翻转的第一LDPC表达式值而产生的，并且第一LDPC奇偶校验比特(诸如(p0,p1,p2,p3,p4,p5)＝(1,0,0,1,0,0))是通过进行LDPC解码而被恢复的。
在该示例中，考虑到基于翻转的第一LDPC表达式值而产生的第一LDPC奇偶校验比特与通过进行LDPC解码而恢复的第一LDPC奇偶校验比特不匹配，奇偶校验产生器300可确定在通过进行LDPC解码而恢复的第一LDPC奇偶校验比特中存在差错，并且在具有不同值的第一LDPC奇偶校验比特p5中存在差错。
奇偶校验产生器300可随后翻转与存在差错的LDPC信息比特和第一LDPC奇偶校验比特对应的第二IPPC表达式值，并可产生具有经过翻转的第二IPPC表达式值的第二LDPC奇偶校验比特，在下文中将参照图19对此进行更详细地描述。
图19是被提供用于解释根据示例性实施例的使用第二IPPC表达式来产生第二LDPC奇偶校验的方法的示图。
在图19中，为了便于解释，假设奇偶校验矩阵和第二IPPC表达式如图15中所示被定义。
当在LDPC信息字和第一LDPC奇偶校验中存在差错时，奇偶校验产生器300可翻转与产生差错的LDPC信息比特和第一LDPC奇偶校验比特相关联的第二LDPC表达式值。
这里，与产生差错的LDPC信息比特和第一LDPC奇偶校验比特相关联的第二LDPC表达式值可表示基于产生差错的LDPC信息比特和第一LDPC奇偶校验比特而产生的第二IPPC表达式。
也就是说，由于第二IPPC表达式是通过将第二信息字子矩阵1912的行与通过进行LDPC解码而恢复的LDPC信息比特和第一LDPC奇偶校验比特相乘而产生的，因此第二IPPC表达式可被表示为与第二信息字子矩阵1912的行中1所在的列相乘的LDPC信息比特和第一LDPC奇偶校验比特之和。
这里，与在与产生差错的LDPC信息比特和第一LDPC奇偶校验比特相乘的列中存在1的行对应的第二IPPC表达式可以是与产生差错的LDPC信息比特和第一LDPC奇偶校验比特相关联的第二IPPC表达式。
例如，如图19中所示，假设在LDPC信息比特i2和第一LDPC奇偶校验比特p5中存在差错。
在该示例中，由于在进行LDPC编码期间LDPC信息比特i2与第二信息字子矩阵1912的第2列相乘，因此与第二信息字子矩阵1912的第2列中1所在的行对应的第二LDPC表达式(即，与第0行对应的第二IPPC表达式
Figure BDA0001485393290000431
Figure BDA0001485393290000432
以及与第1行对应的第二IPPC表达式
Figure BDA0001485393290000433
)可以是与产生差错的LDPC信息比特i2相关联的第二IPPC表达式。也就是说，包括LDPC信息比特i2的第二IPPC表达式可以是与产生差错的LDPC信息比特i2的相关联的第二IPPC表达式。
此外，由于在进行LDPC编码期间第一LDPC奇偶校验比特p5与第二信息字子矩阵1912的第11列相乘，因此与第二信息字子矩阵1912的第11列中1所在的行对应的第二LDPC表达式(即，与第5行对应的第二IPPC表达式
Figure BDA0001485393290000434
)可以是与产生差错的第一LDPC奇偶校验比特p5相关联的第二IPPC表达式。也就是说，包括第一LDPC奇偶校验比特p5的第二IPPC表达式可以是与产生差错的第一LDPC奇偶校验比特p5相关联的第二IPPC表达式。
在该示例中，奇偶校验产生器300可翻转与产生差错的LDPC信息比特和第一LDPC奇偶校验比特相关联的第二IPPC表达式值，并产生具有经过翻转的第二IPPC表达式值的第二LDPC奇偶校验比特。
例如，参照图19，当与第二信息字子矩阵1912的第0行对应的第二IPPC表达式值
Figure BDA0001485393290000435
为1时，奇偶校验产生器300可翻转所述值以将与所述第0行对应的第二IPPC表达式值s0校正为0(＝s0')。
此外，当与第二信息字子矩阵1912的第1行对应的第二IPPC表达式值
Figure BDA0001485393290000436
为1时，奇偶校验产生器300可翻转所述值以将与所述第1行对应的第二IPPC表达式值s1校正为0(＝s1')。
此外，当与第二信息字子矩阵1912的第5行对应的第二IPPC表达式值
Figure BDA0001485393290000437
为0时，奇偶校验产生器300可翻转所述值以将与所述第5行对应的第二IPPC表达式值s5校正为1(＝s5')。
奇偶校验产生器300随后可基于经过校正的第二IPPC表达式值来产生第二LDPC奇偶校验。
在该示例中，由于第二奇偶校验子矩阵1914是单位矩阵，因此奇偶校验产生器300可产生具有第二IPPC表达式值的第二LDPC奇偶校验比特。这里，当第二IPPC表达式值由于在LDPC信息比特和第一LDPC奇偶校验比特中产生的差错而被校正时，经过校正的第二IPPC表达式可被使用。
同时，除了使用了经过校正的第二IPPC表达式值以外，用于产生第二LDPC奇偶校验比特的方法与图16中所示的相同。
例如，参照图19，由于与第二信息字子矩阵1912的第0行对应的第二IPPC表达式值被校正为s0'，与第二信息字子矩阵1912的第1行对应的第二IPPC表达式值被校正为s1'，并且与第二信息字子矩阵1912的第5行对应的第二IPPC表达式值被校正为s5'，因此奇偶校验产生器300可产生第二LDPC奇偶校验比特1926(p0'(＝s0')(1921)、p1'(＝s1')(1922)、p2'(＝s2)(1923)、p3'(＝s3)(1924)、p4'(＝s4)(1925)以及p5'(＝s5'))。
同时，如上所述，当在LDPC信息字和第一LDPC奇偶校验比特中存在差错时，方法可被实现为通过翻转第二IPPC表达式值来产生第二LDPC奇偶校验，但这仅是示例性实施例之一。
因此，当仅在LDPC信息字中存在差错时，可通过翻转与产生差错的LDPC信息比特对应的第二IPPC表达式值来产生第二LDPC奇偶校验，或者当仅在第一LDPC奇偶校验中存在差错时，可通过翻转与产生差错的第一LDPC奇偶校验比特对应的第二IPPC表达式值来产生第二LDPC奇偶校验。
如上所述，由于IPPC表达式值被预先存储并在产生LDPC奇偶校验时被使用，因此与通过H·CT＝0产生LDPC奇偶校验的处理相比，可降低复杂度。
图20是被提供用于解释根据示例性实施例的用于产生LDPC奇偶校验的方法的流程图。
参照图20，在S2010，对输入信号(诸如叠加编码信号)执行上层LDPC解码以产生上层信号。在S2020，基于在S2010执行的上层LDPC解码的结果来确定第一奇偶校验矩阵的LDPC校验子值是否为0。这里，第一奇偶校验矩阵是指形成奇偶校验矩阵的矩阵A和矩阵B(诸如图6中所示的矩阵)。也就是说，对叠加编码信号执行上层LDPC解码，随后确定通过进行上层LDPC解码而恢复的LDPC信息字和第一LDPC奇偶校验中是否存在差错。
在S2020-是，当确定第一奇偶校验矩阵的LDPC校验子值为0时，在S2030，通过执行基于ACC的IPPC编码来产生第一LDPC奇偶校验和第二LDPC奇偶校验。
在该示例中，与通过进行上层LDPC解码而恢复的LDPC信息字和第一LDPC奇偶校验对应的第二LDPC奇偶校验可通过使用第二IPPC表达式来产生。注意，与通过进行上层LDPC解码而恢复的LDPC信息字对应的第一LDPC奇偶校验和第二LDPC奇偶校验可分别通过使用第一IPPC表达式和第二IPPC表达式来产生。由于第一IPPC表达式和第二IPPC表达式早先已被描述，因此为了简明，在下文中将省略其详细描述。
在S2035，随后基于LDPC信息字、第一LDPC奇偶校验和第二LDPC奇偶校验执行基层LDPC解码，以产生基层信号。
同时，在S2020-否，当确定第一奇偶校验矩阵的LDPC校验子值不为0时，在S2040，对通过进行LDPC解码而恢复的LDPC信息字执行BCH解码，并且产生差错的LDPC信息比特的位置被确定。
在S2050，确定是否能够通过BCH解码来校正LDPC信息比特中产生的差错。
在S2050-否，当不能进行差错校正时，在S2060，通过例外处理舍弃上层信号。
同时，在S2050-是，当确定能够进行差错校正时，在S2070，差错被校正并且基于ACC的IPPC编码被执行。具体地讲，与产生差错的LDPC信息比特相关联的第一IPPC表达式值被校正，并且基于经过校正的第一IPPC表达式值来执行基于ACC的IPPC编码，由此产生第一LDPC奇偶校验。
之后，在S2080，通过进行上层LDPC解码而恢复的第一LDPC奇偶校验的差错位置被确定。具体地讲，通过将基于经过校正的第一IPPC表达式值而产生的第一LDPC奇偶校验与通过进行上层LDPC解码而恢复的第一LDPC奇偶校验进行比较，通过进行上层LDPC解码而恢复的第一LDPC奇偶校验的差错的存在以及产生差错的第一LDPC奇偶校验比特的位置被确定。
在S2090，第二IPPC表达式被随后校正，并且通过使用经过校正的第二IPPC表达式，使用基于ACC的IPPC编码来产生第二LDPC奇偶校验。
具体地讲，与产生差错的LDPC信息比特和第一LDPC奇偶校验比特相关联的第二IPPC表达式值被校正，并且基于经过校正的第二IPPC表达式值，通过执行基于ACC的IPPC编码来产生第二LDPC奇偶校验。
在S2035，随后基于LDPC信息字、第一LDPC奇偶校验和第二LDPC奇偶校验来执行基层LDPC解码，以产生基层信号。
同时，如上所述中，第一LDPC奇偶校验和第二LDPC奇偶校验可用基于ACC的IPPC编码来产生，但这仅是示例性实施例之一。因此，如以下参照图21至图23所将描述的，可通过除了基于ACC的IPPC编码以外的方法来产生第一LDPC奇偶校验和第二LDPC奇偶校验。
图21是被提供用于解释根据另一示例性实施例的用于产生LDPC奇偶校验的方法的流程图。
参照图21，在S2110，对输入信号(诸如叠加编码信号)执行上层LDPC解码以产生上层信号。在S2120，基于在S2110执行的上层LDPC解码的结果来确定第一奇偶校验矩阵的LDPC校验子值是否为0。这里，第一奇偶校验矩阵是指形成奇偶校验矩阵的矩阵A和矩阵B(诸如图6中所示的矩阵)。也就是说，对叠加编码信号执行LDPC解码，随后确定通过进行上层LDPC解码而恢复的LDPC信息字和第一LDPC奇偶校验中是否存在差错。
在S2120-是，当确定第一奇偶校验矩阵的LDPC校验子值为0时，在S2130，通过执行基于ACC的IPPC编码来产生第一LDPC奇偶校验和第二LDPC奇偶校验。
在该示例中，与通过进行上层LDPC解码而恢复的LDPC信息字和第一LDPC奇偶校验对应的第二LDPC奇偶校验可通过使用第二IPPC表达式来产生。注意，与通过进行上层LDPC解码而恢复的LDPC信息字对应的第一LDPC奇偶校验和第二LDPC奇偶校验可分别通过使用第一IPPC表达式和第二IPPC表达式来产生。
在S2140，随后基于LDPC信息字、第一LDPC奇偶校验和第二LDPC奇偶校验执行基层LDPC解码，以产生基层信号。
同时，在S2120-否，当确定第一奇偶校验矩阵的LDPC校验子值不为0时，在S2150，对通过进行上层LDPC解码而恢复的LDPC信息字执行BCH解码，并且在S2160，随后基于BCH解码的结果来确定是否能够校正LDPC信息比特中产生的差错。
在S2160-否，当确定不能进行差错校正时，在S2170，通过例外处理舍弃上层信号。
同时在S2160-是，当确定能够进行差错校正时，在S2180，差错被校正并且对经过差错校正的LDPC信息字执行LDPC编码。这里，LDPC编码是指通过H·CT＝0处理产生第一LDPC奇偶校验和第二LDPC奇偶校验，而不是使用IPPC表达式值来产生第一LDPC奇偶校验和第二LDPC奇偶校验。也就是说，奇偶校验产生器300基于通过BCH解码而被校正了差错的LDPC信息比特来产生满足H·CT＝0的第一LDPC奇偶校验和第二LDPC奇偶校验。在该示例中，奇偶校验矩阵H可以是如图6中所示的在发送器100进行LDPC编码期间使用的奇偶校验矩阵。
在S2140，随后基于经过差错校正的LDPC信息字、通过以上LDPC编码而产生的第一LDPC奇偶校验和第二LDPC奇偶校验来执行基层LDPC解码，以产生基层信号。
图22是被提供用于解释根据另一示例性实施例的用于产生LDPC奇偶校验的方法的流程图。
参照图22，在S2210，对输入信号(诸如叠加编码信号)执行上层LDPC解码以产生上层信号。在S2220，基于在S2210执行的上层LDPC解码的结果来确定LDPC校验子值是否为0。在一个示例中，可对整个奇偶校验矩阵(例如，图6中的奇偶校验矩阵20)而不是第一奇偶校验矩阵(例如，图6中的由矩阵A和矩阵B形成的第一奇偶校验矩阵)执行关于LDPC校验子值是否为0的确定。
在S2220-是，当确定LDPC校验子值为0时，在S2230，当在通过进行上层LDPC解码而恢复的LDPC信息字、第一LDPC奇偶校验和第二LDPC奇偶校验中不存在差错时，随后基于通过进行上层LDPC解码而恢复的LDPC信息字、第一LDPC奇偶校验和第二LDPC奇偶校验来执行基层LDPC解码，以产生基层信号。
同时，在S2220-否，当确定所述整个奇偶校验矩阵的LDPC校验子值不为0时，在S2240，确定第一奇偶校验矩阵的LDPC校验子值是否为0。
在S2240-否，当确定第一奇偶校验矩阵的LDPC校验子值为0时，在S2250，执行基于ACC的IPPC编码以产生第一LDPC奇偶校验和第二LDPC奇偶校验。
在该示例中，与通过进行上层LDPC解码而恢复的LDPC信息字和第一LDPC奇偶校验对应的第二LDPC奇偶校验可通过使用第二IPPC表达式来产生。注意，与通过进行LDPC解码而恢复的LDPC信息字对应的第一LDPC奇偶校验和第二LDPC奇偶校验可分别通过使用第一IPPC表达式和第二IPPC表达式来产生。
在S2230，随后基于通过进行上层LDPC解码而恢复的LDPC信息字以及通过使用第一IPPC表达式和第二IPPC表达式而产生的第一LDPC奇偶校验和第二LDPC奇偶校验，执行基层LDPC解码以产生基层信号。
同时，在S2240-否，当确定第一奇偶校验矩阵的LDPC校验子值不为0时，在S2260，对通过进行LDPC解码而恢复的LDPC信息字执行BCH解码，并且在S2270，随后使用BCH解码来确定是否能够校正LDPC信息比特中产生的差错。
在S2270-否，当确定不能进行差错校正时，在S2280，通过例外处理舍弃上层信号。
同时，在S2270-是，当确定能够进行差错校正并且因此差错被校正时，在S2290，对经过差错校正的LDPC信息字执行LDPC编码。
在S2230，随后基于经过校正的LDPC信息字以及通过LDPC编码而产生的第一LDPC奇偶校验和第二LDPC奇偶校验来执行基层LDPC解码，以产生基层信号。
图23是被提供用于解释根据另一示例性实施例的用于产生LDPC奇偶校验的方法的流程图。
参照图23，在S2310，对输入信号(诸如叠加编码信号)执行上层LDPC解码以产生上层信号。在S2320，基于在S2310执行的上层LDPC解码的结果来确定LDPC校验子值是否为0。在一个示例中，可对整个奇偶校验矩阵(例如，图6中的奇偶校验矩阵20)而不是第一奇偶校验矩阵(例如，图6中的由矩阵A和矩阵B形成的第一奇偶校验矩阵)执行关于LDPC校验子值是否为0的确定。
在S2320-是，当确定LDPC校验子值为0时，在S2330，当在通过进行LDPC解码而恢复的LDPC信息字、第一LDPC奇偶校验和第二LDPC奇偶校验中不存在差错时，随后基于通过进行LDPC解码而恢复的LDPC信息字、第一LDPC奇偶校验和第二LDPC奇偶校验来执行基层LDPC解码，以产生基层信号。
同时，在S2320-否，当确定LDPC校验子值不为0时，在S2340，对通过进行LDPC解码而恢复的LDPC信息字执行BCH解码，并且在S2350，随后确定是否能够使用BCH解码来校正LDPC信息比特中产生的差错。
在S2350-否，当确定不能进行差错校正时，在S2360，通过例外处理舍弃上层信号。
同时在S2350-是，当确定能够进行差错校正并且因此差错被校正时，在S2370，对经过差错校正的LDPC信息字执行LDPC编码。
在S2330，随后基于经过校正的LDPC信息字以及通过LDPC编码而产生的第一LDPC奇偶校验和第二LDPC奇偶校验来执行基层LDPC解码，以产生基层信号。
同时，如上所述，可确定LDPC校验子值是否为0，随后，可在LDPC校验子值不为0时执行BCH解码，但这仅是示例性实施例之一。
也就是说，可对通过进行LDPC解码而恢复的LDPC信息字执行BCH解码并基于BCH解码的结果来产生LDPC奇偶校验，而无需单独确定LDPC校验子值是否为0。此外，即使在LDPC校验子值为0时，也可对通过进行LDPC解码而恢复的LDPC信息字执行BCH解码并基于BCH解码的结果来产生第一LDPC奇偶校验和第二LDPC奇偶校验。
同时，上述实施例与用于基于BCH解码的结果产生LDPC奇偶校验的方法相关。
在下文中，将参照图7和图8B详细描述基于CRC解码的结果来产生LDPC奇偶校验的方法，同时，为了简明，将省略对已描述的元件或操作的冗余描述。
首先，当第一编码器111基于具有如图5中所示的结构的奇偶校验矩阵(即，奇偶校验矩阵10)执行了LDPC编码时，奇偶校验产生器300可使用下述方法产生奇偶校验。
当确定在通过第一BICM解码器200执行的LDPC解码而恢复的LDPC信息字和LDPC奇偶校验中的至少一个中存在差错时，奇偶校验产生器300可基于CRC解码的结果产生LDPC奇偶校验。
为了该目的，第一BICM解码器200的第一LDPC解码器230可确定在通过进行LDPC解码而恢复的LDPC信息字和LDPC奇偶校验中是否存在差错，并将关于差错的存在的信息提供给奇偶校验产生器300。因此，基于从第一LDPC解码器230提供的信息，奇偶校验产生器300可确定在通过进行LDPC解码而恢复的LDPC信息字和LDPC奇偶校验中是否存在差错。
同时，第一CRC解码器250可对LDPC信息字执行CRC解码以确定在LDPC信息字中是否存在差错，并将其信息提供给奇偶校验产生器300。
一般而言，CRC解码仅通过CRC解码确定CRC码字中差错的存在并且它不校正差错。
因此，第一CRC解码器250可对LDPC信息字执行CRC解码以确定在LDPC信息字中是否存在差错(即，确定差错的存在)，并将其信息提供给奇偶校验产生器300。
因此，奇偶校验产生器300可基于从第一CRC解码器250提供的信息来确定在LDPC信息字中是否存在差错。
换句话说，奇偶校验产生器300可基于从第一LDPC解码器230传送的信息来确定在通过进行LDPC解码而恢复的LDPC信息字和LDPC奇偶校验中是否存在差错，并且如果存在差错，则可基于从第一CRC解码器250提供的信息来确定在LDPC信息字中是否存在差错。
奇偶校验产生器300可使用上述IPPC表达式来产生LDPC奇偶校验。为了该目的，接收器1000可预先存储关于与奇偶校验矩阵对应的IPPC表达式的信息。
具体地讲，当在通过进行LDPC解码而恢复的LDPC信息字和LDPC奇偶校验中存在差错，但基于CRC解码的结果在LDPC信息字中不存在差错时，奇偶校验产生器300可基于IPPC表达式来产生针对LDPC信息字的LDPC奇偶校验。
也就是说，奇偶校验产生器300可通过将无差错的LDPC信息比特代入IPPC表达式并针对IPPC表达式值顺序地累加LDPC奇偶校验比特来计算IPPC表达式值。
同时，详细参照IPPC表达式以及使用上述IPPC表达式产生LDPC奇偶校验的方法，为了简明，在下文中对此将不进行重复描述。
在下文中，参照图24和图25，将更详细地解释根据示例性实施例的产生LDPC奇偶校验的方法。
图24是被提供用于解释根据示例性实施例的产生LDPC奇偶校验的方法的流程图。
参照图24，在S2410，对输入信号(诸如叠加编码信号)执行上层LDPC解码以产生上层信号。在S2420，基于在S2410执行的上层LDPC解码的结果来确定LDPC校验子值是否为0。也就是说，对叠加编码信号执行上层LDPC解码，随后确定通过进行上层LDPC解码而恢复的LDPC信息字和LDPC奇偶校验中的至少一个中是否存在差错。
在S2420-是，当确定LDPC校验子值为0时，在S2430，随后基于通过进行上层LDPC解码而恢复的LDPC信息字和LDPC奇偶校验来执行基层LDPC解码，以产生基层信号。
同时，在S2420-否，当确定LDPC校验子值不为0时，在S2440，对通过进行上层LDPC解码而恢复的LDPC信息字执行CRC解码。
在S2450，随后通过CRC解码确定在CRC码字中是否存在差错。也就是说，确定在LDPC信息字中是否存在差错。
在S2450-是，当确定存在差错时，在S2460，通过例外处理舍弃上层信号。
同时，在S2450-否，当确定不存在差错时，通过基于ACC的IPPC编码来产生针对LDPC信息字的LDPC奇偶校验。由于在LDPC信息字中不存在差错，因此可使用IPPC表达式值来产生针对LDPC信息字的LDPC奇偶校验。
在S2430，随后基于通过进行上层LDPC解码而恢复的LDPC信息字以及通过基于ACC的IPPC编码而产生的LDPC奇偶校验来执行基层LDPC解码，以产生基层信号。
同时，如上所述，可使用基于ACC的IPPC编码来产生LDPC奇偶校验，但这仅是示例性实施例之一。因此，如以下参照图25所将描述的，可通过除了基于ACC的IPPC编码以外的方法来产生LDPC奇偶校验。
图25是被提供用于解释根据另一示例性实施例的产生LDPC奇偶校验的方法的流程图。
参照图25，在S2510，对输入信号(诸如叠加编码信号)执行上层LDPC解码以产生上层信号。在S2520，基于在S2510执行的上层LDPC解码的结果来确定LDPC校验子值是否为0。也就是说，对叠加编码信号执行上层LDPC解码，随后确定通过进行上层LDPC解码而恢复的LDPC信息字和LDPC奇偶校验中是否存在差错。
在S2520-是，当确定LDPC校验子值为0时，在S2530，随后基于通过进行上层LDPC解码而恢复的LDPC信息字和LDPC奇偶校验来执行基层LDPC解码，以产生基层信号。
同时，在S2520-否，当确定LDPC校验子值不为0时，在S2540，对通过进行上层LDPC解码而恢复的LDPC信息字执行CRC解码。
在S2550，随后通过CRC解码确定在CRC码字中是否存在差错。也就是说，确定在LDPC信息字中是否存在差错。
在S2550-是，当确定存在差错时，在S2560，通过例外处理舍弃上层信号。
同时，在S2550-否，当确定不存在差错时，在S2570，对LDPC信息字执行LDPC编码。
这里，LDPC编码是指通过H·CT＝0处理来产生LDPC奇偶校验，而不是使用IPPC表达式值来产生LDPC奇偶校验。也就是说，奇偶校验产生器300针对LDPC信息字产生满足H·CT＝0的LDPC奇偶校验。在该示例中，奇偶校验矩阵H可以是在发送器100进行LDPC编码期间使用的奇偶校验矩阵。
在S2530，随后基于通过进行上层LDPC解码而恢复的LDPC信息字以及通过LDPC编码而产生的LDPC奇偶校验来执行基层LDPC解码，以产生基层信号。
同时，如上所述，可确定LDPC校验子值是否为0，随后，可在LDPC校验子值不为0时(即，当在通过进行上层LDPC解码而恢复的LDPC信息字和LDPC奇偶校验中的至少一个中存在差错时)执行CRC解码，但这仅是示例性实施例之一。
也就是说，可对通过进行上层LDPC解码而恢复的LDPC信息字执行CRC解码并基于CRC解码的结果来产生LDPC奇偶校验，而无需单独确定LDPC校验子值是否为0。此外，即使当LDPC校验子值为0时，也可对通过进行上层LDPC解码而恢复的LDPC信息字执行CRC解码，并可基于CRC解码的结果来产生LDPC奇偶校验。
同时，当第一编码器111基于具有如图6中所示的结构的奇偶校验矩阵执行了LDPC编码时，奇偶校验产生器300可使用下述方法产生奇偶校验。
首先，当在通过进行上层LDPC解码而恢复的LDPC信息字和第一LDPC奇偶校验中的至少一个中存在差错时，可基于CRC解码的结果来产生第一LDPC奇偶校验和第二LDPC奇偶校验。
为了该目的，第一LDPC解码器230可确定通过进行上层LDPC解码而恢复的LDPC信息字和第一LDPC奇偶校验中的至少一个中是否存在差错，并将关于差错的存在的信息提供给奇偶校验产生器300。因此，基于从第一LDPC解码器230提供的信息，奇偶校验产生器300可确定在通过进行LDPC解码而恢复的LDPC信息字和第一LDPC奇偶校验中的至少一个中是否存在差错。
同时，第一CRC解码器250可通过对LDPC信息字执行CRC解码来确定在LDPC信息字中是否存在差错，并将其信息提供给奇偶校验产生器300。
一般而言，CRC解码仅通过CRC解码确定CRC码字中差错的存在并且它不校正差错。
因此，第一CRC解码器250可对LDPC信息字执行CRC解码以确定在LDPC信息字中是否存在差错(即，确定差错的存在)，并将其信息提供给奇偶校验产生器300。
因此，奇偶校验产生器300可基于从第一CRC解码器250提供的信息来确定在LDPC信息字中是否存在差错。
换句话说，奇偶校验产生器300可基于从第一LDPC解码器230传送的信息来确定在通过进行上层LDPC解码而恢复的LDPC信息字和第一LDPC奇偶校验中的至少一个中是否存在差错，并且如果存在差错(即，如果在LDPC信息字和第一LDPC奇偶校验中的至少一个中存在差错)，则可基于从第一CRC解码器250提供的信息来确定在LDPC信息字中是否存在差错。
此外，奇偶校验产生器300可使用IPPC表达式来产生第一LDPC奇偶校验和第二LDPC奇偶校验。为了该目的，接收器1000可预先存储关于与奇偶校验矩阵对应的IPPC表达式的信息。
具体地讲，当在通过进行LDPC解码而恢复的LDPC信息字和第一LDPC奇偶校验中的任意一个中不存在差错时，奇偶校验产生器300可基于IPPC表达式来产生与通过进行LDPC解码而恢复的LDPC信息字和第一LDPC奇偶校验对应的第二LDPC奇偶校验。
具体地讲，奇偶校验产生器300可基于第二IPPC表达式来产生与通过进行LDPC解码而恢复的LDPC信息字和第一LDPC奇偶校验对应的第二LDPC奇偶校验。
也就是说，奇偶校验产生器300可通过将通过进行上层LDPC解码而恢复的LDPC信息字和第一LDPC奇偶校验代入第二IPPC表达式值来产生第二LDPC奇偶校验比特。
同时，当确定在通过进行LDPC解码而恢复的LDPC信息字和第一LDPC奇偶校验中的至少一个中存在差错，但基于CRC解码的结果在LDPC信息字中不存在差错时，奇偶校验产生器300可基于IPPC表达式产生与LDPC信息字对应的LDPC奇偶校验。
具体地讲，奇偶校验产生器300可基于第一IPPC表达式产生与LDPC信息字对应的第一LDPC奇偶校验，并基于第二IPPC表达式产生与LDPC信息字和第一LDPC奇偶校验对应的第二LDPC奇偶校验。
也就是说，奇偶校验产生器300可通过将无差错的LDPC信息比特代入第一IPPC表达式来计算第一IPPC表达式值，并可通过将第一LDPC奇偶校验比特依次累加到第一IPPC表达式值来产生第一LDPC奇偶校验。
奇偶校验产生器300还可通过将无差错的LDPC信息比特和第一LDPC奇偶校验比特代入第二IPPC表达式值来产生第二奇偶校验比特。
同时，为了简明，在下文中将不对IPPC表达式以及使用IPPC表达式产生第一LDPC奇偶校验和第二LDPC奇偶校验的方法进行冗余解释。
现在将参照图26至图29在下面详细描述根据示例性实施例的产生LDPC奇偶校验的方法。
图26是被提供用于解释根据示例性实施例的用于产生LDPC奇偶校验的方法的流程图。
参照图26，在S2610，对输入信号(诸如叠加编码信号)执行上层LDPC解码以产生上层信号。在S2620，基于在S2610执行的上层LDPC解码的结果来确定LDPC校验子值是否为0。也就是说，叠加编码信号被LDPC解码，并且确定在通过进行上层LDPC解码而恢复的LDPC信息字和第一LDPC奇偶校验中是否存在差错。
在S2620-是，当确定LDPC校验子值为0时，在S2630，执行基于ACC的IPPC编码以产生第一LDPC奇偶校验和第二LDPC奇偶校验。
在该示例中，与通过进行LDPC解码而恢复的LDPC信息字和第一LDPC奇偶校验对应的第二LDPC奇偶校验可通过使用第二IPPC表达式来产生。注意，与通过进行上层LDPC解码而恢复的LDPC信息字对应的第一LDPC奇偶校验和第二LDPC奇偶校验可分别通过使用第一IPPC表达式和第二IPPC表达式来产生。
在S2635，随后基于LDPC信息字、第一LDPC奇偶校验和第二LDPC奇偶校验执行基层LDPC解码，以产生基层信号。
同时，在S2620-否，当确定第一奇偶校验矩阵的LDPC校验子值不为0时，在S2640，对通过进行上层LDPC解码而恢复的LDPC信息字执行CRC解码。
在S2650，随后通过CRC解码确定在CRC码字中是否存在差错。也就是说，确定在LDPC信息字中是否存在差错。
在S2650-是，当确定存在差错时，在S2660，通过例外处理舍弃上层信号。
同时，在S2650-否，当确定不存在差错时，在S2670，使用第一IPPC表达式值来执行基于ACC的IPPC编码。具体地讲，由于在LDPC信息字中不存在差错，因此可使用第一IPPC表达式值来产生用于LDPC信息字的第一LDPC奇偶校验。
在S2630，使用第二IPPC表达式值来执行基于ACC的IPPC编码。具体地讲，使用第二IPPC表达式，产生与LDPC信息字和第一LDPC奇偶校验对应的第二LDPC奇偶校验。
在S2635，随后基于LDPC信息字、第一LDPC奇偶校验和第二LDPC奇偶校验来执行基层LDPC解码，以产生基层信号。
同时，如上所述，可使用基于ACC的IPPC编码来产生第一LDPC奇偶校验和第二LDPC奇偶校验，但这仅是示例性实施例之一。因此，如以下参照图27至图29所将描述的，可通过除了基于ACC的IPPC编码以外的方法来产生第一LDPC奇偶校验和第二LDPC奇偶校验。
图27是被提供用于解释根据另一示例性实施例的产生LDPC奇偶校验的方法的流程图。
参照图27，在S2710，对输入信号(诸如叠加编码信号)执行上层LDPC解码以产生上层信号。在S2720，基于在S2710执行的上层LDPC解码的结果来确定第一奇偶校验矩阵的LDPC校验子值是否为0。也就是说，对叠加编码信号执行上层LDPC解码，随后确定在通过进行上层LDPC解码而恢复的LDPC信息字和第一LDPC奇偶校验中是否存在差错。
在S2720-是，当确定第一奇偶校验矩阵的LDPC校验子值为0时，在S2730，通过执行基于ACC的IPPC编码来产生第一LDPC奇偶校验和第二LDPC奇偶校验。
在该示例中，与通过进行上层LDPC解码而恢复的LDPC信息字和第一LDPC奇偶校验对应的第二LDPC奇偶校验可通过使用第二IPPC表达式来产生。注意，与通过进行LDPC解码而恢复的LDPC信息字对应的的第一LDPC奇偶校验和第二LDPC奇偶校验可分别通过使用第一IPPC表达式和第二IPPC表达式来产生。
在S2740，随后基LDPC信息字、第一LDPC奇偶校验和第二LDPC奇偶校验执行基层LDPC解码，以产生基层信号。
同时，在S2720-否，当确定第一奇偶校验矩阵的LDPC校验子值不为0时，在S2750，对通过进行上层LDPC解码而恢复的LDPC信息字执行CRC解码。
在S2760，随后通过CRC解码确定在CRC码字(即，通过进行上层LDPC解码而恢复的LDPC信息字)中是否存在差错。
在S2760-是，当确定存在差错时，在S2770，通过例外处理舍弃上层信号。
同时，在S2870-否，当确定不存在差错时，在S2780，基于LDPC信息字来执行LDPC编码。
这里，LDPC编码是指通过H·CT＝0处理来产生第一LDPC奇偶校验和第二LDPC奇偶校验，而不是使用IPPC表达式值来产生第一LDPC奇偶校验和第二LDPC奇偶校验。也就是说，奇偶校验产生器300针对LDPC信息字产生满足H·CT＝0的第一LDPC奇偶校验和第二LDPC奇偶校验。在该示例中，奇偶校验矩阵可以是在发送器100进行LDPC编码期间使用的奇偶校验矩阵(诸如图6中示出的矩阵)。
在S2740，随后基于通过进行上层LDPC解码而恢复的LDPC信息字以及通过LDPC编码而产生的第一LDPC奇偶校验和第二LDPC奇偶校验来执行基层LDPC解码，以产生基层信号。
图28是被提供用于解释根据另一示例性实施例的产生LDPC奇偶校验的方法的流程图。
参照图28，在S2810，对输入信号(诸如叠加编码信号)执行上层LDPC解码以产生上层信号。在S2820，基于在S2810执行的上层LDPC解码的结果来确定LDPC校验子值是否为0。在该示例中，可对整个奇偶校验矩阵(例如，图6中的奇偶校验矩阵20)而不是第一奇偶校验矩阵(例如，图6中的由矩阵A和矩阵B形成的第一奇偶校验矩阵)执行关于LDPC校验子值是否为0的确定。
在S2820-是，当确定LDPC校验子值为0时，在S2830，当在通过进行LDPC解码而恢复的LDPC信息字、第一LDPC奇偶校验和第二LDPC奇偶校验中不存在差错时，随后基于通过进行上层LDPC解码而恢复的LDPC信息字、第一LDPC奇偶校验和第二LDPC奇偶校验来执行基层LDPC解码，以产生基层信号。
同时，在S2820-否，当确定所述整个奇偶校验矩阵的LDPC校验子值不为0时，在S2840，确定第一奇偶校验矩阵的LDPC校验子值是否为0。
在S2840-否，当确定第一奇偶校验矩阵的LDPC校验子值为0时，在S2850，执行基于ACC的IPPC编码以产生第一LDPC奇偶校验和第二LDPC奇偶校验。
在以上示例中，与通过进行上层LDPC解码而恢复的LDPC信息字和第一LDPC奇偶校验对应的第二LDPC奇偶校验可通过使用第二IPPC表达式来产生。注意，与通过进行上层LDPC解码而恢复的LDPC信息字对应的第一LDPC奇偶校验和第二LDPC奇偶校验可分别通过使用第一IPPC表达式和第二IPPC表达式来产生。
在S2830，随后基于通过进行上层LDPC解码而恢复的LDPC信息字以及通过使用第一IPPC表达式和第二IPPC表达式而产生的第一LDPC奇偶校验和第二LDPC奇偶校验执行基层LDPC解码，以产生基层信号。
同时，在S2840-否，当确定第一奇偶校验矩阵的LDPC校验子值不为0时，在S2860，对通过进行上层LDPC解码而恢复的LDPC信息字执行CRC解码。
在S2870，随后通过CRC解码确定在CRC码字中是否存在差错。也就是说，确定在LDPC信息字中是否存在差错。
在S2870-是，当确定存在差错时，在S2880，通过例外处理舍弃上层信号。
同时，在S2870-否，当确定不存在差错时，在S2890，对通过进行上层LDPC解码而恢复的LDPC信息字执行LDPC解码。
在S2830，基于通过进行上层LDPC解码而恢复的LDPC信息字、以及通过LDPC编码而产生的第一LDPC奇偶校验和第二LDPC奇偶校验来执行基层LDPC解码，以产生基层信号。
图29是被提供用于解释根据实施例的产生LDPC奇偶校验的方法的流程图。
参照图29，在S2910，对输入信号(诸如叠加编码信号)执行上层LDPC解码以产生上层信号。在S2920，基于在S2910执行的上层LDPC解码的结果来确定LDPC校验子值是否为0。在该示例中，可对整个奇偶校验矩阵(例如，图6中的奇偶校验矩阵20)而不是第一奇偶校验矩阵(例如，图6中的由矩阵A和矩阵B形成的第一奇偶校验矩阵)执行关于LDPC校验子值是否为0的确定。
在S2920-是，当确定LDPC校验子值为0时，在S2930，当在通过进行LDPC解码而恢复的LDPC信息字、第一LDPC奇偶校验和第二LDPC奇偶校验中不存在差错时，随后基于通过进行上层LDPC解码而恢复的LDPC信息字、第一LDPC奇偶校验和第二LDPC奇偶校验来执行基层LDPC解码，以产生基层信号。
同时，在S2920-否，当确定LDPC校验子值不为0时，在S2940，对通过进行上层LDPC解码而恢复的LDPC信息字执行CRC解码。
在S2950，随后通过CRC解码确定在CRC码字中是否存在差错。也就是说，确定在LDPC信息字中是否存在差错。
在S2950-是，当确定存在差错时，在S2960，通过例外处理舍弃上层信号。
同时，在S2950-否，当不存在差错时，在S2970，基于LDPC信息字执行LDPC解码。
在S2930，基于通过进行上层LDPC解码而恢复的LDPC信息字、以及通过LDPC编码而产生的第一LDPC奇偶校验和第二LDPC奇偶校验来执行基层LDPC解码，以产生基层信号。
同时，如上所述，可确定LDPC校验子值是否为0，然后，可在LDPC校验子值为0时执行CRC解码，但这仅是示例性实施例之一。
也就是说，可对通过进行LDPC解码而恢复的LDPC信息字执行CRC解码并基于CRC解码的结果来产生第一LDPC奇偶校验和第二LDPC奇偶校验，而无需单独确定LDPC校验子值是否为0。此外，即使在LDPC校验子值为0时，也可对通过进行LDPC解码而恢复的LDPC信息字执行CRC解码并基于CRC解码的结果来产生第一LDPC奇偶校验和第二LDPC奇偶校验。
返回参照图7，第二BICM解码器400也可对被输入到第一BICM解码器200的叠加编码信号进行处理，并产生第二信号。这里，第二信号可以是与基层对应的信号。
以下将参照图30A和图30B详细描述第二BICM解码器400。
图30A和图3B是被提供用于解释根据示例性实施例的接收器的详细构成的框图。在图30A和图30B中示出的接收器可以是图7中示出的接收器1000。
参照图30A，接收器1000可包括OFDM接收器1010、时间解交织器1020、增益控制器1030、缓冲器1040、信号去除器1050、基层增益控制器1060、第一BICM解码器200、奇偶校验产生器300、第二BICM解码器400和BICM编码器500。
参照图30A中示出的接收器1000，接收器1000可接收由图1的发送器100(包括第一BCH编码器(未示出)和第二BCH编码器(未示出))发送的信号。第一BCH编码器和第二BCH编码器可被分别包括在第一编码器111和第二编码器121中。
同时，为了简明，关于第一BICM解码器200和奇偶校验产生器300的冗余描述由于已如上被描述而将被省略。
OFDM接收器1010可对从发送器100发送的叠加编码信号进行OFDM解调，从OFDM帧产生信元，并将信元输出到时间交织器1020。
时间交织器1020对来自OFDM接收器1010的输出进行解交织。
具体地讲，具有与发送器100的时间交织器150的配置对应的配置的时间解交织器1020可对信元进行解交织并将经过解交织的信元输出到增益控制器1030。
增益控制器1030控制来自时间解交织器1020的输出的增益。
具体地讲，具有与发送器100的增益控制器140的配置对应的配置的增益控制器1030控制从时间解交织器1020输出的信号的增益，并将增益被控制的信号输出到第一BICM解码器200和缓冲器1040。
第一BICM解码器200可处理从增益控制器1030输出的信号并产生第一信号。这里，第一信号可以是对应于上层的信号。
同时，奇偶校验产生器300可基于在第一BICM解码器200进行解码的结果来产生奇偶校验。
具体地讲，奇偶校验产生器300可将包括通过第一BICM解码器200的第一LDPC解码器230执行的LDPC解码而恢复的LDPC信息字的LDPC码字以及如上所述在奇偶校验产生器300产生的LDPC奇偶校验(或第一奇偶校验和第二奇偶校验)输出到BICM编码器500。这里，如上所述并且将在下面进行进一步解释，在奇偶校验产生器300产生的LDPC奇偶校验不是通过第一BICM解码器200的第一LDPC解码器230执行的LDPC解码而恢复的LDPC奇偶校验。
首先，可考虑下述示例：第一LDPC解码器230基于如图5中所示的奇偶校验矩阵10来执行LDPC解码。
在该示例中，当在通过在第一LDPC解码器230进行LDPC解码而恢复的LDPC信息字中不存在差错时(即，当LDPC校验子值为0时)，奇偶校验产生器300可从第一LDPC解码器230接收通过进行LDPC解码而恢复的LDPC码字并将LDPC码字输出到BICM编码器500。
此外，当在通过在第一LDPC解码器230进行LDPC解码而恢复的LDPC信息字中不存在差错(即，当LDPC校验子值不为0，但在第一BCH解码器240进行BCH解码的结果指示在LDPC信息字中不存在差错时)，奇偶校验产生器300可接收从第一LDPC解码器230恢复的LDPC信息字，基于LDPC表达式产生与LDPC信息字对应的LDPC奇偶校验，并将从第一LDPC解码器230恢复的LDPC信息字以及基于IPPC表达式而产生的LDPC奇偶校验输出到BICM编码器500。
此外，当在通过在第一LDPC解码器230进行LDPC解码而恢复的LDPC信息字中存在差错时(即，当BCH解码的结果指示在LDPC信息字中存在差错时)，奇偶校验产生器300可从第一LDPC解码器240接收LDPC信息字，基于LDPC表达式产生与LDPC信息字对应的LDPC奇偶校验，并将从第一BCH解码器240接收的LDPC信息字以及基于IPPC表达式而产生的LDPC奇偶校验输出到BICM编码器500。
同时，可考虑下述示例：第一LDPC解码器230基于如图6中示出的奇偶校验矩阵20来执行LDPC解码。
在该示例中，当在通过在第一LDPC解码器230进行LDPC解码而恢复的LDPC信息字和第一LDPC奇偶校验中不存在差错时(即，当针对第一奇偶校验矩阵的LDPC校验子值为0时)，奇偶校验产生器300可从第一LDPC解码器230接收LDPC信息字和第一LDPC奇偶校验，基于第二IPPC表达式产生与通过在第一LDPC解码器230恢复的LDPC信息字和第一LDPC奇偶校验对应的第二LDPC奇偶校验，并将通过第一LDPC解码器230恢复的LDPC信息字和第一LDPC奇偶校验以及基于第二IPPC表达式产生的第二LDPC奇偶校验输出到BICM编码器500。
此外，当在通过在第一LDPC解码器230进行LDPC解码而恢复的LDPC信息字中不存在差错时(即，当针对第一奇偶校验矩阵的LDPC校验子值不为0，并且BCH解码的结果指示在LDPC信息字中不存在差错时)，奇偶校验产生器300可从第一LDPC解码器230接收LDPC信息字，基于第一IPPC表达式和第二IPPC表达式产生与LDPC信息字对应的第一LDPC奇偶校验对应的第二LDPC奇偶校验，并将通过第一LDPC解码器230恢复的LDPC信息字以及基于第一IPPC表达式和第二IPPC表达式产生的第一LDPC奇偶校验和第二LDPC奇偶校验输出到BICM编码器500。
此外，当在通过在第一LDPC解码器230进行LDPC解码而恢复的LDPC信息字中存在差错时(即，当BCH解码的结果指示在LDPC信息字中存在差错时)，奇偶校验产生器300可从第一BCH解码器240接收LDPC信息字，基于第一IPPC表达式和第二IPPC表达式产生与从第一BCH解码器240接收的LDPC信息字对应的第一LDPC奇偶校验和第二LDPC奇偶校验，并将从第一BCH解码器240接收的LDPC信息字以及基于第一IPPC表达式和第二IPPC表达式而产生的第一LDPC奇偶校验和第二LDPC奇偶校验输出到BICM编码器500。
BICM编码器500可对从奇偶校验产生器300输出的信号进行处理。为了该目的，BICM编码器500可包括交织器510和映射器520。这里，当图5的奇偶校验矩阵10被用于在发送器100对输入到第一LDPC解码器230的信号进行LDPC编码时，从奇偶校验产生器300输出的信号可包括通过第一LDPC解码器230恢复的或从第一BCH解码器240接收的LDPC信息字以及通过第一LDPC解码器230恢复的或基于IPPC表达式产生的LDPC奇偶校验。然而，当图6的奇偶校验矩阵20被用于在发送器100对输入到第一LDPC解码器230的信号进行LDPC编码时，从奇偶校验产生器300输出的信号可包括通过第一LDPC解码器230恢复的或从第一BCH解码器240接收的LDPC信息字以及通过第一LDPC解码器230恢复的或分别基于第一IPPC表达式和第二IPPC表达式而产生的第一LDPC奇偶校验和第二LDPC奇偶校验。从奇偶校验产生器300输出的该信号可以是包括LDPC码字以及以上LDPC奇偶校验或多个LDPC奇偶校验的LDPC码字的形式。然而，根据示例性实施例，该信号不必具有LDPC码字的形式，而是，LDPC信息字以及以上LDPC奇偶校验或多个LDPC奇偶校验可在无需形成LDPC码字的情况下被单独输出。然而，在下文中为了简明，从奇偶校验产生器300输出的该信号被示出为LDPC码字。
交织器510可对从奇偶校验产生器300输出的以上信号(即，由LDPC码字比特形成的LDPC码字)进行交织。
具体地讲，具有与发送器100的第一交织器112的配置对应的配置的交织器510以与第一交织器112相同的方式对从奇偶校验产生器300输出的LDPC码字比特进行交织，并将经过交织的LDPC码字比特输出到映射器520。
映射器520对作为经过交织的LDPC码字比特的来自交织器510的输出进行调制。
具体地讲，具有与发送器100的第一映射器113的配置对应的配置的映射器520可按照与第一映射器113相同的方式将从交织器510输出的经过交织的LDPC码字比特映射到星座点，并输出映射的结果。例如，当第一映射器113使用QPSK调制方法执行了映射时，映射器520可基于QPSK调制方法对从交织器510输出的经过交织的LDPC码字比特进行调制。
因此，BICM编码器500可对从奇偶校验产生器200输出的包括LDPC信息字和LDPC奇偶校验(或第一LDPC奇偶校验和第二LDPC奇偶校验)的LDPC码字进行交织，并对经过交织的LDPC码字进行调制。
同时，缓冲器1040存储从增益控制器1030输出的信号(即，叠加编码信号)。
信号去除器1050接收存储在缓冲器1040的信号以及从BICM编码器500输出的信号(即，经过调制的LDPC码字)，从缓冲器1040提供的信号(即，叠加编码信号)去除从BICM编码器500输出的信号，并将残差信号输出到基层增益控制器1060。
具有与发送器100的基层增益控制器130的配置对应的配置的基层增益控制器1060控制从信号去除器1050输出的信号的增益，并将残差信号输出到第二BICM解码器400。
第二BICM解码器400可对从基层增益控制器1060输出的信号(即，在从其去除了从BICM编码器500输出的信号(即，经过调制的LDPC码字)之后在基层增益控制器1060进行了增益控制的叠加编码信号)进行处理，并产生第二信号。第二信号可以是与基层对应的信号。
为了该目的，第二BICM解码器400可包括解映射器410、第二解交织器420、第二LDPC解码器430和第二BCH解码器440。
第二解映射器410对从基层增益控制器1060输出的信号进行解调。
具体地讲，第二解映射器410对信号(即，在从其去除了从BICM编码器500输出的信号之后在基层增益控制器1060进行了增益控制的叠加编码信号)进行解调以产生LLR值，并将LLR值输出到第二解交织器420。
在该示例中，第二解映射器410可基于应用于和上层相应的信号的调制方法来对在从其去除了从BICM编码器500输出的信号之后在基层增益控制器1060进行了增益控制的叠加编码信号进行解调。例如，当在发送器100使用64-QAM方法对与基层对应的信号进行了调制时，第二解映射器410可基于64-QAM方法对该信号进行解调。
LLR值可被表示为从发送器100发送的比特为0的概率与该比特为1的概率之比的对数值。可选择地，LLR值可以是根据从发送器100发送的比特为0或1的概率所属的区间而确定的代表值。
第二解交织器420对来自第二解映射器410的输出进行解交织。
具体地讲，具有与发送器100的第二交织器122的配置对应的配置的第二解交织器420可对在第二交织器122执行的交织操作进行逆转，以对LLR值进行解交织并将结果输出到第二LDPC解码器430。
第二LDPC解码器430对来自第二解交织器420的输出进行LDPC解码。
具体地讲，具有与发送器100的第二BICM编码器120的LDPC编码器(未示出)的配置对应的配置的第二LDPC解码器430可通过对经过解交织的LLR值执行LDPC解码来恢复LDPC信息字和LDPC奇偶校验。
在该示例中，第二LDPC解码器430可使用各种方法执行LDPC解码。例如，第二LDPC解码器430可基于和积算法通过迭代解码执行LDPC解码，并通过硬判决确定比特并恢复LDPC码字。
同时，第二LDPC解码器430可基于在第二编码器121进行LDPC编码期间使用的奇偶校验矩阵来执行LDPC解码。
例如，当具有如图5中所示的结构的奇偶校验矩阵在LDPC编码期间被使用时，第二LDPC解码器430可通过基于具有如图5中示出的结构的奇偶校验矩阵来执行LDPC解码，以恢复LDPC信息字和LDPC奇偶校验。也就是说，第二LDPC解码器430可恢复与信息字子矩阵11对应的LDPC信息字以及与具有双对角矩阵结构的奇偶校验子矩阵12对应的LDPC奇偶校验。
因此，当在LDPC编码期间使用了具有如图6中所示的结构的奇偶校验矩阵时，第二LDPC解码器430可通过基于具有如图6中示出的结构的奇偶校验矩阵执行LDPC解码来恢复LDPC信息字和LDPC奇偶校验。也就是说，第二LDPC解码器430可恢复与信息字子矩阵(即，第一信息字子矩阵A和第二信息字子矩阵B)对应的LDPC信息字、与具有双对角矩阵结构的第一奇偶校验子矩阵B对应的第一LDPC奇偶校验、以及与具有单位矩阵结构的第二奇偶校验子矩阵D对应的第二LDPC奇偶校验。
同时，关于在LDPC编码期间使用的奇偶校验矩阵的信息可被预先存储在接收器1000中或者从发送器100提供。
第二LDPC解码器430可将通过进行LDPC解码而恢复的LDPC信息字输出到第二BCH解码器440。
第二BCH解码器440对来自第二LDPC解码器430的输出(即，LDPC信息字)进行BCH解码以产生第二信号。这里，第二BCH解码器440具有与发送器100的第二BICM编码器120的BCH编码器(未示出)相应的配置。
具体地讲，由于从第二LDPC解码器输出的LDPC信息字包括BCH信息字和BCH奇偶校验，因此第二BCH解码器440可通过使用从第二LDPC解码器430输出的BCH奇偶校验对BCH码字的差错进行校正来恢复BCH信息字。
BCH信息字是指流的组成比特(即，意图被发送器100发送的那些比特)，并且可构成与基层对应的信号。例如，第二BCH解码器440可输出图1的流B的组成比特。
同时，如图30B中所示，接收器1000可包括OFDM接收器1010、时间解交织器1020、增益控制器1030、缓冲器1040、信号去除器1050、基层增益控制器1060、第一BICM解码器200、奇偶校验产生器300、第二BICM解码器400和BICM编码器500。
图30B中示出的接收器1000与图30A中示出的接收器1000不同在于：使用了第一CRC解码器250和第二CRC解码器450，而非第一BCH解码器240和第二BCH解码器440。
同时，图30B中示出的接收器1000可接收从图1的发送器100(包括第一CRC编码器(未示出)和第二CRC编码器(未示出))发送的信号，并对接收的信号进行处理。第一CRC编码器和第二CRC编码器可被分别包括在第一编码器111和第二编码器121中。
同时，第一BICM解码器200和奇偶校验产生器300由于已如上被描述而，因此在下面将不再对其进行冗余描述。
OFDM接收器1010可对从发送器100发送的叠加编码信号进行OFDM解调，从OFDM帧产生信元，并将信元输出到时间解交织器1020。
时间解交织器1020对来自OFDM接收器1010的输出进行解交织。
具体地讲，具有与发送器100的时间交织器150的配置对应的配置的时间解交织器可对信元进行解交织并将经过解交织的信元输出到增益控制器1030。
增益控制器1030控制来自时间解交织器1020的输出的增益。
具体地讲，具有与发送器100的增益控制器的配置对应的配置的增益控制器1040控制从时间解交织器1020输出的信号的增益，并将增益被控制的信号输出到第一BICM解码器200和缓冲器1040。
第一BICM解码器200可通过处理从增益控制器1030输出的信号来产生第一信号。这里，第一信号可以是对应于上层的信号。
同时，奇偶校验产生器300可基于在第一BICM解码器200进行解码的结果来产生奇偶校验。
具体地讲，奇偶校验产生器300可将包括在第一BICM解码器200而恢复的LDPC信息字以及在奇偶校验产生器300产生的LDPC奇偶校验(或第一奇偶校验和第二奇偶校验)的LDPC码字输出到BICM编码器500。
首先，可考虑下述示例：第一LDPC解码器230基于如图5中所示的奇偶校验矩阵10来执行LDPC解码。
在该示例中，当在通过在第一LDPC解码器230进行LDPC解码而恢复的LDPC信息字和LDPC奇偶校验中的至少一个中不存在差错时，奇偶校验产生器300可从第一LDPC解码器230接收通过进行LDPC解码而恢复的LDPC信息字和LDPC奇偶校验，并将LDPC码字输出到BICM编码器500。
此外，当在通过在第一LDPC解码器230进行LDPC解码而恢复的信息字和LDPC奇偶校验中不存在差错时，奇偶校验产生器300可基于在第一CRC解码器250进行CRC解码的结果来确定在LDPC信息字中是否存在差错，并且当确定在LDPC信息字中不存在差错时，奇偶校验产生器300可从第一CRC解码器250接收LDPC信息字并基于IPPC表达式产生与LDPC信息字对应的LDPC奇偶校验，并可将从第一CRC解码器250接收的LDPC信息字以及基于IPPC表达式而产生的LDPC奇偶校验输出到BICM编码器500。
同时，现在考虑下述示例：第一LDPC解码器230基于如图6中示出的奇偶校验矩阵20来执行LDPC解码。
在该示例中，当在通过在第一LDPC解码器230进行LDPC解码而恢复的LDPC信息字和第一LDPC奇偶校验中不存在差错时，奇偶校验产生器300可从第一LDPC解码器230接收LDPC信息字和第一LDPC奇偶校验，并基于第二IPPC表达式产生与通过第一LDPC解码器230恢复的LDPC信息字和第一LDPC奇偶校验对应的第二LDPC奇偶校验，并且可将通过第一LDPC解码器230恢复的LDPC信息字和第一LDPC奇偶校验以及基于第二IPPC表达式产生的第二LDPC奇偶校验输出到BICM编码器500。
此外，当在通过在第一LDPC解码器230进行LDPC解码而恢复的LDPC信息字和第一LDPC奇偶校验中的至少一个中存在差错时，奇偶校验产生器300可基于在第一CRC解码器250进行CRC解码的结果来确定在LDPC信息字中是否存在差错，并且当确定在LDPC信息字中不存在差错时，奇偶校验产生器300可从第一CRC解码器250接收LDPC信息字，并基于第一IPPC表达式和第二IPPC表达式产生与LDPC信息字对应的第一LDPC奇偶校验对应的第二LDPC奇偶校验，并可将从第一CRC解码器250接收的LDPC信息字以及基于第一IPPC表达式和第二IPPC表达式产生的第一LDPC奇偶校验和第二LDPC奇偶校验输出到BICM编码器500。
BICM编码器500可对从奇偶校验产生器300输出的信号进行处理。为了该目的，BICM编码器500可包括交织器510和映射器520。这里，当图5的奇偶校验矩阵10被用于在发送器100对输入到第一LDPC解码器230的信号进行LDPC编码时，从奇偶校验产生器300输出的信号可包括通过第一LDPC解码器230恢复的或从第一CRC解码器250接收的LDPC信息字以及通过第一LDPC解码器230恢复的或基于IPPC表达式产生的LDPC奇偶校验。然而，当图6的奇偶校验矩阵20被用于在发送器100对输入到第一LDPC解码器230的信号进行LDPC编码时，从奇偶校验产生器300输出的信号可包括通过第一LDPC解码器230恢复的或从第一CRC解码器250接收的LDPC信息字以及通过第一LDPC解码器230恢复的或分别基于第一IPPC表达式和第二IPPC表达式而产生的第一LDPC奇偶校验和第二LDPC奇偶校验。从奇偶校验产生器300输出的该信号可以是包括LDPC码字以及以上LDPC奇偶校验或多个LDPC奇偶校验的LDPC码字的形式。然而，根据示例性实施例，该信号不必具有LDPC码字的形式，而是，LDPC信息字以及以上LDPC奇偶校验或多个LDPC奇偶校验可在无需形成LDPC码字的情况下被单独输出。然而，在下文中为了简明，从奇偶校验产生器300输出的该信号被视为LDPC码字。
交织器510可对从奇偶校验产生器300输出的以上信号(即，由LDPC码字比特形成的LDPC码字)进行交织。
具体地讲，具有与发送器100的第一交织器112的配置对应的配置的交织器510以与第一交织器112相同的方式对从奇偶校验产生器300输出的LDPC码字比特进行交织，并将经过交织的LDPC码字比特输出到映射器520。
映射器520对作为经过交织的LDPC码字比特的来自交织器510的输出进行调制。
具体地讲，具有与发送器100的第一映射器113的配置对应的配置的映射器520可按照与第一映射器113相同的方式将从交织器510输出的经过交织的LDPC码字比特映射到星座点，并输出映射的结果。例如，当第一映射器113使用QPSK调制方法执行了映射时，映射器520可按照QPSK调制方法对从交织器510输出的经过交织的LDPC码字比特进行调制。
因此，BICM编码器500可对从奇偶校验产生器200输出的包括LDPC信息字和LDPC奇偶校验(或第一LDPC奇偶校验和第二LDPC奇偶校验)的LDPC码字进行交织，并对经过交织的LDPC码字进行调制。
同时，缓冲器1040存储从增益控制器1030输出的信号(即，叠加编码信号)。
信号去除器1050接收存储在缓冲器1040的信号以及从BICM编码器500输出的信号(即，经过调制的LDPC码字)，从缓冲器1040提供的信号(即，叠加编码信号)去除从BICM编码器500输出的信号，并将残差信号输出到基层增益控制器1060。
具有与发送器100的基层增益控制器130的配置对应的配置的基层增益控制器1060控制从信号去除器1050输出的信号的增益，并将残差信号输出到第二BICM解码器400。
第二BICM解码器400可对从基层增益控制器1060输出的信号(即，在从其去除了从BICM编码器500输出的信号(即，经过调制的LDPC码字)之后在基层增益控制器1060进行了增益控制的叠加编码信号)进行处理，并产生第二信号。第二信号可以是与基层对应的信号。
为了该目的，第二BICM解码器400可包括第二解映射器410、第二解交织器420、第二LDPC解码器430和第二CRC解码器440。
第二解映射器410对从基层增益控制器1060输出的信号进行解调。
具体地讲，第二解映射器410对信号(即，在从其去除了从BICM编码器500输出的信号之后在基层增益控制器1060进行了增益控制的叠加编码信号)进行解调以产生LLR值，并将LLR值输出到第二解交织器420。
在该示例中，第二解映射器410可基于应用于和基层相应的信号的调制方法来对在从其去除了从BICM编码器500输出的信号之后在基层增益控制器1060进行了增益控制的叠加编码信号进行解调。例如，当在发送器100使用64-QAM方法对与基层对应的信号进行了调制时，第二解映射器410可基于64-QAM方法对该信号进行解调。
LLR值可被表示为从发送器100发送的比特为0的概率与该比特为1的概率之比的对数值。可选择地，LLR值可以是根据从发送器100发送的比特为0或1的概率所属的区间而确定的代表值。
第二解交织器420对来自第二解映射器410的输出进行解交织。
具体地讲，具有与发送器100的第二交织器122的配置对应的配置的第二解交织器420可对在第二交织器122执行的交织操作进行逆转，以对LLR值进行解交织并将结果输出到第二LDPC解码器430。
第二LDPC解码器430对来自第二解交织器420的输出进行LDPC解码。
具体地讲，具有与发送器100的第二BICM编码器120的LDPC编码器(未示出)配置对应的配置的第二LDPC解码器430可通过对经过解交织的LLR值执行LDPC解码来恢复LDPC信息字和LDPC奇偶校验。
在该示例中，第二LDPC解码器430可使用各种方法执行LDPC解码。例如，第二LDPC解码器430可基于和积算法通过迭代解码执行LDPC解码，并通过硬判决确定比特并恢复LDPC信息字。
同时，第二LDPC解码器430可基于在第二编码器121进行LDPC编码期间使用的奇偶校验矩阵来执行LDPC解码。
例如，当具有如图5中所示的结构的奇偶校验矩阵在LDPC编码期间被使用时，第二LDPC解码器430可通过基于具有如图5中示出的结构的奇偶校验矩阵来执行LDPC解码，以恢复LDPC信息字和LDPC奇偶校验。也就是说，第二LDPC解码器430可恢复与信息字子矩阵11对应的LDPC信息字以及与具有双对角矩阵结构的奇偶校验子矩阵12对应的LDPC奇偶校验。
因此，当在LDPC编码期间使用了具有如图6中所示的结构的奇偶校验矩阵时，第二LDPC解码器430可通过基于具有如图6中示出的结构的奇偶校验矩阵执行LDPC解码来恢复LDPC信息字和LDPC奇偶校验。也就是说，第二LDPC解码器430可恢复与信息字子矩阵(即，第一信息字子矩阵A和第二信息字子矩阵B)对应的LDPC信息字、与具有双对角矩阵结构的第一奇偶校验子矩阵B对应的第一LDPC奇偶校验、以及与具有单位矩阵结构的第二奇偶校验子矩阵D对应的第二LDPC奇偶校验。
同时，关于在LDPC编码期间使用的奇偶校验矩阵的信息可被预先存储在接收器1000中或者从发送器100提供。
第二LDPC解码器430可将通过进行LDPC解码而恢复的LDPC信息字输出到第二CRC解码器450。
第二CRC解码器450对来自第二LDPC解码器430的输出(即，LDPC信息字)进行CRC解码并产生第二信号。第二CRC解码器450具有与发送器100的第二BICM编码器120的CRC编码器(未示出)的配置相应的配置。
具体地讲，由于从第二LDPC解码器430输出的LDPC信息字包括CRC信息字和CRC奇偶校验，因此第二CRC解码器450可对从第二LDPC解码器430输出的CRC信息字和CRC奇偶校验进行CRC解码。
CRC信息字是指流的组成比特(即，意图被发送器100发送的那些比特)，并且可构成与基层对应的信号。例如，第二CRC解码器450可输出图1的流B的组成比特。
图31是被提供用于参照图1、图5至图8B、图30A和30B解释根据示例性实施例的信号处理方法的流程图。
首先，在S3110，在第一BICM解码器200对叠加编码信号进行处理，并产生第一信号。
在S3120，随后基于在第一BICM解码器进行解码的结果，产生奇偶校验。
在S3130，在第二BICM解码器400对通过从叠加编码信号去除与从BICM解码器输出的第一信号以及奇偶校验对应的信号而产生的信号进行处理，并产生第二信号。
在该示例中，S3110的操作包括：通过使用第一解映射器210对叠加编码信号进行解调、通过使用第一解交织器220对来自第一解映射器220的输出进行解交织，通过使用第一LDPC解码器230对来自第一解交织器220的输出进行LDPC解码，以及通过使用第一BCH解码器240对来自第一LDPC解码器230的输出进行BCH解码。
具体地讲，LDPC解码的操作可包括：恢复与形成在发送器100进行LDPC编码时使用的奇偶校验矩阵的、具有双对角矩阵结构的奇偶校验子矩阵对应的LDPC奇偶校验。
在以上示例中，S3120的操作可包括：当在通过进行LDPC解码而恢复的LDPC信息字和LDPC奇偶校验中的至少一个中存在差错时，基于BCH解码的结果来确定在通过进行LDPC解码而恢复的LDPC信息字中是否存在差错。
此外，当在通过进行LDPC解码而恢复的LDPC信息字中不存在差错时，可基于IPPC表达式来产生与通过进行LDPC解码而恢复的LDPC信息字对应的LDPC奇偶校验。
此外，当在通过进行LDPC解码而恢复的LDPC信息字中存在差错时，S3120的操作可基于BCH解码的结果来确定通过进行LDPC解码而恢复的LDPC信息字中的产生差错的比特的位置，通过翻转与产生差错的比特对应的IPPC表达式值来校正差错，并可基于经过翻转的IPPC表达式值来产生与经过差错校正的LDPC信息字对应的LDPC奇偶校验。
同时，解码操作可恢复与具有双对角矩阵结构的第一奇偶校验矩阵B对应的第一LDPC奇偶校验以及与具有单位矩阵结构的第二奇偶校验矩阵D对应的第二奇偶校验。
在该示例中，当在通过进行LDPC解码而恢复的LDPC信息字和第一LDPC奇偶校验中不存在差错时，在S3120的操作可基于IPPC表达式产生与通过进行LDPC解码而恢复的LDPC信息字和第一LDPC奇偶校验对应的第二LDPC奇偶校验。
此外，当在通过进行LDPC解码而恢复的LDPC信息字和第一LDPC奇偶校验中的至少一个中存在差错时，在S3120的操作可基于BCH解码的结果来确定在通过进行LDPC解码而恢复的LDPC信息字中是否存在差错。
当在通过进行LDPC解码而恢复的LDPC信息字中存在差错时，在S3120的操作可基于BCH解码的结果来确定通过进行LDPC解码而恢复的LDPC信息字中的产生差错的比特的位置，通过翻转与产生差错的比特对应的第一IPPC表达式的结果值来校正差错，并可基于经过翻转的第一IPPC表达式值来产生与经过差错校正的LDPC信息字对应的第一LDPC奇偶校验。
在S3120的操作可将基于经过翻转的第一IPPC表达式值而产生的第一LDPC奇偶校验与通过进行LDPC解码而恢复的第一LDPC奇偶校验进行比较并确定通过进行LDPC解码而恢复的第一LDPC奇偶校验中的产生差错的比特的位置，可通过翻转与产生差错的比特对应的第二IPPC表达式值来校正差错，并可基于经过翻转的第二IPPC表达式值来产生与经过差错校正的LDPC信息字和第一LDPC奇偶校验对应的第二LDPC奇偶校验。
同时，在S3120的操作可产生针对从第一BICM解码器200输出的LDPC信息字的LDPC奇偶校验，并且根据示例性实施例的信号处理方法可使用BICM编码器500对包括LDPC信息字和LDPC奇偶校验的LDPC码字进行交织，并对经过交织的LDPC码字进行调制。
在以上示例中，在S3130的操作可包括：通过使用第二解映射器410对作为去除了从BICM编码器500输出的信号的叠加编码信号的信号进行解调，通过使用第二解交织器420对来自第二解映射器410的输出进行解交织，通过使用第二LDPC解码器430对来自第二解交织器420的输出进行LDPC解码，并通过使用第二BCH解码器440对来自第二LDPC解码器的输出进行BCH解码以产生第二信号。
可选择地，在S3110的操作可包括：在第一解映射器210对叠加编码信号进行解调，在第一解交织器220对来自第一解映射器220的输出进行解交织，在第一LDPC解码器230对来自第一解交织器220的输出进行LDPC解码，以及在第一CRC解码器240对来自第一LDPC解码器的输出进行CRC解码以产生第一信号。
在该示例中，LDPC解码操作可恢复与形成在发送器100进行LDPC编码时使用的奇偶校验矩阵的、具有双对角矩阵结构的奇偶校验子矩阵对应的LDPC奇偶校验。
此外，当在通过进行LDPC解码而恢复的LDPC信息字和LDPC奇偶校验中的至少一个中存在差错，但基于CRC解码的结果在LDPC信息字中不存在差错时，产生奇偶校验的操作可基于IPPC表达式来产生针对LDPC信息字的LDPC奇偶校验。
同时，LDPC解码的操作可包括：恢复与具有双对角矩阵结构的第一奇偶校验子矩阵B对应的第一LDPC奇偶校验以及与具有单位矩阵结构的第二奇偶校验子矩阵D对应的第二LDPC奇偶校验。
在该示例中，当在通过进行LDPC解码而恢复的LDPC信息字和第一LDPC奇偶校验中的至少一个中存在差错，但基于CRC解码的结果在LDPC信息字中不存在差错时，产生奇偶校验的操作可包括：基于IPPC表达式来产生针对LDPC信息字的LDPC奇偶校验。
同时，在S3120的产生奇偶校验的操作可包括：产生针对从第一BICM解码器200输出的LDPC信息字的LDPC奇偶校验。此外，根据示例性实施例的该信号处理方法可包括：对包括LDPC信息字和LDPC奇偶校验的LDPC码字进行交织，并在BICM编码器500对经过交织的LDPC码字进行调制。
在该示例中，在S3130的操作可包括：在第二解映射器410对作为去除了从BICM编码器500输出的信号的叠加编码信号的信号进行解调，在第二解交织器420对来自第二解映射器的输出进行解交织，在第二LDPC解码器430对来自第二解交织器420的输出进行LDPC解码，并在第二CRC解码器450对来自第二LDPC解码器430的输出进行CRC解码以产生第二信号。
上述方法或算法中的每一个的操作或步骤可被实现为计算机可读记录介质上的计算机可读代码，或可通过传输介质被发送。计算机可读记录介质是可存储其后可由计算机***读取的数据的任意数据存储装置。计算机可读记录介质的示例包括：只读存储器(ROM)、随机存取存储器(RAM)、紧凑盘(CD)-ROM、数字通用盘(DVD)、磁带、软盘以及光学数据存储装置，但不限于此。传输介质可包括通过互联网或各种类型的通信信道传输的载波。计算机可读记录介质还可分布在通过网络连接的计算机***中，使得计算机可读代码以分布方式被存储和执行。
根据示例性实施例，如图1、7、8A、8B、30A和30B中示出的由方框表示的组件、元件、模块或单元中的至少一个可被实现为执行以上描述的各个功能的各种数量的硬件、软件和/或固件结构。例如，这些组件、元件、或单元中的至少一个可使用可通过一个或更多个微处理器或者其它控制设备的控制来执行各个功能的直接电路结构(诸如，存储器、处理器、逻辑电路、查找表等)。此外，这些组件、元件、或单元中的至少一个可由包含用于执行特定逻辑功能的一个或更多个可执行指令的模块、程序或代码的一部分来专门实现，并且可由一个或更多个微处理器或其它控制设备来执行。另外，这些组件、元件、或单元中的至少一个还可包括执行各个功能的处理器(诸如，中央处理器(CPU))、微处理器等。这些组件、元件、或单元中的两个或更多个可被组合成一个执行组合的两个或更多个组件、元件、或单元的所有操作或功能的单个组件、元件、或单元。此外，这些组件、元件、或单元中的至少一个的功能的至少一部分功能可由这些组件、元件、或单元中的另一个来执行。此外，虽然在以上的框图中总线未被示出，但是组件、元件、或单元之间的通信可通过总线来执行。以上示例性实施例的功能方面可按照在一个或更多个处理器上执行的算法来实现。此外，由框或处理步骤表示的组件、元件、或单元可采用针对电子配置、信号处理和/或控制、数据处理等的任何数量的现有技术。
前述示例性实施例和优点仅是示例性的，并且将不被解释为限制本发明构思。本教导可被容易地应用于其他类型的设备。例如，即使前述示例性实施例被描述为被应用于特定解码器(诸如包括LDPC解码器、BCH解码器和CRC解码的BICM解码器)，但本发明构思还可被应用于不同类型的解码器，只要那些解码器执行与上述BICM解码器类似的功能即可。此外，发明构思还可应用于基于对上层信号进行解码的结果产生与上述基层信号不同的下层信号的操作。此外，对本发明构思的示例性实施例的描述意在示意性的，且不限制权利要求的范围。
【工业应用】
【序列表文本】

Claims (7)

1.一种接收器，包括至少一个处理器，其中，所述至少一个处理器被配置为控制或运行：
第一比特交织编码调制(BICM)解码器，被配置为基于低密度奇偶校验(LDPC)码对从发送器接收的叠加编码信号进行解码以产生与叠加编码信号的上层信号对应的LPDC信息比特；
奇偶校验产生器，被配置为对LPDC信息比特以及与第一奇偶校验矩阵对应的第一奇偶校验比特进行处理，以产生与第二奇偶校验矩阵对应的第二奇偶校验比特；
第二BICM解码器，被配置为对下层信号进行解码以产生与下层信号对应的比特，
其中，LDPC码的奇偶校验矩阵包括第一奇偶校验矩阵和第二奇偶校验矩阵，
其中，第一奇偶校验矩阵包括具有双对角矩阵结构的奇偶校验子矩阵，并且第二奇偶校验矩阵包括具有单位矩阵结构的奇偶校验子矩阵，
其中，第一奇偶校验比特与具有双对角矩阵结构的奇偶校验子矩阵对应，并且第二奇偶校验比特与具有单位矩阵结构的奇偶校验子矩阵对应，
其中，下层信号是通过从叠加编码信号去除基于LPDC信息比特、第一奇偶校验比特以及第二奇偶校验比特而产生的信号来获得的。
2.如权利要求1所述的接收器，其中，第一BICM解码器包括：
LDPC解码器，被配置为基于LDPC码对叠加编码信号进行解码以产生LPDC信息比特和第一奇偶校验比特；
Bose、Chaudhri、Hocquenghem(BCH)解码器，被配置为基于BCH码对LPDC信息比特进行解码以确定LPDC信息比特中是否存在差错，
其中，奇偶校验产生器被配置为基于BCH解码的结果来产生第二奇偶校验比特。
3.如权利要求2所述的接收器，其中，奇偶校验产生器被配置为根据基于LPDC信息比特以及第一奇偶校验比特的校验子值来确定在LPDC信息比特和第一奇偶校验比特中是否存在差错，
其中，响应于确定在LPDC信息比特和第一奇偶校验比特中不存在差错，奇偶校验产生器被配置为基于信息部分奇偶校验(IPPC)表达式来对LPDC信息比特和第一奇偶校验比特进行处理以产生第二奇偶校验比特，其中，所述信息部分奇偶校验(IPPC)表达式是与第二奇偶校验矩阵相关的多个奇偶校验等式的一部分。
4.如权利要求3所述的接收器，其中，响应于确定在LPDC信息比特和第一奇偶校验比特中的至少一个中存在差错，奇偶校验产生器被配置为基于BCH解码的结果来确定在LPDC信息比特中是否存在差错。
5.如权利要求4所述的接收器，其中，响应于基于BCH解码的结果确定在LPDC信息比特中存在差错，奇偶校验产生器被配置为基于BCH解码的结果确定LPDC信息比特中产生差错的比特的位置，通过翻转与产生差错的比特对应的第一信息部分奇偶校验(IPPC)表达式的值来校正差错，并基于经过翻转的第一IPPC表达式值产生与经过差错校正的LDPC信息比特对应的新的第一奇偶校验比特，
其中，第一IPPC表达式是与第一奇偶校验矩阵相关的多个奇偶校验等式的一部分。
6.如权利要求5所述的接收器，其中，奇偶校验产生器被配置为将所述新的第一奇偶校验比特与通过进行LDPC解码而恢复的第一奇偶校验比特进行比较，基于比较的结果来确定在通过进行LDPC解码而恢复的第一奇偶校验比特中是否存在差错，确定通过进行LDPC解码而恢复的第一奇偶校验比特中的产生差错的比特的位置，通过翻转与产生差错的比特对应的第二IPPC表达式的值来校正差错，并基于经过翻转的第二IPPC表达式值产生与经过差错校正的LDPC信息比特和第一奇偶校验比特对应的第二奇偶校验比特。
7.一种由接收器执行的信号处理的方法，其中，所述接收器包括至少一个处理器，所述方法包括：
基于低密度奇偶校验(LDPC)码对从发送器接收的叠加编码信号进行解码以产生与叠加编码信号的上层信号相应的LPDC信息比特；
对LPDC信息比特以及与第一奇偶校验矩阵对应的第一奇偶校验比特进行处理，以产生与第二奇偶校验矩阵对应的第二奇偶校验比特；以及
对下层信号进行解码以产生与下层信号对应的比特，
其中，LDPC码的奇偶校验矩阵包括第一奇偶校验矩阵和第二奇偶校验矩阵，
其中，第一奇偶校验矩阵包括具有双对角矩阵结构的奇偶校验子矩阵，并且第二奇偶校验矩阵包括具有单位矩阵结构的奇偶校验子矩阵，
其中，第一奇偶校验比特与具有双对角矩阵结构的奇偶校验子矩阵对应，并且第二奇偶校验比特与具有单位矩阵结构的奇偶校验子矩阵对应，
其中，下层信号是通过从叠加编码信号去除基于LPDC信息比特、第一奇偶校验比特以及第二奇偶校验比特而产生的信号来获得的。
CN201680031119.2A 2015-05-29 2016-05-27 接收器及其信号处理方法 Active CN107667494B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR10-2015-0076544 2015-05-29
KR1020150076544A KR102397896B1 (ko) 2015-05-29 2015-05-29 수신 장치 및 그의 신호 처리 방법
PCT/KR2016/005638 WO2016195331A1 (en) 2015-05-29 2016-05-27 Receiver and signal processing method thereof

Publications (2)

Publication Number Publication Date
CN107667494A CN107667494A (zh) 2018-02-06
CN107667494B true CN107667494B (zh) 2021-05-25

Family

ID=57399184

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680031119.2A Active CN107667494B (zh) 2015-05-29 2016-05-27 接收器及其信号处理方法

Country Status (7)

Country Link
US (1) US10211949B2 (zh)
EP (1) EP3304747B1 (zh)
KR (1) KR102397896B1 (zh)
CN (1) CN107667494B (zh)
CA (1) CA2984479C (zh)
MX (1) MX2017015273A (zh)
WO (1) WO2016195331A1 (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108886418B (zh) 2016-03-30 2020-08-04 松下电器（美国）知识产权公司 接收装置和接收方法
WO2017170109A1 (ja) * 2016-03-30 2017-10-05 パナソニック インテレクチュアル プロパティ コーポレーション オブ アメリカ 送信装置、受信装置、送信方法および受信方法
KR102616481B1 (ko) 2016-04-04 2023-12-21 삼성전자주식회사 수신 장치 및 그의 신호 처리 방법
WO2018030205A1 (ja) * 2016-08-12 2018-02-15 パナソニック インテレクチュアル プロパティ コーポレーション オブ アメリカ 受信装置および受信方法
KR102109015B1 (ko) * 2018-10-23 2020-05-11 네이버 주식회사 부분 접속 복구가 가능하고 중복 인코딩이 용이한 데이터 저장 방법 및 시스템
CN109639290B (zh) * 2018-11-29 2021-08-06 中山大学 一种半随机分组叠加编码及译码方法
EP3954049B1 (en) 2019-05-15 2024-04-17 Samsung Electronics Co., Ltd. Method and apparatus for decoding data in communication or broadcasting system
WO2021049888A1 (en) * 2019-09-10 2021-03-18 Samsung Electronics Co., Ltd. Method and apparatus for data decoding in communication or broadcasting system
US20230198670A1 (en) * 2020-05-11 2023-06-22 Intel Corporation Method and apparatus for point-to-multi-point communications using combined block and codeword interleaving
US20210399744A1 (en) * 2020-06-18 2021-12-23 Intel Corporation LDPC Decoder Apparatus, Device, System, Method and Computer Program
US11539557B1 (en) * 2021-12-16 2022-12-27 Qualcomm Incorporated Multi-level coding for power efficient channel coding
CN115225202B (zh) * 2022-03-01 2023-10-13 南京大学 一种级联译码方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101904101A (zh) * 2007-12-19 2010-12-01 松下电器产业株式会社 编码器、解码器、编码方法和解码方法
CN103597748A (zh) * 2011-06-16 2014-02-19 松下电器产业株式会社 发送处理方法、发送机、接收处理方法和接收机
CN103636131A (zh) * 2011-05-18 2014-03-12 松下电器产业株式会社 并行比特交织器
CN104113393A (zh) * 2014-07-23 2014-10-22 电子科技大学 一种基于sim-ofdm的叠加编码调制方法
WO2015034245A1 (en) * 2013-09-04 2015-03-12 Samsung Electronics Co., Ltd. Transmitting apparatus, receiving apparatus, and signal processing method thereof

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001056182A1 (en) * 2000-01-31 2001-08-02 Texas Instruments Incorporated Home networking over phone lines
US7095812B2 (en) * 2002-06-24 2006-08-22 Agere Systems Inc. Reduced complexity receiver for space-time- bit-interleaved coded modulation
JP4856605B2 (ja) 2006-08-31 2012-01-18 パナソニック株式会社 符号化方法、符号化装置、及び送信装置
US8064548B2 (en) * 2007-05-18 2011-11-22 Ntt Docomo, Inc. Adaptive MaxLogMAP-type receiver structures
JP5235629B2 (ja) * 2008-11-28 2013-07-10 株式会社日立製作所 無線通信装置の符号化及び変調方法、並びに復号方法
CN102460977A (zh) 2009-05-27 2012-05-16 诺沃尔赛特有限公司 具有迭代调度的ldpc码迭代解码
EP2525497A1 (en) * 2011-05-18 2012-11-21 Panasonic Corporation Bit-interleaved coding and modulation (BICM) with quasi-cyclic LDPC codes
US8775892B2 (en) * 2012-08-31 2014-07-08 Tyco Electronics Subsea Communications Llc System and method including modified bit-interleaved coded modulation with fractional secondary coding
US8924823B2 (en) * 2013-03-15 2014-12-30 Tyco Electronics Subsea Communications Llc System and method for cycle slip correction
KR102146803B1 (ko) * 2013-06-14 2020-08-21 삼성전자주식회사 패리티 검사 부호의 부호화 장치, 그의 부호화 방법, 복호화 장치 및 그의 복호화 방법
KR102184834B1 (ko) * 2013-10-07 2020-12-01 한국전자통신연구원 길이가 64800이며, 부호율이 7/15인 ldpc 부호화기 및 이를 이용한 ldpc 부호화 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101904101A (zh) * 2007-12-19 2010-12-01 松下电器产业株式会社 编码器、解码器、编码方法和解码方法
CN103636131A (zh) * 2011-05-18 2014-03-12 松下电器产业株式会社 并行比特交织器
CN103597748A (zh) * 2011-06-16 2014-02-19 松下电器产业株式会社 发送处理方法、发送机、接收处理方法和接收机
WO2015034245A1 (en) * 2013-09-04 2015-03-12 Samsung Electronics Co., Ltd. Transmitting apparatus, receiving apparatus, and signal processing method thereof
CN104113393A (zh) * 2014-07-23 2014-10-22 电子科技大学 一种基于sim-ofdm的叠加编码调制方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
"Performance evaluation of lower layer system in cloud transmission for terrestrial DTV broadcasting";LEE JAE-YOUNG;《2014 IEEE INTERNATIONAL SYMPOSIUM ON BROADBAND MULTIMEDIA SYSTEMS AND BROADCASTING》;20140625;全文 *
"Solutions for New Terrestrial Broadcasting Systems Offering Simultaneously Stationary and Mobile Services";Montalban Sanchez;《Ingenieria de Comunicaciones & Komunikazioen Inqeniaritza》;20141212;全文 *

Also Published As

Publication number Publication date
US10211949B2 (en) 2019-02-19
US20160352462A1 (en) 2016-12-01
CA2984479A1 (en) 2016-12-08
MX2017015273A (es) 2018-02-19
CA2984479C (en) 2020-02-25
KR102397896B1 (ko) 2022-05-13
KR20160140209A (ko) 2016-12-07
EP3304747A4 (en) 2018-04-11
WO2016195331A1 (en) 2016-12-08
CN107667494A (zh) 2018-02-06
EP3304747A1 (en) 2018-04-11
EP3304747B1 (en) 2023-11-01

Similar Documents

Publication Publication Date Title
CN107667494B (zh) 接收器及其信号处理方法
US11108498B2 (en) Receiving apparatus and decoding method thereof
CN111865497B (zh) 发送器及其产生附加奇偶校验的方法
CN107408949B (zh) 发送器及其产生附加奇偶校验的方法
CN112165335A (zh) 发送设备和接收设备
CN112152635B (zh) 发送设备和接收设备
CN107592959B (zh) 发送设备
CA3193950A1 (en) Forward error correction with compression coding
CN111835463A (zh) 发送器及其分割方法
CN107408952B (zh) 发送器及其缩减方法
KR102616481B1 (ko) 수신 장치 및 그의 신호 처리 방법
CN111865499A (zh) 接收设备和接收方法
CN107431565B (zh) 一种能够在多个模式中的一个模式下操作的发送设备
CN107409011B (zh) 发送器及其产生附加奇偶校验的方法
CN112235000A (zh) 发送设备和接收设备
CN107431568B (zh) 发送设备
CN112260800A (zh) 发送设备和接收设备
CA3000636C (en) Receiving apparatus and decoding method thereof
KR102547369B1 (ko) 수신 장치 및 그의 디코딩 방법
CN107580760B (zh) 发送器及其删截方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant