CN107666314B - 晶振驱动电路 - Google Patents
晶振驱动电路 Download PDFInfo
- Publication number
- CN107666314B CN107666314B CN201710990918.9A CN201710990918A CN107666314B CN 107666314 B CN107666314 B CN 107666314B CN 201710990918 A CN201710990918 A CN 201710990918A CN 107666314 B CN107666314 B CN 107666314B
- Authority
- CN
- China
- Prior art keywords
- mos
- drain electrode
- coupling device
- crystal oscillator
- driving circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000013078 crystal Substances 0.000 title claims abstract description 41
- 230000000903 blocking effect Effects 0.000 claims abstract description 49
- 230000008878 coupling Effects 0.000 claims abstract description 40
- 238000010168 coupling process Methods 0.000 claims abstract description 40
- 238000005859 coupling reaction Methods 0.000 claims abstract description 40
- 239000003990 capacitor Substances 0.000 claims description 8
- 230000003247 decreasing effect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000010355 oscillation Effects 0.000 description 2
- 238000004870 electrical engineering Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L3/00—Starting of generators
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L5/00—Automatic control of voltage, current, or power
Landscapes
- Oscillators With Electromechanical Resonators (AREA)
Abstract
本发明公开了晶振驱动电路,包括:第一~第六MOS、第一~第二电阻和隔直耦合装置;第一~第三MOS的第一端连接电源电压,第四~第六MOS的第一端连接地;第一MOS第二端通过第一电阻连接第四MOS第二端,第二MOS的第二端连接第五MOS第二端,第三MOS第二端连接第六MOS第二端;第一~第三MOS的第三端互连并与第五MOS的第二端连接,第四MOS第三端连接隔直耦合装置第一端,第五MOS第三端连接在第四MOS第二端和第一电阻之间,第六MOS第三端连接隔直耦合装置第二端;隔直耦合装置第一端连接在第一MOS第二端和第一电阻之间,隔直耦合装置第二端通过第二电阻连接第三MOS第二端。本发明的晶振驱动电路相对现有技术振幅能够受控并且功耗更低。
Description
技术领域
本发明涉及集成电路领域,特别是涉及一种晶振驱动电路。
背景技术
晶振是给单片机提供工作信号脉冲的,这个脉冲就是单片机的工作速度。晶振是晶体振荡器的简称,在电气上它可以等效成一个电容和一个电阻并联再串联一个电容的二端网络,电工学上这个网络有两个谐振点,以频率的高低分其中较低的频率是串联谐振,较高的频率是并联谐振。由于晶体自身的特性致使这两个频率的距离相当的接近,在这个极窄的频率范围内,晶振等效为一个电感,所以只要晶振的两端并联上合适的电容它就会组成并联谐振电路。这个并联谐振电路加到一个负反馈电路中就可以构成正弦波振荡电路,由于晶振等效为电感的频率范围很窄,所以即使其他元件的参数变化很大,这个振荡器这个振荡器的频率也不会有很大的变化。
如图1所示,一种现有的晶振驱动电路包括:第一~第四PMOS源极连接电源电压VDDA,第一、第二和第四NMOS源极接地,第三四NMOS源极通过第一电阻R1接地,第一~第四PMOS的漏极分别连接第一~第四NMOS的漏极,第一PMOS栅极连接第三PMOS漏栅极,第二PMOS栅极连接第三PMOS栅极,第四PMOS栅极连接第二PMOS漏极和第二PMOS栅极,第一NMOS栅极连接其漏极、第二NMOS栅极和第三NMOS栅极,第四NMOS栅极通过第二电阻Rf连接其漏极。
如图2所示,另一种现有晶振驱动电路包括:第一~第三PMOS源极连接电源电压VDDA,第一~第三NMOS源极连接地,第一PMOS漏极通过第一电阻连接第一NMOS漏极,第二PMOS漏极连接第二NMOS漏极,第三PMOS漏极连接第三NMOS漏极,第一~第三POMS栅极互连并连接第二PMOS漏极,第一NMOS栅极连接第一PMOS漏极,第二NMOS栅极连接第一NMOS漏极,第三NMOS栅极通过第二电阻其漏极。
由于工艺原因,每个生产批次的电阻值,以及MOS的阈值电压等因素会有不同程度的变化,导致偏置电路产生每条支路的电流变化,为了确保最小工作电流必须留有足够余量。导致电流浪费。
发明内容
本发明要解决的技术问题是提供一种与现有技术相比振幅受控并且功耗更低的晶振驱动电路。
为解决上述技术问题,本发明提供的晶振驱动电路,包括:第一~第六MOS、第一~第二电阻和隔直耦合装置;
第一~第三MOS的第一端连接电源电压,第四~第六MOS的第一端连接地;
第一MOS第二端通过第一电阻连接第四MOS第二端,第二MOS的第二端连接第五MOS第二端,第三MOS第二端连接第六MOS第二端;
第一~第三MOS的第三端互连并与第五MOS的第二端连接,第四MOS第三端连接隔直耦合装置第一端,第五MOS第三端连接在第四MOS第二端和第一电阻之间,第六MOS第三端连接隔直耦合装置第二端;
隔直耦合装置第一端连接在第一MOS第二端和第一电阻之间,隔直耦合装置第二端通过第二电阻连接第三MOS第二端。
进一步改进所述晶振驱动电路,隔直耦合装置在晶振驱动电路启动振动前进行隔直,隔直耦合装置在晶振驱动电路启动振动后将第六MOS第三端的交流信号耦合到第一MOS第二端。
进一步改进所述晶振驱动电路,第一~第三MOS是PMOS。
进一步改进所述晶振驱动电路,第四~第六MOS是NMOS。
进一步改进所述晶振驱动电路,隔直耦合装置是隔直电容。
进一步改进所述晶振驱动电路,还包括:第七MOS、第八MOS和第九MOS;
第七MOS第一端连接电源电压,第七MOS第二端连接第八MOS第二端,第八MOS第一端连接第九MOS第二端和隔直耦合装置第二端,第九MOS第一端连接地;
第七MOS第三端连接第二MOS第二端,第八MOS第三端连接第六MOS第三端,第九MOS第三端连接第四MOS第二端,。
进一步改进所述晶振驱动电路,第六MOS是PMOS,第七MOS和第八MOS是NMOS。
进一步改进所述晶振驱动电路,第八MOS为零阈值NMOS。
本发明的晶振驱动电路起振前,隔直耦合装置Ca起隔直作用,偏置电流和原来相同。本发明的晶振驱动电路起振后,X1和X2节点电压为互为反向的正弦波,X1端的交流信号通过隔直耦合装置Ca部分耦合到NBIAS,假设在工艺温度等因素影响下,支路电流变大,则X1和X2的振幅变大,耦合到NBIAS的交流成分变大,MN1的电流变小,偏置电流变小,形成控制环路的负反馈,最终到达平衡点。
附图说明
下面结合附图与具体实施方式对本发明作进一步详细的说明:
图1是一种现有晶振驱动电路的结构示意图。
图2是另一种现有晶振驱动电路的结构示意图。
图3是本发明第一实施例示意图。
图4是本发明第二实施例示意图。
附图标记说明
第一~第四POMS标注为MP1~MP4
第一~第五NMOS标注为MN1~MN5
第一电阻标注为R1
第二电阻标注为Rf
PBIAS为PMOS电流镜PM1~3栅极
NBIAS为第一NMOS NM1栅极
NFB是第五NMOS NM5源极
地标注为GNDA
具体实施方式
图3所示,本发明第一实施例包括第一~第三PMOS MP1~MP3,第一~第三NMOSMN1~MN3、第一~第二电阻R1~Rf和隔直耦合装置Ca;
第一~第三PMOS MP1~MP3的源极连接电源电压,第一~第三NMOS MN1~MN3的源极连接地;
第一PMOS MP1漏极通过第一电阻R1连接第一NMOS MN1漏极,第二PMOS MP2的漏极连接第二NMOS MN2漏极,第三PMOS MP3漏极连接第三NMOS MN3漏极;
第一~第三PMOS MP1~MP3的栅极互连并与第二PMOS MP2的漏极连接,第一NMOSMN1栅极连接隔直耦合装置Ca第一端,第二NMOS NM2栅极连接在第一NMOS NM1漏极和第一电阻R1之间,第三NMOS NM3栅极连接隔直耦合装置第二端;
隔直耦合装置Ca第一端连接在第一PMOS MP1漏极和第一电阻R1之间,隔直耦合装置Ca第二端通过第二电阻Rf连接第三PMOS MP3漏极。
隔直耦合装置在晶振驱动电路启动振动前进行隔直,隔直耦合装置在晶振驱动电路启动振动后将第三NMOSMN3栅极的交流信号耦合到第一PMOS MP1第二端。
其中,隔直耦合装置Ca是隔直电容。
图4所示,本发明第二实施例包括第一~第四PMOS MP1~MP4,第一~第五NMOSMN1~MN5、第一~第二电阻R1~Rf和隔直耦合装置Ca;
第一~第四PMOS MP1~MP4的源极连接电源电压,第一~第四NMOS MN1~MN4的源极连接地;
第一PMOS MP1漏极通过第一电阻R1连接第一NMOS MN1漏极,第二PMOS MP2的漏极连接第二NMOS MN2漏极,第三PMOS MP3漏极连接第三NMOS MN3漏极,第四PMOS MP4漏极连接第五NMOS MN5漏极,第五NMOS MN5源极连接第四NMOS MN4漏极和隔直耦合装置Ca第二端;
第一~第四PMOS MP1~MP4的栅极互连并与第二PMOS MP2的漏极连接,第一NMOSMN1栅极连接隔直耦合装置Ca第一端,第二NMOS NM2栅极和第四NMOS MN4栅极连接在第一NMOS NM1漏极和第一电阻R1之间,第三NMOS NM3栅极连接第五NMOS MN5第三端;
隔直耦合装置Ca第一端连接在第一PMOS MP1漏极和第一电阻R1之间。
隔直耦合装置在晶振驱动电路启动振动前进行隔直,隔直耦合装置在晶振驱动电路启动振动后将第三NMOSMN3栅极的交流信号耦合到第一PMOS MP1第二端。
其中,隔直耦合装置Ca是隔直电容,第五NMOS MN5为零阈值NMOS,NFB电压跟随X1。
以上通过具体实施方式和实施例对本发明进行了详细的说明,但这些并非构成对本发明的限制。在不脱离本发明原理的情况下,本领域的技术人员还可做出许多变形和改进,这些也应视为本发明的保护范围。
Claims (6)
1.一种晶振驱动电路,其特征在于,包括:第一~第六MOS、第一~第二电阻和隔直耦合装置;
第一~第三MOS的源极连接电源电压,第四~第六MOS的源极连接地;
第一MOS漏极通过第一电阻连接第四MOS漏极,第二MOS的漏极连接第五MOS漏极,第三MOS漏极连接第六MOS漏极;
第一~第三MOS的栅极互连并与第五MOS的漏极连接,第四MOS栅极连接隔直耦合装置第一端,第五MOS栅极连接在第四MOS漏极和第一电阻之间,第六MOS栅极连接隔直耦合装置第二端;
隔直耦合装置第一端连接在第一MOS漏极和第一电阻之间,隔直耦合装置第二端通过第二电阻连接第三MOS漏极;
其中,第一~第三MOS是PMOS,第四~第六MOS是NMOS。
2.如权利要求1所述晶振驱动电路,其特征在于:隔直耦合装置在晶振驱动电路启动振动前进行隔直,隔直耦合装置在晶振驱动电路启动振动后将第六MOS栅极的交流信号耦合到第一MOS漏极。
3.如权利要求1所述晶振驱动电路,其特征在于:隔直耦合装置是隔直电容。
4.一种晶振驱动电路,其特征在于,包括:第一~第九MOS、第一~第二电阻和隔直耦合装置;
第一~第三MOS和第七MOS的源极连接电源电压,第四~第六MOS和第九MOS的源极连接地;
第一MOS漏极通过第一电阻连接第四MOS漏极,第二MOS的漏极连接第五MOS漏极,第三MOS漏极连接第六MOS漏极;
第一~第三MOS和第七MOS的栅极互连并与第五MOS的漏极连接,第四MOS栅极连接隔直耦合装置第一端,隔直耦合装置第一端连接在第一MOS漏极和第一电阻之间,第五MOS和第九MOS的栅极连接在第四MOS漏极和第一电阻之间,第六MOS栅极连接第八MOS栅极,第二电阻连接在第六MOS栅极和漏极之间;
第七MOS漏极连接第八MOS漏极,第八MOS源极连接第九MOS漏极和隔直耦合装置第二端。
5.如权利要求4所述晶振驱动电路,其特征在于:第六MOS是PMOS,第七MOS和第八MOS是NMOS。
6.如权利要求5所述晶振驱动电路,其特征在于:第八MOS为零阈值NMOS,隔直耦合装置是隔直电容。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710990918.9A CN107666314B (zh) | 2017-10-23 | 2017-10-23 | 晶振驱动电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710990918.9A CN107666314B (zh) | 2017-10-23 | 2017-10-23 | 晶振驱动电路 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN107666314A CN107666314A (zh) | 2018-02-06 |
CN107666314B true CN107666314B (zh) | 2021-06-08 |
Family
ID=61098066
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201710990918.9A Active CN107666314B (zh) | 2017-10-23 | 2017-10-23 | 晶振驱动电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN107666314B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111082802B (zh) * | 2019-11-25 | 2023-04-28 | 上海华虹宏力半导体制造有限公司 | 晶振驱动电路 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104333330B (zh) * | 2014-10-10 | 2017-03-29 | 电子科技大学 | 一种带有直流偏置转换结构的cmos上变频电路 |
US9531323B1 (en) * | 2015-06-24 | 2016-12-27 | Qualcomm Incorporated | Low-power balanced crystal oscillator |
CN105577140B (zh) * | 2015-12-14 | 2018-02-06 | 上海华虹宏力半导体制造有限公司 | 晶振驱动电路 |
CN205883199U (zh) * | 2016-08-11 | 2017-01-11 | 北京兆易创新科技股份有限公司 | 一种晶体振荡器驱动电路 |
-
2017
- 2017-10-23 CN CN201710990918.9A patent/CN107666314B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
CN107666314A (zh) | 2018-02-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102006057B (zh) | 可编程调整起振条件的低功耗、快速起振晶体振荡器模块 | |
CN108199687B (zh) | 跨导线性化宽带lc型压控振荡器及可调电容阵列电路 | |
CN106537767A (zh) | 限幅振荡电路 | |
JP2008113435A (ja) | 広い電圧範囲と温度範囲で振幅が制御可能な水晶発振器 | |
CN103944515A (zh) | 数字控制的振荡器的频率调谐和步控制 | |
KR100835130B1 (ko) | 발진기 회로 | |
CN107666314B (zh) | 晶振驱动电路 | |
CN100502227C (zh) | 用于振荡器的波幅电平控制电路 | |
US20060061425A1 (en) | Average controlled (AC) resonator driver | |
US20190081595A1 (en) | Voltage waveform shaping oscillator | |
CN101615886B (zh) | 一种石英晶振主电路 | |
CN105391419A (zh) | 石英振荡电路及电子钟表 | |
CN111082802B (zh) | 晶振驱动电路 | |
JP2016144163A (ja) | 電圧制御型発振回路 | |
CN114337548A (zh) | 晶体振荡电路、集成电路及电子设备 | |
CN107800387B (zh) | 一种振幅控制电路及电感电容压控振荡器电路 | |
CN113612447B (zh) | 一种振荡电路 | |
JP6450104B2 (ja) | 発振回路 | |
JP6191952B2 (ja) | パルス信号発生回路およびicチップ | |
US7274264B2 (en) | Low-power-dissipation CMOS oscillator circuits with capacitively coupled frequency control | |
RU171907U1 (ru) | Lc-автогенератор на моп-транзисторах высокочастотных частотно-манипулированных гармонических колебаний | |
JP2018152845A (ja) | 電子発振器 | |
US10763786B1 (en) | Differential crystal oscillator | |
KR101085205B1 (ko) | 트랜스포머 기반의 전압 제어 발진기 | |
Pandit et al. | Low phase noise & fast startup crystal oscillator |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |