CN107644937B - 电子组件封装体 - Google Patents

电子组件封装体 Download PDF

Info

Publication number
CN107644937B
CN107644937B CN201610579308.5A CN201610579308A CN107644937B CN 107644937 B CN107644937 B CN 107644937B CN 201610579308 A CN201610579308 A CN 201610579308A CN 107644937 B CN107644937 B CN 107644937B
Authority
CN
China
Prior art keywords
layer
electronic component
insulating layer
electronic device
barrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610579308.5A
Other languages
English (en)
Other versions
CN107644937A (zh
Inventor
张国彦
叶佳俊
郑国兴
吴幸怡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yuan Tai Technology Industry Co ltd
Original Assignee
Yuan Tai Technology Industry Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yuan Tai Technology Industry Co ltd filed Critical Yuan Tai Technology Industry Co ltd
Priority to CN201610579308.5A priority Critical patent/CN107644937B/zh
Priority to US15/603,440 priority patent/US10388700B2/en
Publication of CN107644937A publication Critical patent/CN107644937A/zh
Application granted granted Critical
Publication of CN107644937B publication Critical patent/CN107644937B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K19/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00
    • H10K19/10—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00 comprising field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3185—Partial encapsulation or coating the coating covering also the sidewalls of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/564—Details not otherwise provided for, e.g. protection against moisture
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/464—Lateral top-gate IGFETs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/80—Constructional details
    • H10K10/88—Passivation; Containers; Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明提供一种电子组件封装体，包括承载板、电子组件、第一绝缘层以及阻隔层。承载板包括中心区、内边缘区以及外边缘区，其中内边缘区位于中心区与外边缘区之间。电子组件配置于承载板上且位于中心区。第一绝缘层配置于承载板上并重叠于电子组件，且第一绝缘层由中心区延伸至内边缘区。阻隔层设置于承载板上，且阻隔层露出中央区，其中阻隔层包括侧壁接触部以及延伸部。侧壁接触部围绕第一绝缘层的侧表面，且延伸部由侧壁接触部以远离第一绝缘层的方向延伸至外边缘区。本发明的电子组件封装体可降低电子组件受到从侧面来的水气而破坏的机率。

Description

电子组件封装体
技术领域
本发明涉及一种封装体，尤其涉及一种电子组件封装体。
背景技术
随着电子产品中电子组件的设计日趋精密，一些电子组件对于水气较为敏感。以有机薄膜晶体管数组为例，水气的渗入容易造成有机薄膜晶体管的老化而无法正常运作。一般来说，有机薄膜晶体管数组是由依序堆叠的多个膜层构成。这些膜层有一部分可以由数组的中央连续地延伸至边缘。水气及氧气可能通过延伸到边缘的膜层的侧边渗入至内部，从而加速有机薄膜晶体管的老化，这将造成电子产品寿命的减短，以致无法符合市场的需求。
发明内容
本发明提供一种电子组件封装体，可降低电子组件受到从侧面来的水气而破坏的机率。
本发明是针对一种电子组件封装体，电子组件封装体包括承载板、电子组件、第一绝缘层以及阻隔层。承载板包括中心区、内边缘区以及外边缘区，其中内边缘区位于中心区与外边缘区之间。电子组件配置于承载板上且位于中心区。第一绝缘层配置于承载板上并重叠于电子组件，且第一绝缘层由中心区延伸至内边缘区。阻隔层设置于承载板上，且阻隔层露出中央区，其中阻隔层包括侧壁接触部以及延伸部。侧壁接触部围绕第一绝缘层的侧表面，且延伸部由侧壁接触部以远离第一绝缘层的方向延伸至外边缘区。
根据本发明的一实施例中，上述的阻隔层还包括覆盖部，其由侧壁接触部以远离延伸部的方向延伸而覆盖于第一绝缘层上方，且覆盖部暴露出中心区。
根据本发明的一实施例中，上述的电子组件包括有机薄膜晶体管，其中有机薄膜晶体管包括栅极、源极、漏极以及有机半导体有源层。栅极的面积重叠于有机半导体有源层的面积。第一绝缘层位于栅极与有机半导体有源层之间。源极与漏极连接有机半导体有源层。
根据本发明的一实施例中，上述的侧壁接触部覆盖第一绝缘层的侧表面。
根据本发明的一实施例中，上述的电子组件封装体还包括第二绝缘层，第一绝缘层配置于第二绝缘层与承载板之间。
根据本发明的一实施例中，上述的第二绝缘层的面积超出第一绝缘层的侧表面而具有一侧壁部分，侧壁部分位于第一绝缘层的侧表面与侧壁接触部之间。
根据本发明的一实施例中，上述的电子组件封装体还包括侧壁阻挡结构，设置在内边缘区中，且贯穿第一绝缘层并构成挡墙状。
根据本发明的一实施例中，上述的侧壁阻挡结构包括在垂直该承载板的方向上堆叠的多个子阻挡结构。子阻挡结构的材质包括金属。
根据本发明的一实施例中，上述的阻隔层的延伸部在远离承载板的上侧具有凹凸表面。其中凹凸表面为锯齿状、微杯状、阶梯状或以上任选一种以上的组合。
根据本发明的一实施例中，上述的阻隔层的材料为氮化硅(SiNx)、氧化硅(SiOx)或多层氮化硅/氧化硅(SiNx/SiOx)薄膜。
根据本发明的一实施例中，上述的电子组件封装体还包括有机缓冲层、底阻隔层、显示介质层以及保护层。有机缓冲层配置于电子组件与承载板之间。底阻隔层配置于有机缓冲层与承载板之间。显示介质层配置于电子组件上，其中显示介质层与电子组件电性相连接并用以显示影像。保护层配置于显示介质层上。
根据本发明的一实施例中，上述的阻隔层的延伸部接触底阻隔层。
根据本发明的一实施例中，上述的阻隔层的侧壁接触部覆盖有机缓冲层的侧表面。
本发明是针对另一种电子组件封装体，电子组件封装体包括承载板、电子组件、多个绝缘层以及侧壁阻挡结构。承载板包括中心区以及边缘区。电子组件配置于承载板上并位于中心区。多个绝缘层配置于承载板上并重叠于电子组件，其中多个绝缘层分别由中心区延伸至边缘区中。侧壁阻挡结构设置在边缘区中，其中侧壁阻挡结构贯穿多个绝缘层并构成挡墙状。
根据本发明的一实施例中，上述的侧壁阻挡结构包括在垂直承载板的方向上堆叠的多个子阻挡结构。
根据本发明的一实施例中，上述多个子阻挡结构的其中一者电性连接电子组件。各子阻挡结构的材质包括金属。
根据本发明的一实施例中，上述的侧壁阻挡结构电性浮置。
根据本发明的一实施例中，上述的电子组件包括有机薄膜晶体管。多个绝缘层包括第一绝缘层与第二绝缘层。有机薄膜晶体管包括栅极、源极、漏极以及有机半导体有源层。栅极的面积重叠于有机半导体有源层的面积。第一绝缘层位于栅极与有机半导体有源层之间。源极与漏极连接有机半导体有源层，且第一绝缘层配置于第二绝缘层与承载板之间。
根据本发明的一实施例中，上述的电子组件封装体还包括有机缓冲层、底阻隔层、显示介质层以及保护层。有机缓冲层设置于电子组件与承载板之间。底阻隔层设置于有机缓冲层与承载板之间。显示介质层设置于电子组件上，其中显示介质层与电子组件电性相连接并用以显示影像。保护层设置于显示介质层上。
基于上述，本发明电子组件封装体中，阻挡结构在垂直于承载板所在平面上具有一定高度，而可在电子组件封装体的周围形成挡墙一般的结构。如此一来，可降低电子组件封装体中电子组件受到从侧面来的水气而破坏的机率。
附图说明
图1为本发明第一实施例的电子组件封装体的剖面示意图；
图2为本发明第二实施例的电子组件封装体的剖面示意图；
图3为本发明第三实施例的电子组件封装体的剖面示意图；
图4为第三实施例的电子组件封装体10c的上视示意图；
图5为本发明第四实施例的电子组件封装体的剖面示意图；
图6为本发明第五实施例电子组件封装体的局部构件放大图；
图7为本发明第六实施例电子组件封装体的局部构件放大图；
图8为本发明第七实施例电子组件封装体的局部构件放大图；
图9为本发明第八实施例电子组件封装体的局部构件放大图。
附图标记：
10a、10b、10c、10d、10e、10f、10g、10h：电子组件封装体；
100：承载板；
102A：软性基板；
102B：支撑基板；
104：底阻隔层；
106：有机缓冲层；
110：电子组件；
112：有机薄膜晶体管；
122：第一绝缘层；
124：第二绝缘层；
126：侧壁部分；
130、130a～130d：阻隔层；
132、132a～132c：侧壁接触部；
134、134a～134c：延伸部；
136：覆盖部；
138a、138b、138c：凹凸表面；
140、142、144：接口；
150a、150b：侧壁阻挡结构；
152a、152b、152c：子阻挡结构；
AA：中心区；
CG：封装板；
CH：有机半导体有源层；
D：漏极；
EPL：显示介质层；
G：栅极；
IB：内边缘区；
IN：绝缘层；
M1：走线；
M2：导电层；
OB：外边缘区；
PT：凸块；
PV：保护层；
S：源极；
S1、S2、S3：侧表面；
SE：框胶。
具体实施方式
现将详细地参考本发明的示范性实施例，示范性实施例的实例说明于附图中。只要有可能，相同组件符号在附图和描述中用来表示相同或相似部分。
图1为本发第一实施例的电子组件封装体的剖面示意图。请参照图1，电子组件封装体10a包括承载板100、电子组件110、第一绝缘层122以及阻隔层130。承载板100包括中心区AA以及在中心区AA周边的边缘区。边缘区可以划分成内边缘区IB以及外边缘区OB。内边缘区IB位于中心区AA与外边缘区OB之间。在本实施例中，承载板100可为硬质基板，例如为玻璃基板或是其他具备良好机械强度的基板，但不以此为限。承载板100用以提供电子组件封装体10a合适的支撑。
电子组件110设置于承载板100上且位于承载板100的中心区AA。第一绝缘层122配置于承载板100上并重叠于电子组件110，且第一绝缘层122由承载板100的中心区AA延伸至内边缘区IB。阻隔层130设置于承载板100上，且阻隔层130包括侧壁接触部132及延伸部134。侧壁接触部132围绕第一绝缘层122的侧表面S1，且延伸部134由侧壁接触部132以远离第一绝缘层122的方向延伸至外边缘区OB。
此外，电子组件封装体10a可依需求还包括一条或多条走线M1，设置于承载板100上，其中走线M1可设置于内边缘区IB中并电性连接于电子组件110以作为提供电子组件110与驱动电路的电传输路径，但本发明不以此为限。具体来说，在走线M1电性连接于电子组件110的状况下，走线M1可用以传递信号。不过，在走线M1不电性连接于电子组件110的状况下，走线M1可以作为静电防护线路或是提供电性屏蔽的功能。此外，在其他实施例中，电子组件封装体10a的内边缘区IB中可选择性地省略走线M1，本发明不以此为限。
为了清楚说明，本说明书中的“外侧”是指在承载板100中中心区AA朝向外边缘区BO的一侧。反之，“内侧”是指在承载板100中外边缘区BO朝向中心区AA的一侧。
参照图1，为了方便电子组件封装体10a在制作过程中可受到稳定的支撑且在制作完成后可具备可挠性。在本实施例中，电子组件封装体10a的承载板100可包括一软性基板102A与一支撑基板102B，软性基板102A设置于电子组件110与支撑基板102B之间。具体来说，软性基板102A的材质可例如为聚亚酰胺(polyimide,PI)、聚碳酸酯(polycarbonate,PC)、聚醚砜(polyethersulfone,PES)、聚丙烯酸酯(polyacrylate,PA)、聚原冰烯(polynorbornene,PNB)、聚乙烯对苯二甲酸酯(polyethylene terephthalate,PET)、聚醚醚酮(polyetheretherketone,PEEK)、聚萘二甲酸乙二醇酯(polyethylene naphthalate,PEN)或聚醚亚酰胺(polyetherimide,PEI)等可挠性材料。在电子组件封装体10a制作完成后，可选择性地将软性基板102A与支撑基板102B分离。此时，承载板100可仅由软性基板102A构成。
为了增进软性基板102A的阻水气特性。在本实施例中，电子组件封装体10a可还包括底阻隔层104，配置于电子组件110与软性基板102A之间，且位于第一绝缘层122与软性基板102A之间。底阻隔层104可为单层薄膜或是由多层薄膜所构成的叠层，本实施例不限定底阻隔层104的层数与构成材质。承上述，当底阻隔层104是由多层薄膜所构成的叠层时，底阻隔层104例如是由有机薄膜与无机薄膜交替堆叠所构成的叠层，或者，底阻隔层104也可以是由多层无机薄膜堆叠所构成的叠层。当底阻隔层104是由多层无机薄膜堆叠所构成的叠层时，底阻隔层104可为氮化硅与氧化硅交替堆叠的叠层。底阻隔层104的水气穿透率(vapor water transmission rate,VWTR)不高于10-2g/m2·Day(克/米2·天)，较佳不高于10-6g/m2·Day。
为了释放电子组件110与底阻隔层104之间的应力且提升电子组件110的附着力，本实施例可以选择性地于电子组件110与底阻隔层104之间设置有机缓冲层106，以增进电子组件110的信赖性。在本实施例中，有机缓冲层106配置于电子组件110与承载板100之间且底阻隔层104位于有机缓冲层106与承载板100之间。
电子组件110可包括薄膜晶体管(Thin Film Transistor,TFT)。详细来说，薄膜晶体管可包括非晶硅薄膜晶体管(a-Si TFT)、微晶硅薄膜晶体管(micro-Si TFT)、多晶硅薄膜晶体管(p-Si TFT)或有机薄膜晶体管(OTFT)等晶体管。在本实施例中，电子组件110包括有机薄膜晶体管112但不以此为限，在其他实施例中电子组件110可还包括有电容结构、二极管或是其他构件等。有机薄膜晶体管112由多个图案化的薄膜所构成且这些薄膜可藉由喷墨(ink-jet)、旋涂(spin coat)、柔版印刷、沉积等方法而成膜并藉由微影蚀刻法图案化成所要的图案。具体来说，有机薄膜晶体管112包括栅极G、源极S、漏极D以及有机半导体有源层CH。栅极G的面积重叠于有机半导体有源层CH的面积。第一绝缘层122位于栅极G与有机半导体有源层CH之间。源极S与漏极D连接该有机半导体有源层CH。在操作上，栅极G可以控制有机薄膜晶体管112的开启(导通)与关闭(断路)。当有机薄膜晶体管112为开启(导通)的情形下，有机薄膜晶体管112可以允许源极S藉由有机半导体有源层CH电性导通至漏极D。
在本实施例中，电子组件封装体10a还包括第二绝缘层124。第一绝缘层122配置于第二绝缘层124与承载板100之间。此外，在本实施例中，电子组件封装体10a可还包括配置于第二绝缘层124上的导电层M2，且导电层M2可以电性连接到漏极D。以在电子组件110开启时，让电子组件110藉由导电层M2电性导通至其他构件。在本实施例中，电子组件封装体10a实际上是由堆叠在承载板100上的多个膜层所构成。首先，在承载板100上依序设置底阻隔层104以及有机缓冲层106。此时，作为有机薄膜晶体管112的源极S以及漏极D可与走线M1同为第一导电层，可同时形成在有机缓冲层106上。换言之，源极S、漏极D以及走线M1可并入同样的工艺当中。接下来，可依序形成有机半导体有源层CH、第一绝缘层122、栅极G、第二绝缘层124以及走线M2。在栅极G与走线M2形成前，可分别对第一绝缘层122与第二绝缘层124做适当的图案化以在漏极D上形成一开口。如此一来，走线M2可藉由上述开口与漏极D电性相连接。
在其他实施例中，电子组件封装体10a可还包括其他绝缘层，本发明不限制绝缘层的数目。举例来说，电子组件封装体10a可还包括第三绝缘层、第四绝缘层等等。另外，第一绝缘层122与第二绝缘层124可为有机绝缘材料，其例如为聚对二甲苯基(Parylene)、六甲基硅氧烷(HMDSO)或其他具有绝缘性质的有机材料。上述有机绝缘材料的水气穿透率约可达到10-2g/m2·Day。不过，在工艺中，无论第一绝缘层122与第二绝缘层124是利用化学气相层积、物理气相层积或是经由湿膜加热固化成膜，第一绝缘层122或第二绝缘层124中的缺陷无法避免地会聚集而产生针孔(pin-hloe)。以图1来说明，第一绝缘层122的侧表面S1与第二绝缘层124的侧表面S2若外露出来，水气便可能由第一绝缘层122的侧表面S1与第二绝缘层124的侧表面S2进入，进一步藉由第一绝缘层122或第二绝缘层124中的针孔快速扩散而接触电子组件110，这可能造成电子组件110的损坏。
在本实施例中，有机缓冲层106的一侧表面S3外露也可能导致水气由侧表面S3进入而损坏电子组件110。因此，阻隔层130的侧壁接触部132围绕且覆盖上述的侧表面S1、侧表面S2以及侧表面S3，且阻隔层130的延伸部134由侧壁接触部132以远离第一绝缘层122的方向延伸至外边缘层OB，并接触底阻隔层104。此时，侧壁接触部132与延伸部134为一L型结构并设置承载板100的外边缘区OB。阻隔层130的材料可选用无机材料，例如氮化硅(SiNx)、氧化硅(SiOx)等。此外，阻隔层130可选择由多层氮化硅/氧化硅(SiNx/SiOx)薄膜堆叠而成。上述材料的水气穿透率为小于10-4g/m2·Day。阻隔层130的水气穿透率越小越可阻隔水气从电子组件封装体10a的外侧进入阻隔层130中，因此可确保电子组件110不受水气的影响。不过，本发明中阻隔层130的材料不以此为限，材料可依据所要求的水气穿透率来调整。
此外，在本实施例中，阻隔层130的侧壁接触部132覆盖有机缓冲层106的侧表面S3以及第一绝缘层122的侧表面S1，侧壁接触部132接触于侧表面S1、侧表面S2以及侧表面S3处形成一接口140。此接口140有助于阻隔水气从侧壁接触部132扩散至内侧的第一绝缘层122、第二绝缘层124以及有机缓冲层106中而接触电子组件110，因此可确保电子组件110的质量。详细来说，接口140可以使得第一绝缘层122、第二绝缘层124以及有机缓冲层106中的针孔(pin-hloe)不与侧壁接触部132中的针孔连续。如此一来，水气无法藉由针孔从电子组件封装体10a的外侧快速扩散进入内侧而影响电子组件110，因此可以确保电子组件110不受水气的影响。
在本实施例中，阻隔层130还包括覆盖部136，覆盖部136由侧壁接触部132以远离延伸部134的方向延伸而覆盖于第一绝缘层122上方，且覆盖部136露出中心区AA。换言之，在本实施例中，中心区AA上并没有设置阻隔层130的覆盖部136，或是阻隔层130没有延伸到中心区AA或是没有完全覆盖住中心区AA。一般来说，无机材料相较于有机材料有较易碎的特性。所以，阻隔层130相较地比第一绝缘层122与第二绝缘层124硬脆。以电子组件封装体10a来说明，当电子组件封装体10a进行落球测试时，若阻隔层130布满中心区AA，则相对容易碎裂，而影响其他组件，甚至造成电子组件封装体10a无法正常运作。因此，本实施例的阻隔层130露出中心区AA，可降低阻隔层130碎裂的机率，因此可确保电子组件封装体10a承受外力的能力。
在本实施例中，电子组件封装体10a可还包括一显示介质层EPL以及一保护层PV。显示介质层EPL包覆于保护层PV与承载板100之间。显示介质层EPL配置于电子组件110上，其中显示介质层EPL与电子组件110可藉由导电层M2电性相连接并用以显示影像。显示介质层EPL中的显示介质可为液晶、介电溶剂(dielectric solvent)与多个掺杂于介电溶剂中的带电荷粒子所组成的显示介质或是其他合适的显示介质，本发明并不限定显示介质层的类型与材料。换言之，电子组件封装体10a可以用于显示画面而作为显示器，但在另一实施例中，电子组件110上可不设置有显示介质层EPL而是设置有感应材料(例如可以将光能转换为电能的光电转换材料)，而使得电子组件封装体10a用以作为传感器。
图2为本发明第二实施例的电子组件封装体的剖面示意图。请参照图2，电子组件封装体10b包括图1中的承载板100、底阻隔层104、有机缓冲层106、电子组件110、第一绝缘层122、第二绝缘层124、阻隔层130、显示介质层EPL、保护层PV、导电层M2以及走线M1。电子组件封装体10b类似于图1的实施例，上述组成构件的特性以及组成构件彼此的连接关系可以参照电子组件封装体10a的相关描述，此处不再赘述。在本实施例中，电子组件封装体10b与电子组件封装体10a不同的是，第二绝缘层124的面积超出第一绝缘层122的侧表面S1而具有一侧壁部分126。侧壁部分126位于第一绝缘层122的侧表面S1与侧壁接触部132之间，且第二绝缘层124可将第一绝缘层122包覆在内。此外，侧壁接触部132围绕侧表面S1、侧壁部分126远离侧表面S1的侧表面S2以及有机缓冲层106的侧表面S3，且覆盖上述的侧表面S2以及侧表面S3。
在本实施例中，侧壁部分126可增加电子组件封装体10b由内侧朝向外侧堆叠的膜层数量，且相互堆叠的两膜层间会形成一接口。具体来说，电子组件封装体10b的侧壁由内侧至外侧堆叠的膜层依序为第一绝缘层122、第二绝缘层124的侧壁部分126以及侧壁接触部132。侧壁部分126的侧表面S2以及有机缓冲层106的侧表面S3与侧壁接触部132会形成一接口142。另外，侧壁部分126与第一绝缘层122的侧表面S1会形成另一接口144。如此一来，类似于图1中的接口140，上述的两个接口142与接口144有助于阻隔水气从电子组件封装体10b的外侧快速扩散进入内侧而避免电子组件110受到水气影响，因此可确保电子组件110的质量。
值得注意的是，本发明并不限定绝缘层堆叠的数量，其数量可依需要进行调整。在另一实施例中，电子组件封装体10b的有机缓冲层106的面积可以小于第二绝缘层124，使侧壁部分126包覆有机缓冲层106的侧表面S3。另外，电子组件封装体10b可还包括第三绝缘层(未显示)，第三绝缘层的面积超出第二绝缘层124的侧表面S2而具有另一侧壁部分。在电子组件封装体10b的侧壁由内侧至外侧堆叠的膜层依序为第一绝缘层122、第二绝缘层124、第三绝缘层与侧壁接触部132，且形成总共三个不同的接口。如此一来，三个不同的接口可有效的阻隔水气从电子组件封装体10b的外侧扩散至内侧，因此可确保电子组件110的质量。
图3为本发明第三实施例的电子组件封装体的剖面示意图。图4为图3实施例的电子组件封装体10c的上视示意图。首先请参照图3，电子组件封装体10c包括图2中的承载板100、底阻隔层104、有机缓冲层106、电子组件110、第一绝缘层122、第二绝缘层124、阻隔层130、显示介质层EPL、一保护层PV、导电层M2以及走线M1。在电子组件封装体10c中，类似于图2，上述组成构件的特性以及组成构件彼此的连接关系可以参照电子组件封装体10a以及电子组件封装体10b的相关描述，此处不再赘述。
在本实施例中，电子组件封装体10c与电子组件封装体10b不同的是，电子组件封装体10c还包括一个或多个侧壁阻挡结构150a，设置在内边缘区IB中，且贯穿第一绝缘层122与第二绝缘层124并构成档墙状。侧壁阻挡结构150a配置于有机缓冲层106上且被阻隔层130的覆盖部136覆盖。具体来说，侧壁阻挡结构150a可包括多条走线M1、多个子阻挡结构152a以及多个子阻挡结构152b，其中一个子阻挡结构152a以及其中一个子阻挡结构152b依序在垂直承载板100的方向上堆叠在其中一条走线M1上而构成其中一个侧壁阻挡结构150a。也就是说，走线M1实质上也可以作为构成侧壁阻挡结构150a的其中一个子阻挡结构。
在本实施例中，多个侧壁阻挡结构150a的至少其中一者的走线M1可以电性连接电子组件110。换言之，侧壁阻挡结构150a可以用以传递电子组件110的信号。另一实施例中，多个侧壁阻挡结构150a的走线M1可全部都不电性连接电子组件110。如此，侧壁阻挡结构150a可以为电性浮置的状态，也可以是作为静电防护用的结构。
接下来请同时参照图3以及图4，由图3及图4可知多层堆叠的侧壁阻挡结构150a实质上为一薄片状，且在电子组件封装体10c的周边围绕电子组件110。换言之，侧壁阻挡结构150a可使电子组件封装体10c具有多个垂直于承载板100平面的文件墙状结构，此结构可阻隔水气从电子组件封装体10c的外侧扩散至中心区AA而影响电子组件110的运作。更详细来说，多个挡墙状的侧壁阻挡结构150a可使电子组件封装体10c从内侧到外侧具有多个垂直于承载板100平面的接口。如此一来，类似于图1中的接口140，上述多个接口会防止水气从外侧藉由膜层中的针孔扩散进入内侧。此外，虽然图3中显示有3个侧壁阻挡结构150a，但侧壁阻挡结构150a的数量不以此为限。举例来说，电子组件封装体10c可包括1个、2个、4个等的侧壁阻挡结构150a。进一步来说，在部分实施例中，由于侧壁阻挡结构150a具备阻隔水气的作用，设置有侧壁阻挡结构150a的电子组件封装体可选择性的不需设置阻隔层130，或是阻隔层130可选择性地不具有侧壁接触部132与延伸部134。
图5为本发明第四实施例的电子组件封装体的剖面示意图。请参照图5，类似于图4，在本实施例中电子组件封装体10d包括电子组件封装体10c的承载板100、底阻隔层104、有机缓冲层106、电子组件110、第一绝缘层122、第二绝缘层124、阻隔层130、显示介质层EPL、保护层PV、导电层M2以及走线M1。在电子组件封装体10d中，类似于图3，上述组成构件的特性以及组成构件彼此的连接关系可以参照电子组件封装体10c的相关描述，此处不再赘述。
在本实施例中，类似于图3，电子组件封装体10d还包括一侧壁阻挡结构150b，设置于内边缘区IB中，且贯穿第一绝缘层122与第二绝缘层124并构成档墙状。侧壁阻挡结构150配置于有机缓冲层106上且被阻隔层130的覆盖部136覆盖。在图5的实施例中，侧壁阻挡结构150b包括子阻挡结构152a、子阻挡结构152b以及子阻挡结构152c，其中子阻挡结构152a以及子阻挡结构152b依序在垂直承载板100的方向上堆叠在子阻挡结构152c上。子阻挡结构152a可与走线M1由相同膜层构成。
但与图3的实施例不同的是，在本实施例中，多层结构的侧壁阻挡结构150b与单层结构的走线M1独立设置，使得多层结构的侧壁阻挡结构150b位于单层的走线M1外侧。不过，类似于图3的侧壁阻挡结构150a，侧壁阻挡结构150b可使电子组件封装体10d从外侧到内侧具有多个垂直于承载板100平面的接口，因此侧壁阻挡结构150b可阻隔水气从电子组件封装体10d的扩散，进而影响电子组件110的运作。另外，在本实施例中，侧壁阻挡结构150b也类似侧壁阻挡结构150a可选择电性连接至电子组件110或电性浮置或作为静电保护的构件。除此之外，虽然在本实施例中，侧壁阻挡结构150b设置于走线M1的外侧，但本发明不以此为限。举例来说，侧壁阻挡结构150b也可设置在相较走线M1更接近电子组件110的一侧。进一步来说，在部分实施例中，由于侧壁阻挡结构150b具备阻隔水气的作用，设置有侧壁阻挡结构150b的电子组件封装体可选择性的不需设置阻隔层130，或是阻隔层130可选择性地不具有侧壁接触部132与延伸部134。
在图3以及图5的实施例中，电子组件封装体10c以及电子组件封装体10d实质上是由堆叠于承载板100上的多个膜层所构成。首先，源极S、漏极D、走线M1以及子阻挡结构152c可为同一第一导电层，可同时形成在有机缓冲层106上。接下来，依序形成有机半导体有源层CH以及第一绝缘层122。此时，栅极G以及子阻挡结构152a可为同一第二导电层，可同时形成第一绝缘层122上且子阻挡结构152a贯穿第一绝缘层122而接触走线M1或子阻挡结构152c。接着，在第一绝缘层122上形成第二绝缘层124。导电层M2与子阻挡结构152b可为同一第三导电层，可同时形成于第二绝缘层124上且子阻挡结构152b贯穿第二绝缘层124而接触子阻挡结构152a。换言之，在图3以及图5的实施例中，侧壁阻挡结构150a以及侧壁阻挡结构150b的制作可整合至原有的工艺当中，因此并不会增加额外的工艺造成成本的提高。
在本实施例中，第一导电层、第二导电层、第三导电层的材料可以是金属、金属合金、导电氧化物、有机导电材料或是上述材料的组合，且第一导电层、第二导电层与第三导电层各自可以是多层导电材料层构成的叠层。一般来说，金属材料的水气穿透率会低于有机材料。若侧壁阻挡结构150a与侧壁阻挡结构150b的材质包括金属，可进一步阻挡水气从外侧进入，提升防止水气破坏电子组件110的封装效果。不过，上述材质仅是举例说明之用，并非用以限定本发明。
图6为本发明第五实施例电子组件封装体的局部构件放大图，其中图6仅显示了电子组件封装体的承载板、底阻隔层、第一绝缘层、显示介质层、保护层以及阻隔层。请参照图6，电子组件封装体10e包括承载板100、底阻隔层104、绝缘层IN、显示介质层EPL、阻隔层130a、封装板CG以及框胶SE，其中阻隔层130a包括侧壁接触部132a以及延伸部134a。电子组件封装体10e中各个构件的特性及配置关系可以参照上述实施例的任一者，此处不再赘述。绝缘层IN可以包括前述实施例中记载的第一绝缘层122、第二绝缘层124或其组合。另外，图6中虽未显示电子组件，但可以参照前述实施例而理解，电子组件、绝缘层IN与阻隔层130a之间的配置关系。
在本实施例中，阻隔层130a并无覆盖绝缘层IN，且阻隔层130a与前述阻隔层130的不同处在于，延伸部134a由多个凸块PT构成而在阻隔层130a远离承载板100的一侧构成一凹凸表面138a，其中凸块PT彼此分隔设置且凹凸表面138a为锯齿状。具体来说，在阻隔层130a形成后，可进一步对阻隔层130a的延伸部134进行图案化，使延伸部134a图案化出凸块PT而形成锯齿状的凹凸表面138a。接下来，会将显示介质层EPL封装于承载板100与封装板CG之间。在一实施例中，可利用框胶SE围绕显示介质层EPL而将附加电路板100与封装板CG组立在一起。由凹凸表面138a与框胶SE彼此形成的接口可有效的阻隔水气从框胶SE的外侧扩散至绝缘层IN中的第一绝缘层122中并接触电子组件110(未显示，可参照图1～3与图5)，进而能维持电子组件110(未显示，可参照图1～3与图5)的正常运作。
图7为本发明第六实施例电子组件封装体的局部构件放大图，其中图7仅显示了电子组件封装体的承载板、底阻隔层、第一绝缘层、显示介质层、保护层以及阻隔层。请参照图7，电子组件封装体10f包括承载板100、底阻隔层104、绝缘层IN、显示介质层EPL、阻隔层130b、封装板CG以及框胶SE，其中阻隔层130b包括侧壁接触部132b以及延伸部134b。电子组件封装体10f中各个构件的特性及配置关系可以参照图6实施例的相关叙述，此处不再赘述。在本实施例中，类似于图6的电子组件封装体10e，阻隔层130b的延伸部134b在阻隔层130b远离承载板100的一上侧形成一凹凸表面138b。本实施例中的延伸部134b连续地向外延伸，且所形成的凹凸表面138b为微杯状。即，凹凸表面138b是由延伸部134b中设置有多个较厚的区段与多个较薄的区段且较厚区段与较薄区段交替分布而构成的。此外，显示介质层EPL封装于附加电路板100与封装板CG之间。在一实施例中，可利用框胶SE围绕显示介质层EPL而将承载板100与封装板CG组立在一起。由凹凸表面138b与框胶SE彼此形成的接口可有效的阻隔水气从框胶SE的外侧扩散至绝缘层IN中的第一绝缘层122中并接触电子组件110(未显示，可参照图1～3与图5)，进而能维持电子组件110(未显示，可参照图1～3与图5)的正常运作。
图8为本发明第七实施例电子组件封装体的局部构件放大图，其中图8仅显示了电子组件封装体的承载板、底阻隔层、第一绝缘层、显示介质层、保护层以及阻隔层。请参照图8，电子组件封装体10g包括承载板100、底阻隔层104、绝缘层IN、显示介质层EPL、阻隔层130c、封装板CG以及框胶SE，其中阻隔层130c包括侧壁接触部132c以及延伸部134c。显示介质层EPL封装于承载板100与封装板CG之间。框胶SE围绕显示介质层EPL而将承载板100与封装板CG组立在一起。电子组件封装体10g中各个构件的特性及配置关系可以参照上述实施例，此处不再赘述。在本实施例中，类似于图6的电子组件封装体10e，阻隔层130的延伸部134c在远离承载板100的一上侧具有一凹凸表面138c。凹凸表面138c具体的形成方式可参照图6实施例的相关叙述，此处不再赘述。与电子组件封装体10e的凹凸表面138a不同的是，凹凸表面138c为阶梯状。凹凸表面138c也可阻隔水气从框胶SE的外侧扩散至绝缘层IN中的第一绝缘层122中并接触电子组件110，进而能维持电子组件110的正常运作。
值得注意的是，图6、图7以及图8中延伸部134a～134c的凹凸表面138a、凹凸表面138b以及凹凸表面138c皆可应用于图1、图2、图3以及图5的电子组件封装体中，以更降低电子组件封装体中电子组件受水气破坏的机率。此外，本发明并不限定凹凸表面具体的凹凸形状，上述凹凸表面138a、凹凸表面138b以及凹凸表面138c的形状仅为示范例但不受此限制。举例来说，凹凸表面的形状除为锯齿状、微杯状或阶梯状外，也可具有爱心状、三角状或同时结合上述任一种以上的形状。
图9为本发明第八实施例电子组件封装体的局部构件放大图。请参照图9，电子组件封装体10h包括承载板100、底阻隔层104、绝缘层IN、显示介质层EPL以及阻隔层130d。电子组件封装体10g中承载板100、底阻隔层104、绝缘层IN以及显示介质层EPL的特性及配置关系可以参照上述实施例，此处不再赘述。另外，阻隔层130d可采用前述实施例中阻隔层130来实施。另外，电子组件封装体10h可以包括有前述实施例记载的电子组件110以和/或侧壁阻挡结构150a或侧壁阻挡结构150b，但不以此为限。具体而言，在本实施例中，显示介质层EPL封装于承载板100与封装板CG之间，且框胶SE围绕显示介质层EPL而用来将承载板100与封装板CG组立在一起。本实施例的封装板CG与框胶SE的设置方式可以用来取代前述实施例任一者中的保护层PV。换言之，本发明实施例并不限定以薄膜状的保护层PV来封装显示介质层EPL，而可以采用封装板CG搭配框胶SE的方式来封装显示介质层EPL。
综上所述，本发明的电子组件封装体中，阻隔层以及侧壁阻挡结构的设置可增加电子组件封装体中垂直于承载板平面的接口数量，其中上述的接口位于电子组件封装体的周围并围绕电子组件。如此一来，可有效的阻隔水气从外侧扩散进入内侧，降低电子组件封装体中电子组件受到从侧面来的水气而破坏的机率。此外，侧壁阻挡结构可以整合至原有的工艺当中，并不会增加额外的成本。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (22)

1.一种电子组件封装体，其特征在于，包括：
承载板，所述承载板包括中心区、内边缘区以及外边缘区，所述内边缘区位于所述中心区与所述外边缘区之间；
电子组件，配置于所述承载板上且位于所述中心区；
第一绝缘层，配置于所述承载板上，重叠于所述电子组件且所述第一绝缘层由所述中心区延伸至所述内边缘区；
阻隔层，设置于所述承载板上，且所述阻隔层露出所述中心区，其中所述阻隔层包括覆盖部、侧壁接触部以及延伸部，所述覆盖部位于所述内边缘区上覆盖于所述第一绝缘层之上，所述侧壁接触部围绕所述第一绝缘层的侧表面，且所述延伸部由所述侧壁接触部以远离所述第一绝缘层的方向延伸至所述外边缘区；以及
显示介质层，配置于所述电子组件和所述阻隔层的覆盖部之上，其中所述显示介质层与所述电子组件电性相连接并用以显示影像。
2.根据权利要求1所述的电子组件封装体，其特征在于，所述覆盖部暴露出所述中心区。
3.根据权利要求1所述的电子组件封装体，其特征在于，所述电子组件包括一有机薄膜晶体管，其中所述有机薄膜晶体管包括栅极、源极、漏极以及有机半导体有源层，所述栅极的面积重叠于所述有机半导体有源层的面积，所述第一绝缘层位于所述栅极与所述有机半导体有源层之间，所述源极与所述漏极连接所述有机半导体有源层。
4.根据权利要求1所述的电子组件封装体，其特征在于，所述侧壁接触部覆盖所述第一绝缘层的所述侧表面。
5.根据权利要求1所述的电子组件封装体，其特征在于，所述电子组件封装体还包括第二绝缘层，所述第一绝缘层配置于所述第二绝缘层与所述承载板之间。
6.根据权利要求5所述的电子组件封装体，其特征在于，所述第二绝缘层的面积超出所述第一绝缘层的所述侧表面而具有侧壁部分，所述侧壁部分位于所述第一绝缘层的所述侧表面与所述侧壁接触部之间。
7.根据权利要求1所述的电子组件封装体，其特征在于，所述电子组件封装体，还包括侧壁阻挡结构，设置在所述内边缘区中，且贯穿所述第一绝缘层并构成挡墙状。
8.根据权利要求7所述的电子组件封装体，其特征在于，所述侧壁阻挡结构包括在垂直所述承载板的方向上堆叠的多个子阻挡结构。
9.根据权利要求8所述的电子组件封装体，其特征在于，各所述多个子阻挡结构的材质包括金属。
10.根据权利要求1所述的电子组件封装体，其特征在于，所述阻隔层的所述延伸部在远离所述承载板的上侧形成凹凸表面。
11.根据权利要求10所述的电子组件封装体，其特征在于，所述凹凸表面为锯齿状、微杯状、阶梯状或结合上述任一种以上的组合。
12.根据权利要求1所述的电子组件封装体，其特征在于，所述阻隔层的材料为SiNx、SiOx或多层SiNx/SiOx薄膜。
13.根据权利要求1所述的电子组件封装体，其特征在于，所述电子组件封装体，还包括：
有机缓冲层，配置于所述电子组件与所述承载板之间；
底阻隔层，配置于所述有机缓冲层与所述承载板之间；以及
保护层，配置于所述显示介质层上。
14.根据权利要求13所述的电子组件封装体，其特征在于，所述阻隔层的所述延伸部接触所述底阻隔层。
15.根据权利要求13所述的电子组件封装体，其特征在于，所述阻隔层的所述侧壁接触部覆盖所述有机缓冲层的侧表面。
16.一种电子组件封装体，其特征在于，包括：
承载板，所述承载板包括中心区以及边缘区；
电子组件，配置于所述承载板上并位于所述中心区；
多个绝缘层，配置于所述承载板上并重叠于所述电子组件，所述多个绝缘层分别由所述中心区延伸至所述边缘区中；
侧壁阻挡结构，设置在所述边缘区中的各所述多个绝缘层内，其中所述侧壁阻挡结构贯穿各所述多个绝缘层并构成挡墙状；以及
显示介质层，设置于所述电子组件和所述侧壁阻挡结构之上，其中所述显示介质层与所述电子组件电性相连接并用以显示影像。
17.根据权利要求16所述的电子组件封装体，其特征在于，所述侧壁阻挡结构包括在垂直所述承载板的方向上堆叠的多个子阻挡结构。
18.根据权利要求17所述的电子组件封装体，其特征在于，所述多个子阻挡结构其中一者电性连接所述电子组件。
19.根据权利要求17所述的电子组件封装体，其特征在于，各所述子阻挡结构的材质包括金属。
20.根据权利要求19所述的电子组件封装体，其特征在于，所述侧壁阻挡结构电性浮置。
21.根据权利要求16所述的电子组件封装体，其特征在于，所述电子组件包括有机薄膜晶体管，所述多个绝缘层包括第一绝缘层与第二绝缘层，其中所述有机薄膜晶体管包括栅极、源极、漏极以及有机半导体有源层，所述栅极的面积重叠于所述有机半导体有源层的面积，所述第一绝缘层位于所述栅极与所述有机半导体有源层之间，所述源极与所述漏极连接所述有机半导体有源层，且所述第一绝缘层配置于所述第二绝缘层与所述承载板之间。
22.根据权利要求16所述的电子组件封装体，其特征在于，所述电子组件封装体还包括：
有机缓冲层，设置于所述电子组件与所述承载板之间；
底阻隔层，设置于所述有机缓冲层与所述承载板之间；以及
保护层，设置于所述显示介质层上。
CN201610579308.5A 2016-07-22 2016-07-22 电子组件封装体 Active CN107644937B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201610579308.5A CN107644937B (zh) 2016-07-22 2016-07-22 电子组件封装体
US15/603,440 US10388700B2 (en) 2016-07-22 2017-05-23 Electronic device package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610579308.5A CN107644937B (zh) 2016-07-22 2016-07-22 电子组件封装体

Publications (2)

Publication Number Publication Date
CN107644937A CN107644937A (zh) 2018-01-30
CN107644937B true CN107644937B (zh) 2021-06-15

Family

ID=60988120

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610579308.5A Active CN107644937B (zh) 2016-07-22 2016-07-22 电子组件封装体

Country Status (2)

Country Link
US (1) US10388700B2 (zh)
CN (1) CN107644937B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111276631B (zh) * 2020-02-18 2022-09-09 Oppo广东移动通信有限公司 Oled显示面板和电子设备

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104835920A (zh) * 2015-06-03 2015-08-12 合肥京东方光电科技有限公司 有机发光二极管封装方法以及封装结构
CN104900681A (zh) * 2015-06-09 2015-09-09 上海天马有机发光显示技术有限公司 有机发光显示面板及其形成方法
US9343698B2 (en) * 2013-03-29 2016-05-17 Joled Inc. Organic EL display and electronic apparatus

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6876145B1 (en) 1999-09-30 2005-04-05 Semiconductor Energy Laboratory Co., Ltd. Organic electroluminescent display device
US6956324B2 (en) * 2000-08-04 2005-10-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method therefor
JP4240276B2 (ja) * 2002-07-05 2009-03-18 株式会社半導体エネルギー研究所 発光装置
JP4032909B2 (ja) * 2002-10-01 2008-01-16 ソニー株式会社 有機発光表示装置の製造方法
SG142140A1 (en) * 2003-06-27 2008-05-28 Semiconductor Energy Lab Display device and method of manufacturing thereof
US8040059B2 (en) * 2003-08-29 2011-10-18 Semiconductor Energy Laboratory Co., Ltd. Display device comprising a conductive barrier body in direct contact with a sealing material
US7583429B2 (en) 2004-09-27 2009-09-01 Idc, Llc Ornamental display device
KR100712111B1 (ko) 2004-12-14 2007-04-27 삼성에스디아이 주식회사 보조 전극 라인을 구비하는 유기전계발광소자 및 그의제조 방법
US20080006819A1 (en) * 2006-06-19 2008-01-10 3M Innovative Properties Company Moisture barrier coatings for organic light emitting diode devices
US7667338B2 (en) * 2006-08-08 2010-02-23 Lin Paul T Package with solder-filled via holes in molding layers
JP2009021477A (ja) 2007-07-13 2009-01-29 Sony Corp 半導体装置およびその製造方法、ならびに表示装置およびその製造方法
KR101084267B1 (ko) * 2009-02-26 2011-11-16 삼성모바일디스플레이주식회사 유기 발광 표시 장치 및 그 제조 방법
TW201110802A (en) 2009-06-24 2011-03-16 Seiko Epson Corp Electro-optical device, electronic device, and illumination apparatus
KR101074801B1 (ko) * 2009-09-09 2011-10-19 삼성모바일디스플레이주식회사 발광 표시 장치
KR101108166B1 (ko) * 2010-02-09 2012-01-31 삼성모바일디스플레이주식회사 실리콘 산화물막과 실리콘 리치 실리콘 질화물막을 포함하는 배리어층을 포함하는 유기 발광 장치
JP2011242705A (ja) 2010-05-21 2011-12-01 Sony Corp 表示装置、および表示装置の製造方法
JP5829562B2 (ja) * 2012-03-28 2015-12-09 ルネサスエレクトロニクス株式会社 半導体装置
JP6142151B2 (ja) 2012-07-31 2017-06-07 株式会社Ｊｏｌｅｄ 表示装置および電子機器
TWI493765B (zh) * 2012-08-07 2015-07-21 E Ink Holdings Inc 有機半導體元件及其製作方法
TWI515937B (zh) * 2013-05-15 2016-01-01 緯創資通股份有限公司 有機光電元件之封裝結構以及封裝方法
TWI620360B (zh) 2014-02-18 2018-04-01 緯創資通股份有限公司 電子元件封裝體及其製作方法
FR3017994B1 (fr) * 2014-02-25 2017-09-01 Commissariat Energie Atomique Dispositif electronique comprenant un composant opto-electronique et un transistor organiques
KR102439506B1 (ko) * 2015-10-16 2022-09-02 삼성디스플레이 주식회사 표시 장치

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9343698B2 (en) * 2013-03-29 2016-05-17 Joled Inc. Organic EL display and electronic apparatus
CN104835920A (zh) * 2015-06-03 2015-08-12 合肥京东方光电科技有限公司 有机发光二极管封装方法以及封装结构
CN104900681A (zh) * 2015-06-09 2015-09-09 上海天马有机发光显示技术有限公司 有机发光显示面板及其形成方法

Also Published As

Publication number Publication date
CN107644937A (zh) 2018-01-30
US10388700B2 (en) 2019-08-20
US20180026078A1 (en) 2018-01-25

Similar Documents

Publication Publication Date Title
CN108074959B (zh) 有机发光显示装置
US10797252B2 (en) Display apparatus
CN108630823B (zh) 显示装置
CN107134471B (zh) 显示装置和挠性显示装置
JP7176954B2 (ja) 封入構造、表示パネル及びその作成方法
US8890151B2 (en) Organic light-emitting display apparatus
JP2013196919A5 (zh)
US8324804B2 (en) Organic light-emitting display apparatus
JP7343614B2 (ja) 表示基板及びその製造方法、表示装置
US9076980B2 (en) Organic light-emitting display apparatus and manufacturing method thereof
US20210191553A1 (en) Touch display device
CN112713139A (zh) 柔性显示面板及柔性显示装置
US8860919B2 (en) Display apparatus and method of manufacturing display apparatus
CN107644937B (zh) 电子组件封装体
KR20190081475A (ko) 디스플레이 장치
US20210157449A1 (en) Electronic apparatus
JP2013025125A (ja) 表示装置
US20100065956A1 (en) Packaging structure, packaging method and photosensitive device
TWI607595B (zh) 電子元件封裝體
US7968883B2 (en) Image detector
CN113823668A (zh) 显示面板及显示装置
CN110323233B (zh) 摄像面板
KR102573704B1 (ko) 만입된 형상의 표시부를 포함하는 표시 장치
CN108828871B (zh) 一种柔性电子纸的制作方法及其柔性电子纸装置
CN112542557A (zh) 显示面板及其制备方法和显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant