CN107621974A - 中断请求分配装置和对此的运行方法 - Google Patents

Abstract

本发明涉及特别是用于具有至少一个计算内核的计算单元的中断请求分配装置，其中中断请求分配装置具有至少一个用于接收输入中断请求信号的输入端和至少一个用于输出输出中断请求信号特别是到计算单元的输出端，其中中断请求分配装置被构造用于根据至少一个输入中断请求信号来形成至少一个输出中断请求信号，其特征在于，中断请求分配装置具有延迟装置，该延迟装置被构造用于将输入中断请求信号延迟可预先给定的延迟时间，以便获得延迟的中断请求信号并且将延迟的中断请求信号作为输出中断请求信号输出给至少一个输出端。

Description

中断请求分配装置和对此的运行方法

技术领域

本发明涉及一种中断请求分配装置，特别是用于具有至少一个计算内核的计算单元的中断请求分配装置，其中该中断请求分配装置具有至少一个用于接收输入中断请求信号的输入端和至少一个用于输出输出中断请求信号特别是到计算单元的输出端，其中该中断请求分配装置被构造用于根据至少一个输入中断请求信号来形成至少一个输出中断请求信号。

本发明还涉及一种用于这样的中断请求分配装置的运行方法。

本发明还涉及一种电子功能组件，其被构造用于为至少一个另外的组件、特别是计算单元的计算内核产生至少一个中断请求信号，以及涉及一种用于这样的电子功能组件的运行方法。

背景技术

之前提及类型的中断请求分配装置是已知的并且在英语语言地区中也被称为“interrupt router（中断路由器）”。中断（中断请求）例如用于中止或中断当前在计算单元上运行的程序并且执行其他对时间要求严格的/短暂的在所谓的中断例程中被定义或编程的运算。在中断例程完成之后继续实施之前被中断的程序。中断可以通过中断请求分配装置例如转达给相应的计算单元。因为通过多个源可以在***中同时或时间上短暂彼此跟随地触发多个不同的中断请求，所以提出：在中断请求分配装置中为每个中断请求预先给定和配置优先级。由此高优先级的中断请求能够不利地挤出低优先级的中断请求。如果确定的中断请求在预先给定的时间内例如由于优先级而没有实施，则在所涉及的中断例程中的必需的过程可能没有实施。这特别是不利的，因为可能导致完全的***死机。

发明内容

本发明所基于的问题通过根据权利要求1的中断请求分配装置以及通过根据并列权利要求10的方法来解决。本发明所基于的问题的其他方面通过根据权利要求8的电子功能组件以及根据并列权利要求13的方法来解决。有利的改进方案在从属权利要求中说明。对于本发明重要的特征还在随后的描述中和在附图中找到，其中特征可以不仅单独地而且以不同组合对于本发明重要，而对此不再次明确指出。

本发明涉及一种中断请求分配装置，特别是用于具有至少一个计算内核的计算单元的中断请求分配装置，其中该中断请求分配装置具有至少一个用于接收输入中断请求信号的输入端和至少一个用于输出输出中断请求信号特别是到计算单元的输出端，其中该中断请求分配装置被构造用于根据至少一个输入中断请求信号来形成至少一个输出中断请求信号。根据本发明规定，中断请求分配装置具有延迟装置，该延迟装置被构造用于将输入中断请求信号延迟可预先给定的延迟时间，以便获得延迟的中断请求信号并且将延迟的中断请求信号作为输出中断请求信号输出给至少一个输出端。根据本发明的原理有利地能够实现中断请求的改进的时间控制和其到其他单元、诸如计算单元的输出。特别是在充分利用中断请求信号的根据本发明能够实现的延迟的情况下可以校正和时间上更好地分配中断请求的积累，这特别是当中断请求的至少一部分与待周期性实施的过程、诸如计算机程序的任务或者与通信模块的通信周期相关联时是有利的，所述任务周期性地（例如以10毫秒的帧或类似的）在计算单元上实施，所述通信模块可以替代于或补充于计算单元是中断请求的源或宿。在一些实施方式中也可以设想，可预先给定的延迟时间为零。一般可以设想，可预先给定的延迟时间是在大约0μs（微秒）和大约100000秒（或者还更多）之间，特别优选地在大约0μs和大约1000ms（毫秒）之间，进一步特别优选地在大约0μs和大约50ms之间的范围内。

在一种实施方式中，输出中断请求信号可以直接输出到计算单元或通信模块，所述计算单元或通信模块然后例如引入相应的反应（做完中断例程，通过通信总线发送消息等）。替代地或补充地，输出中断请求信号也可以输出到用于中断请求的复用器装置或用于中断请求的其他分配装置（其可以根据本发明或常规来构造），由此可以实现所涉及的组件的级联，这在处理中断请求时进一步提高灵活性。

在另一种实施方式中，根据至少一个输入中断请求信号来形成输出中断请求信号的步骤可以包括简单的转发。即所“形成的”中断请求信号直接对应于至少一个输入中断请求信号。替代地，该形成也可以包括继续的信号处理（例如缓冲和/或反相）或者输入中断请求信号例如与释放信号或时钟信号或类似的的（逻辑）连接。

在另一种实施方式中规定，中断请求分配装置具有m个用于接收输入中断请求信号的输入端，其中m大于1，和/或其中中断请求分配装置具有n个用于输出输出中断请求信号的输出端，其中n大于1。其他可能的变型是：m=1（仅仅一个输入端），m=n（与输出端一样多的输入端），m<>n（比输出端更多或更少的输入端），n=1（仅仅一个输出端）。由此可以实现一个或多个源的中断请求信号到一个或多个宿的灵活分配，其中延迟中断请求信号的优点为根据本发明的原理提供如下另外的自由度。

在另一种实施方式中规定，中断请求分配装置具有多个延迟装置，所述延迟装置被构造用于将输入中断请求信号分别延迟彼此相同或不同的延迟时间，由此进一步提高灵活性并且特别是能够实现中断请求信号的延迟例如对中断请求信号n的源或宿的典型周期时间的有效匹配。

在另一种实施方式中规定，设置至少一个计时器装置（英文：timer，定时器），以便确定或预先给定一个或多个延迟时间。例如计时器装置可以以本身已知的方式借助计数器部件和参考时钟信号来实现。根据另外的实施方式也可以设想，对于具有多个延迟装置的中断请求分配装置设置一个共同的参考时钟信号并且为多个延迟装置设置单独的计数器部件。一般地，根据本发明的延迟时间例如可以借助在中断请求分配装置中集成的计时器功能（定时器）来确定或实现。

在另一种实施方式中规定，中断请求分配装置被构造用于从外部组件接收配置信息和/或至少暂时本地存储配置信息，其中配置信息特别是表征所述延迟时间或延迟时间。由此中断请求分配装置的运行可以有效地由外部单元、诸如计算单元或微控制器来控制，特别是也关于待提供的延迟时间来控制。

在另一种实施方式中，配置信息可以包括以下信息中的至少一个：一个或多个延迟时间，哪些（延迟的）输入信号应该引导到哪些输出端的信息，优先级信息，所述优先级信息例如说明一些输入端的输入信号相对于其他输入端的输入信号优先来处理。

在另一种实施方式中规定，中断请求分配装置被构造用于中断当前运行的延迟时间，其中中断请求分配装置特别是被构造用于在当前运行的延迟时间期间接收中断指令并且响应于中断指令的接收而中断当前运行的延迟时间。由此可以有利地中断运行的延迟并且所涉及的中断请求没有进一步延迟地输出。因此在这样中断运行的延迟的情况下，最后得出所涉及的中断请求信号的实际延迟时间，该实际延迟时间小于初始预先给定的延迟时间。

根据另外的实施方式，这样的中断指令例如可以通过分配给中断请求分配装置的源（例如计算单元、通信模块）或宿（例如计算单元、通信模块）来输出，和/或也通过中断请求分配装置本身来输出。

在另一种实施方式中规定，中断请求分配装置至少部分地、然而优选地完全地构造为硬件电路，优选地例如在使用具有大约16nm（纳米）和大约60nm的范围内的结构尺寸的半导体工艺的情况下构造为硬件电路。在一些实施方式中，中断请求分配装置例如可以直接集成在计算单元或通信模块的半导体衬底或类似的上。

作为本发明的任务的另一解决方案说明根据权利要求10的方法。在此得出与之前已经关于中断请求分配装置所描述的可比较的优点。

本发明的任务的另一解决方案还通过一种电子功能组件来说明。电子功能组件被构造用于为至少一个另外的组件、特别是计算单元的计算内核（或例如通信模块）产生至少一个中断请求信号并且该电子功能组件的特征在于，该功能组件具有用于接收输入信号的输入端和中断请求信号产生装置，其中中断请求信号产生装置被构造用于根据输入信号产生至少一个中断请求信号，并且功能组件具有延迟装置，该延迟装置被构造用于将至少一个中断请求信号延迟可预先给定的延迟时间，以便获得延迟的中断请求信号并且将延迟的中断请求信号作为输出中断请求信号输出到至少一个另外的组件。

电子功能组件因此能够有利地实现中断请求信号直接本地在功能组件中的延迟。可选地，电子功能组件也可以与前述的中断请求分配装置组合。

在另一种实施方式中规定，电子功能组件是通信模块、SPI（英文：serialperipheral interface，串行***接口）或MSC（microsecond bus，微秒级总线）接口或其他数据源，该数据源被构造用于借助中断请求信号来请求或用信号通知数据的传输或者其他动作或事件。与此相应地，电子功能模块除了前述的之外还包含与中断请求的处理和延迟有关的组件相应的通信组件。

在电子功能组件的另一种实施方式中规定，设置至少一个计时器装置（例如与之前参考中断请求分配装置的实施方式所描述的可比较），以便确定或预先给定延迟时间。

在电子功能组件的另一种实施方式中，电子功能组件被构造用于从外部组件接收配置信息和/或至少暂时地本地存储配置信息，其中配置信息特别是表征延迟时间，例如与之前参考中断请求分配装置的实施方式所描述的可比较。

在电子功能组件的另一种实施方式中，电子功能组件被构造用于中断当前运行的延迟时间，其中电子功能组件特别是被构造用于在当前运行的延迟时间期间接收中断指令并且响应于中断指令的接收而中断当前运行的延迟时间，例如与之前参考中断请求分配装置的实施方式所描述的可比较。

在电子功能组件的另一种实施方式中，电子功能组件至少部分地、然而优选完全地构造为硬件电路，优选地例如在使用具有大约16nm（纳米）和大约60nm的范围内的结构尺寸的半导体工艺的情况下构造为硬件电路。

特别有利地，中断请求分配装置和/或电子功能组件可以被集成到另外的单元、诸如计算单元、例如具有至少一个计算内核的微控制器中，或集成到（例如SPI或MSC类型的）通信模块中，特别是也可以布置在与另外的单元相同的半导体衬底上。

作为本发明的任务的另一解决方案说明根据权利要求13的方法。

附图说明

随后参照附图来解释本发明的示例性的实施方式。在附图中：

图1示意性示出根据本发明的中断请求分配装置的第一实施方式的框图，

图2示意性示出根据本发明的中断请求分配装置的第二实施方式的框图，

图3示意性示出一种实施方式的时间图，

图4示意性示出根据本发明的方法的一种实施方式的简化流程图，

图5示意性示出根据本发明的电子功能组件的第一实施方式的框图，

图6至8示意性示出本发明的另外的实施方式，以及

图9示意性示出根据本发明的方法的另一种实施方式的简化流程图。

具体实施方式

图1示意性示出根据本发明的中断请求分配装置100、下面也简称为“分配装置100”并且英文也称为中断路由器的第一实施方式的框图。分配装置100具有：输入端102，在该输入端上该分配装置可以从源10接收输入中断请求信号irq_i；和至少一个输出端112，用于将输出中断请求信号irq_o输出到宿200，该宿特别是可以是计算单元200、诸如具有计算内核202的微控制器。

源10例如可以是SPI或MCS类型或类似的类型的通信模块，该通信模块例如当其已经从外部单元（未示出）接收数据时将输入中断请求信号irq_i输出到分配装置100。分配装置100然后可以根据至少一个输入中断请求信号irq_i来形成相应的输出中断请求信号irq_o并且以随后描述的方式输出到计算单元200。

根据本发明，中断请求分配装置100具有延迟装置120，该延迟装置被构造用于将输入中断请求信号irq_i延迟可预先给定的延迟时间，以便获得延迟的中断请求信号irq_d并且将延迟的中断请求信号irq_d作为输出中断请求信号irq_o输出给输出端112。根据本发明的原理有利地能够实现中断请求irq_i的改进的时间控制和其到其他单元200的输出。特别是在充分利用中断请求信号的根据本发明能够实现的延迟的情况下可以校正和时间上更好地分配中断请求的积累，这特别是当中断请求的至少一部分与待周期性实施的过程、诸如计算机程序的任务或者与通信模块10的通信周期相关联时是有利的，所述任务周期性地（例如以10毫秒的帧或类似的）在计算单元200上实施，所述通信模块可以替代于或补充于计算单元200是中断请求的源或宿。在一些实施方式中也可以设想，可预先给定的延迟时间为零。一般可以设想，可预先给定的延迟时间是在大约0μs（微秒）和大约100000秒（或者还更多）之间，特别优选地在大约0μs和大约1000ms（毫秒）之间，进一步特别优选地在大约0μs和大约50ms之间的范围内。

在一种实施方式中，输出中断请求信号irq_o可以如图1中描绘和之前已经描述那样直接输出到计算单元200（或者通信模块），该计算单元然后例如引入相应的反应（做完中断例程，通过通信总线发送消息，等）。替代地或补充地，输出中断请求信号irq_o也可以输出到用于中断请求的复用器装置（未示出）或用于中断请求的其他分配装置（其可以根据本发明或常规来构造），由此可以实现所涉及的组件的级联，这在处理中断请求时进一步提高灵活性。

图4示出用于阐明根据本发明的方法的一种实施方式的流程图。在步骤400中接收来自于源10的输入中断请求信号irq_i，参见图1。在图4的步骤410中，所接收的输入中断请求信号irq_i延迟了可预先给定的延迟时间，以便获得延迟的中断请求信号irq_d，并且在步骤420中延迟的中断请求信号irq_d最后作为输出中断请求信号irq_o输出给至少一个输出端112。

在一种实施方式中，所形成的输出中断请求信号irq_o除了步骤410中的必要时进行的时间延迟（即只要不例外就预先给定延迟时间为零）之外可以对应于输入中断请求信号irq_i。在另外的实施方式中，输出中断请求信号irq_o的形成可以除了步骤410中的时间延迟之外还包括继续的信号处理（例如缓冲（例如在信号电平的再生的意义上）和/或反相）或输入中断请求信号irq_i例如与释放信号或时钟信号或类似的的（逻辑）连接。

在另一种在图2中示意性示出的实施方式中规定，中断请求分配装置100'具有m个用于接收输入中断请求信号irq_i1、…、irq_i4的输入端102a、…、102d，其中m大于1，当前根据图2 m=4，和/或其中中断请求分配装置100'具有n个用于输出输出中断请求信号irq_o1、…、irq_o4的输出端112a、…、112d，其中n大于1，当前根据图2 n=4。

其他可能的变型是：m=1（仅仅一个输入端），m=n（与输出端一样多的输入端），参见图2，m<>n（比输出端更多或更少的输入端），n=1（仅仅一个输出端）。由此可以实现一个或多个源10（图1）的中断请求信号irq_i、irq_i1、…、irq_i4到一个或多个宿200、200'的灵活分配，其中延迟中断请求信号的优点为根据本发明的原理提供如下另外的自由度。

当前，中断请求分配装置100'如已经描述的那样总共具有4个输出端112a、112b、112c、112d，通过所述四个输出端，相应的输出中断请求信号irq_o1、…、irq_o4能够输出到计算单元200'的四个计算内核202a、202b、202c、202d。

在另一种实施方式中规定，中断请求分配装置100'具有多个延迟装置120a、120b、120c，所述延迟装置被构造用于将输入中断请求信号irq_i1、irq_i2、irq_i3、irq_i4分别延迟彼此相同或不同的延迟时间，由此进一步提高灵活性并且特别是能够实现中断请求信号的延迟例如对中断请求信号n的源或宿的典型周期时间的有效匹配。在一种实施方式中，多个延迟装置120a、120b、120c可以静态地分配给确定的输入端102a、…、102d。替代地，也可以设想多个延迟装置120a、120b、120c到不同输入端的动态分配。

在另一种实施方式中规定，设置至少一个计时器装置（英文：timer，定时器）130，以便确定或预先给定一个或多个延迟时间。例如计时器装置130可以以本身已知的方式借助计数器部件和参考时钟信号来实现。根据另外的实施方式也可以设想，对于具有多个延迟装置120a、120b、120c的中断请求分配装置100'设置一个共同的参考时钟信号并且为多个延迟装置设置单独的计数器部件。一般地，根据本发明的延迟时间例如可以借助在中断请求分配装置100'中集成的计时器功能（定时器）130来确定或实现。

图3示意性示出一个时间图，该时间图阐明输入中断请求信号的根据本发明的延迟。在时间点t0，根据图2的分配装置100'示例性地在其第一输入端102上接收第一输入中断请求信号irq_i1。第一输入中断请求信号根据本发明借助第一延迟单元120a延迟了例如之前配置的第一延迟时间T1，由此获得延迟的第一中断请求信号，该延迟的第一中断请求信号然后、即在第一延迟时间T1结束之后、即在时间点t1作为第一输出中断请求信号irq_o1通过输出端112a输出到计算单元200'。在时间点t0到达的第二输入中断请求信号借助根据图3的第二延迟单元120b延迟了第二延迟时间T2直至时间点t2并且此后作为第二输出中断请求信号irq_o2通过输出端112b输出到计算单元200'。在时间点t01到达的第三输入中断请求信号借助根据图3的第三延迟单元120c延迟了第三延迟时间T3直至时间点t3并且此后作为第三输出中断请求信号irq_o3通过输出端112c输出到计算单元200'。

在另一种实施方式中规定，中断请求分配装置100、100'被构造用于从外部组件10、200、200'接收配置信息和/或至少暂时本地存储配置信息，参见图2中的附图标记140，其中配置信息140特别是表征所述延迟时间或延迟时间。由此中断请求分配装置100'的运行可以有效地由外部单元200'、诸如计算单元或微控制器来控制，特别是也关于待提供的延迟时间T1、T2、T3来控制。

在另一种实施方式中，配置信息140可以包括以下信息中的至少一个：延迟时间T1、T2、T3，哪些（延迟的）输入信号应该引导到哪些输出端112a、112b、112c、112d的信息，优先级信息，所述优先级信息例如说明一些输入端102a、102b的输入信号相对于其他输入端102c、102d的输入信号优先来处理。

在另一种实施方式中规定，中断请求分配装置100、100'被构造用于中断当前运行的延迟时间T1，其中中断请求分配装置特别是被构造用于在当前运行的延迟时间T1期间接收中断指令HLT（图2）并且响应于中断指令HLT的接收而中断当前运行的延迟时间T1。由此可以有利地中断运行的延迟并且所涉及的中断请求没有进一步延迟地输出。因此在这样中断运行的延迟的情况下，最后得出所涉及的中断请求信号的实际延迟时间，该实际延迟时间小于初始预先给定的延迟时间。

根据另外的实施方式，这样的中断指令例如可以通过分配给中断请求分配装置的源10（例如计算单元、通信模块）或宿200、200'（例如计算单元、通信模块）来输出，和/或也通过中断请求分配装置100、100'本身来输出。

在另一种实施方式中规定，中断请求分配装置100、100'至少部分地、然而优选地完全地构造为硬件电路，优选地例如在使用具有大约16nm（纳米）和大约60nm的范围内的结构尺寸的半导体工艺的情况下构造为硬件电路。在一些实施方式中，中断请求分配装置100、100'例如可以直接集成在计算单元200、200'或通信模块10的半导体衬底或类似的上。

图5示意性示出电子功能组件500的第一实施方式的框图，该电子功能组件时本发明的另一方面。

电子功能组件500被构造用于为至少一个另外的组件、特别是计算单元的计算内核（或例如通信模块）产生至少一个中断请求信号并且该电子功能组件的特征在于，所述功能组件500具有用于接收输入信号i的输入端502和中断请求信号产生装置510，其中中断请求信号产生装置510被构造用于根据输入信号i产生至少一个中断请求信号irq，并且所述功能组件500具有延迟装置520，该延迟装置被构造用于将至少一个中断请求信号irq延迟可预先给定的延迟时间T1，以便获得延迟的中断请求信号irq_d并且将延迟的中断请求信号irq_d作为输出中断请求信号irq_o通过输出端504输出到至少一个另外的组件100''。

电子功能组件500因此能够有利地实现中断请求信号irq直接本地在功能组件500中的延迟。可选地，电子功能组件500也可以与前述的中断请求分配装置100、100'组合。

在另一种实施方式中规定，电子功能组件500是通信模块、SPI（英文：serialperipheral interface，串行***接口）或MSC（microsecond bus，微秒级总线）接口或其他数据源，该数据源被构造用于借助中断请求信号来请求或用信号通知数据的传输或者其他动作或事件。与此相应地，电子功能模块500除了前述的之外还包含与中断请求irq的处理和延迟有关的组件510、520相应的通信组件530。

在另一种实施方式中规定，代替能够从外部输送的输入信号，也可以在内部在电子功能组件500中形成“输入信号”I',例如通过通信组件530或触发中断请求信号irq的产生的模块508来形成。在这些情况下，必要时可以省去输入端502。

例如可以在通信组件530中实施确定运算之后设置中断请求信号产生装置中的标志（例如信号位），该标志用信号通知运算的结束。标志的设置启动延迟装置520的利用所期望的延迟时间T1配置的计时器（定时器），并且在延迟时间T1结束之后通过计时器来用信号通知，例如可以操作开关506，该开关根据一种实施方式可以与“中断开/关位”对应。当前，因此只有当开关506闭合时才将输出中断请求信号irq_o输出到宿100''。

宿100''可以是计算单元或另外的组件，例如也可以是常规的或根据本发明的中断请求分配装置100、100'（中断路由器）。

在另一种实施方式中，电子功能组件500也可以集成到（现有的）通信模块1000'中，参见图7，图7示出SPI通信模块1000'，至少一个电子功能组件500被集成到该SPI通信模块1000'中。在该配置的情况下，例如可以将SPI通信模块1000'的内部运行参量作为输入信号i输送给功能组件500的输入端502，该功能组件500引起中断请求信号irq的前述形成和其延迟。

在电子功能组件500的另一种实施方式中规定，设置至少一个计时器装置（例如与之前参考中断请求分配装置100'的实施方式所描述的可比较），以便确定或预先给定延迟时间T1。

在电子功能组件500的另一种实施方式中，电子功能组件500被构造用于从外部组件接收配置信息和/或至少暂时地本地存储配置信息540，其中配置信息特别是表征延迟时间。

在电子功能组件500的另一种实施方式中，电子功能组件500被构造用于中断当前运行的延迟时间，其中电子功能组件500特别是被构造用于在当前运行的延迟时间期间（当前示例性地从计算单元100''）接收中断指令HLT并且响应于中断指令HLT的接收而中断当前运行的延迟时间，例如与之前参考中断请求分配装置100'的实施方式所描述的可比较。

在电子功能组件500的另一种实施方式中，电子功能组件至少部分地、然而优选完全地构造为硬件电路，优选地例如在使用具有大约16nm（纳米）和大约60nm的范围内的结构尺寸的半导体工艺的情况下构造为硬件电路。

特别有利地，中断请求分配装置100、100'和/或电子功能组件500可以被集成到另外的单元、诸如计算单元、例如具有至少一个计算内核的微控制器中，或集成到（例如SPI或MSC类型的）通信模块中，特别是也可以布置在与另外的单元相同的半导体衬底上。

对此，图6示出一种微控制器1000，中断请求分配装置100集成到该微控制器1000中，并且图8对此示出另一种微控制器2000，电子功能组件集成到该微控制器2000中。

图9示意性示出用于电子功能组件500的根据本发明的运行方法的一种实施方式的简化流程图。在步骤600中接收输入信号i（图5），在步骤610（图9）中由此产生至少一个中断请求信号irq（图5），在步骤620中延迟中断请求信号irq，并且在步骤630中输出延迟的中断请求信号irq_o。

根据本发明的原理可以有利地与任意的如例如在微控制器技术领域中出现的中断源和/或中断宿组合。通过延迟时间的合适的预先给定可以有利地补偿所到达的中断请求的高的时间率或时间上校正相应的中断请求，这为运行的基于中断请求的应用（任务）提供更多的自由空间。充分利用根据本发明的原理的***可以更好地在内部时间上均衡并且由此获得提高的稳定性。特别是可以防止，多个时间上同时发生的中断请求相互阻塞。

根据本发明的原理也可以特别有利地用在以下***中，在所述***中中断请求用作存储器直接存取（direct memory access，直接存储器存取，简称“DMA”）的触发器（启动信号）。在一些通信模块（例如SPI、MSC）中，通信可以以连续的时间帧（例如每10ms）运行外部的总线用户（例如从机）。在此，通信或数据传输任务通过计算单元在例如10ms的时间帧的开始处被设定到缓冲器（英文：queue，队列）中。所有任务必须在10ms之内传输，因为队列在下个10ms帧内重新填充。任务有利地借助（例如类型“传输完成”、“新任务开始”等的）中断请求（中断）逐渐地通过计算单元做完。因此在10ms帧的开始处针对***可能出现非常高的中断负载，因为传输几乎背靠背（Bursts）进行。因为10ms帧从时间上看通常不完全填充，在传输之后形成相对长的休息直至下个10ms周期开始。在开始处高的满载导致，其他运行的任务不能及时地结束。在此谈论高的任务抖动，该高的任务抖动使整个***不稳定。这些缺点可以通过使用根据本发明的原理来避免，其方式是，例如在10ms的时间帧的开始处累积出现的中断请求通过合适选择不同的延迟时间T1、T2、T3在时间上被校正并且因此在该时间帧上更均匀地分布。

Claims (13)

1.特别是用于具有至少一个计算内核（202）的计算单元（200）的中断请求分配装置（100），其中所述中断请求分配装置（100）具有至少一个用于接收（400）输入中断请求信号（irq_i）的输入端（102）和至少一个用于输出输出中断请求信号（irq_o）特别是到计算单元（200）的输出端（112），其中所述中断请求分配装置（100）被构造用于根据至少一个输入中断请求信号（irq_i）来形成至少一个输出中断请求信号（irq_o），其特征在于，所述中断请求分配装置（100）具有延迟装置（120），所述延迟装置被构造用于将输入中断请求信号（irq_i）延迟（410）可预先给定的延迟时间（T1），以便获得延迟的中断请求信号（irq_d）并且将延迟的中断请求信号（irq_d）作为输出中断请求信号（irq_o）输出（420）给至少一个输出端（112）。

2.根据权利要求1所述的中断请求分配装置（100），其中所述中断请求分配装置（100）具有m个用于接收输入中断请求信号（irq_i1、irq_i2、irq_i3、irq_i4）的输入端（102a、102b、102c、102d），其中m大于1，和/或其中所述中断请求分配装置（100）具有n个用于输出输出中断请求信号（irq_o）的输出端（112a、112b、112c、112d），其中n大于1。

3.根据上述权利要求之一所述的中断请求分配装置（100），其中所述中断请求分配装置（100）具有多个延迟装置（120a、120b、120c），所述延迟装置被构造用于将输入中断请求信号（irq_i）分别延迟彼此相同或不同的延迟时间（T1、T2、T3）。

4.根据上述权利要求之一所述的中断请求分配装置（100），其中设置至少一个计时器装置（130），以便确定或预先给定一个或多个延迟时间。

5.根据上述权利要求之一所述的中断请求分配装置（100），其中所述中断请求分配装置（100）被构造用于从外部组件（10；200；200'）接收配置信息和/或至少暂时本地存储配置信息，其中所述配置信息特别是表征所述延迟时间（T1）或延迟时间（T1、T2、T3）。

6.根据上述权利要求之一所述的中断请求分配装置（100），其中所述中断请求分配装置（100）被构造用于中断当前运行的延迟时间（T1、T2、T3），其中所述中断请求分配装置（100）特别是被构造用于在当前运行的延迟时间（T1、T2、T3）期间接收中断指令（HLT）并且响应于中断指令（HLT）的接收而中断当前运行的延迟时间（T1、T2、T3）。

7.根据上述权利要求之一所述的中断请求分配装置（100），其中所述中断请求分配装置（100）至少部分地、然而优选完全地构造为硬件电路。

8.一种电子功能组件（500），所述电子功能组件被构造用于为至少一个另外的组件（100''）、特别是计算单元（200）的计算内核（202）产生至少一个中断请求信号（irq_o），其特征在于，所述功能组件（500）具有用于接收（600）输入信号（i）的输入端（502）和中断请求信号产生装置（510），其中所述中断请求信号产生装置（510）被构造用于根据输入信号（i）产生（610）至少一个中断请求信号（irq），并且所述功能组件（500）具有延迟装置（520），所述延迟装置被构造用于将至少一个中断请求信号（irq）延迟（620）可预先给定的延迟时间（T1），以便获得延迟的中断请求信号（irq_d）并且将延迟的中断请求信号（irq_d）作为输出中断请求信号（irq_o）输出（630）到至少一个另外的组件（100''；202）。

9.一种计算单元（1000；1000'；2000）、特别是微控制器，具有至少一个计算内核，其中所述计算单元（1000；1000'；2000）具有根据上述权利要求之一所述的至少一个中断请求分配装置（100；100'）和/或至少一个电子功能组件（500）。

10.用于运行特别是用于具有至少一个计算内核（202）的计算单元（200）的中断请求分配装置（100）的方法，其中所述中断请求分配装置（100）具有至少一个用于接收（400）输入中断请求信号（irq_i）的输入端（102）和至少一个用于输出输出中断请求信号（irq_o）特别是到计算单元（200）的输出端（112），其中所述中断请求分配装置（100）被构造用于根据至少一个输入中断请求信号（irq_i）来形成至少一个输出中断请求信号（irq_o），其特征在于，所述中断请求分配装置（100）借助延迟装置（120）将输入中断请求信号（irq_i）延迟（410）可预先给定的延迟时间（T1），以便获得延迟的中断请求信号（irq_d）并且将延迟的中断请求信号（irq_d）作为输出中断请求信号（irq_o）输出（420）给至少一个输出端（112）。

11.根据权利要求10所述的方法，其中从外部组件（10；200；200'）接收配置信息（140）和/或至少暂时本地存储配置信息（140），其中所述配置信息（140）特别是表征所述延迟时间（T1）或延迟时间（T1、T2、T3）。

12.根据权利要求10或11所述的方法，其中在当前运行的延迟时间期间在所述中断请求分配装置中产生和/或由所述中断请求分配装置接收中断指令（HLT），并且其中响应于中断指令（HLT）的产生和/或接收而中断当前运行的延迟时间。

13.用于运行电子功能组件（500）的方法，所述电子功能组件被构造用于为至少一个另外的组件（100''）、特别是计算单元（200）的计算内核（202）产生至少一个中断请求信号（irq），其特征在于：所述功能组件（500）具有用于接收输入信号（i）的输入端（502）和中断请求信号产生装置（510），其中所述中断请求信号产生装置（510）根据输入信号（i）产生至少一个中断请求信号（irq）；并且其特征在于：所述功能组件（500）具有延迟装置（520），所述延迟装置将至少一个中断请求信号（irq）延迟可预先给定的延迟时间（T1），以便获得延迟的中断请求信号（irq_d）并且将延迟的中断请求信号（irq_d）作为输出中断请求信号（irq_o）输出到至少一个另外的组件（100''；202）。