CN107615156A - 有源矩阵基板、液晶面板以及有源矩阵基板的制造方法 - Google Patents

有源矩阵基板、液晶面板以及有源矩阵基板的制造方法 Download PDF

Info

Publication number
CN107615156A
CN107615156A CN201680031955.0A CN201680031955A CN107615156A CN 107615156 A CN107615156 A CN 107615156A CN 201680031955 A CN201680031955 A CN 201680031955A CN 107615156 A CN107615156 A CN 107615156A
Authority
CN
China
Prior art keywords
electrode
gate line
active
matrix substrate
pixel electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201680031955.0A
Other languages
English (en)
Inventor
吉田昌弘
冨永真克
古川智朗
森永润
森永润一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN107615156A publication Critical patent/CN107615156A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133509—Filters, e.g. light shielding masks
    • G02F1/133512—Light shielding layers, e.g. black matrix
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78663—Amorphous silicon transistors
    • H01L29/78669—Amorphous silicon transistors with inverted-type structure, e.g. with bottom gate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134318—Electrodes characterised by their geometrical arrangement having a patterned common electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/13606—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit having means for reducing parasitic capacitance
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/122—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode having a particular pattern
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Liquid Crystal (AREA)

Abstract

TFT(21)的漏极电极(25)同与栅极线(23)一体形成的栅极电极重叠。像素电极(22)具有：形成于栅极线(23)的第一侧的主体部；和沿数据线(24)的延伸方向延伸并覆盖栅极电极与漏极电极(25)的重叠部分的扩张部。漏极电极(25)未形成于栅极线(23)的第二侧，而像素电极(22)的扩张部也形成于栅极线(23)的第二侧。在像素电极(22)的位置沿数据线(24)的延伸方向偏移的情况下，像素电极(22)的扩张部与栅极线(23)重叠的部分的面积也不会变化，因此能够将TFT(21)的漏极‑源极间的寄生电容保持为恒定。由此，防止由TFT(21)的栅极‑漏极间的寄生电容的偏差而引起的显示质量的降低。

Description

有源矩阵基板、液晶面板以及有源矩阵基板的制造方法
技术领域
本发明涉及一种显示装置，特别是涉及有源矩阵基板、具备该有源矩阵基板的液晶面板、以及有源矩阵基板的制造方法。
背景技术
液晶显示装置作为薄型、轻型、耗电量低的显示装置而被广泛地利用。液晶显示装置所包括的液晶面板具有使有源矩阵基板与对向基板贴合，并在两张基板之间设置液晶层的构造。在有源矩阵基板形成有包括多条栅极线、多条数据线、薄膜晶体管(Thin FilmTransistor：以下，称为TFT)以及像素电极的多个像素电路。
作为对液晶面板的液晶层施加电场的方式，公知有纵向电场方式和横向电场方式。在纵向电场方式的液晶面板中，使用像素电极和形成于对向基板的共用电极对液晶层施加大致纵向的电场。在横向电场方式的液晶面板中，共用电极与像素电极一起形成于有源矩阵基板，使用像素电极和共用电极对液晶层施加大致横向的电场。横向电场方式的液晶面板相比纵向电场方式的液晶面板具有视角广的优点。
作为横向电场方式，公知有IPS(In-Plane Switching)模式和FFS(Fringe FieldSwitching)模式。在IPS模式的液晶面板中，像素电极与共用电极分别形成为梳齿状，并配置为在俯视时不重叠。在FFS模式的液晶面板中，在共用电极以及像素电极中的任意一方形成有狭缝，像素电极与共用电极隔着保护绝缘膜而以在俯视时重叠的方式配置。FFS模式的液晶面板具有比IPS模式的液晶面板开口率高的优点。
横向电场方式的液晶面板例如专利文献1以及2所记载。在专利文献1以及2所记载的液晶面板中，遍及显示区域的几乎整个面(其中，除去狭缝等)而形成有共用电极。共用电极在比数据线靠上层以隔着绝缘膜的方式形成。像素电极与TFT的漏极电极没有隔着形成于绝缘膜的接触孔而是直接连接。专利文献1以及2也记载有：包括形成像素电极并且形成TFT的沟道区域的工序的有源矩阵基板的制造方法。
图20是专利文献1的图8所记载的布局图。图21是专利文献2的图2所记载的布局图。图20以及图21中，左下斜线部表示栅极层图案，右下斜线部表示源极层图案，粗线Ex表示像素电极的端部。此外，为了容易与本申请的附图进行对比，图20以及图21的记载方法根据原来的附图进行了变更。
图20中，数据线92具有作为源极电极发挥功能的部分(附图中向右方突出的部分)。通过设置与源极电极相对的漏极电极93等，从而形成TFT。像素电极94具有扩张部(附图中向下方突出的部分)，像素电极94的扩张部与栅极线91重叠。在图21中，数据线96具有作为源极电极发挥功能的部分(附图中向右方突出的部分)。通过设置与源极电极相对的漏极电极97等，从而形成TFT。像素电极98具有扩张部(附图中向下方突出的部分)，像素电极98的扩张部与栅极线95重叠。
现有技术文献
专利文件
专利文献1：美国专利申请公开第2008/303024号说明书
专利文献2：日本特开2010-191410号公报
发明内容
本发明所要解决的技术问题
在液晶显示装置中，在向像素电路写入电压时，以栅极线(TFT的栅极电极)的电位从高电平变化为低电平为起因，像素电极的电位只降低到馈通电压的量。TFT的栅极-漏极间的寄生电容Cgd越大馈通电压越大。图20中，栅极线91与像素电极94的扩张部重叠的部分的面积越大，TFT的栅极-漏极间的寄生电容Cgd越大。图21中，与此相同。
在液晶面板的制造时，有时产生某层的图案的位置从正确的位置(或者，其他的层的图案的位置)偏移的现象(以下，称为图案偏移)。图案偏移能够分为栅极线的延伸方向(附图中水平方向)的图案偏移、和数据线的延伸方向(附图中垂直方向)的图案偏移。以下，着眼于数据线的延伸方向(与栅极线正交的方向)的图案偏移。
图20中，在像素电极层图案的位置向上方偏移的情况下，栅极线91与像素电极94的扩张部重叠的部分的面积减少。该情况下，TFT的栅极-漏极间的寄生电容Cgd减少，馈通电压变小。与此相对，在像素电极层图案的位置向下方偏移的情况下，栅极线91与像素电极94的扩张部重叠的部分的面积增加。该情况下，TFT的栅极-漏极间的寄生电容Cgd增加，馈通电压变大。图21中，与此相同。这样专利文献1以及2所记载的液晶面板中，在像素电极层图案的位置沿数据线的延伸方向偏移的情况下，馈通电压发生变动。
当馈通电压发生变动时，无法以正确的亮度进行显示、或产生闪烁。这些显示不良能够通过调整共用电极的电位的方法、对写入像素电极的电位预先进行修正的方法等来抑制。但是，有时对各个像素电路分别独立地进行上述的调整、修正较困难。因此，当馈通电压的变动量在像素电路间不同时，液晶显示装置的显示质量降低。例如，在形成像素电极的工序中采用步进重复方式对多个块依次进行曝光的情况下，存在有在多次曝光之间曝光部分产生偏移，针对每个块产生不同的图案偏移的情况。此时，在液晶显示装置的显示画面产生块状的显示不均。另外，在形成像素电极的工序中使用扫描曝光方式的情况下，存在有伴随着曝光装置的工作台移动而在曝光部分产生微小的偏移，针对每条线产生不同的图案偏移的情况。此时，在液晶显示装置的显示画面产生带状的显示不均、闪烁。这样以往的液晶显示装置存在由于像素电路内的TFT的栅极-漏极间的寄生电容的偏差而使显示质量降低这样的问题。
因此，本发明的目的在于，提供一种防止由像素电路内的TFT的栅极-漏极间的寄生电容的偏差而引起的显示质量的降低的有源矩阵基板、液晶显示装置、以及有源矩阵基板的制造方法。
解决问题的手段
本发明的第一方面是一种有源矩阵基板，其特征在于，
多条栅极线，其沿第一方向延伸；
多条数据线，其沿第二方向延伸；
多个像素电路，其与上述栅极线与上述数据线的交点对应地配置，且各自包括薄膜晶体管以及像素电极；
保护绝缘膜，其形成在比上述栅极线、上述数据线、上述薄膜晶体管以及上述像素电极靠上层的位置；以及
共用电极，其形成于上述保护绝缘膜的上层，
上述薄膜晶体管具有：与上述栅极线一体形成的栅极电极；与上述数据线一体形成的源极电极；以及与上述像素电极直接连接并具有与上述栅极电极重叠的部分的漏极电极，
上述像素电极具有：形成于上述栅极线的第一侧的主体部；和沿上述第二方向延伸并覆盖上述栅极电极与上述漏极电极的重叠部分的扩张部，
上述漏极电极未形成于上述栅极线的第二侧，
上述像素电极的扩张部也形成于上述栅极线的第二侧。
在本发明的第一方面的基础上，本发明的第二方面的特征在于，
上述漏极电极形成于形成有上述栅极线以及上述栅极电极的区域的内部。
在本发明的第一方面的基础上，本发明的第三方面的特征在于，
上述薄膜晶体管的半导体层形成于形成有上述栅极线以及上述栅极电极的区域的内部。
在本发明的第一方面的基础上，本发明的第四方面的特征在于，
上述栅极线贯穿上述像素电路内，
上述像素电极还具有：形成于上述栅极线的第二侧的第二主体部，
上述像素电极的扩张部连接上述像素电极的主体部与第二主体部。
在本发明的第四方面的基础上，本发明的第五方面的特征在于，
上述共用电极在与上述主体部以及上述第二主体部对应的区域具有一个以上的狭缝，
上述狭缝中的至少一个未形成在上述栅极线上。
在本发明的第一方面的基础上，本发明的第六方面的特征在于，
上述薄膜晶体管在上述数据线的两侧交替形成。
在本发明的第一方面的基础上，本发明的第七方面的特征在于，
上述共用电极与上述像素电路相应具有一个以上狭缝。
在本发明的第一方面的基础上，本发明的第八方面的特征在于，
在上述数据线、上述源极电极以及上述漏极电极的下层形成有半导体层。
本发明的第九方面是一种液晶面板，其具备：
在本发明的第一～第八中任一个方面所涉及的有源矩阵基板；和
与上述有源矩阵基板相对的对向基板。
本发明的第十方面是一种有源矩阵基板的制造方法，所述有源矩阵基板包括多个像素电路，上述多个像素电路各自具有薄膜晶体管以及像素电极，所述有源矩阵基板的制造方法的特征在于，具备：
形成沿第一方向延伸的多条栅极线，并且与上述栅极线一体地形成上述薄膜晶体管的栅极电极的步骤；
形成上述薄膜晶体管的半导体层的半导体层形成步骤；
形成沿第二方向延伸的多条数据线的主导体部，并且与上述主导体部一体地形成作为上述薄膜晶体管的漏极电极和源极电极的来源的导体部的源极层形成步骤；
形成上述像素电极和上述数据线的副导体部，并且通过对上述导体部进行图案化，形成上述薄膜晶体管的漏极电极和源极电极的像素电极层形成步骤；
在上述像素电极的上层形成保护绝缘膜的步骤；以及
在上述保护绝缘膜的上层形成共用电极的步骤，
上述源极层形成步骤和上述像素电极层形成步骤形成为，具有使上述漏极电极与上述栅极电极重叠的部分，
上述像素电极层形成步骤形成为使电极与上述漏极电极直接连接，所述电极具有作为上述像素电极而形成于上述栅极线的第一侧的主体部、和沿上述第二方向延伸并覆盖上述栅极电极与上述漏极电极的重叠部分的扩张部，
在上述源极层形成步骤和上述像素电极层形成步骤中，未使上述漏极电极形成于上述栅极线的第二侧，
在上述像素电极层形成步骤中，使上述像素电极的扩张部也形成于上述栅极线的第二侧。
在本发明的第十方面的基础上，本发明的第十一方面的特征在于，
在上述半导体层形成步骤中，成膜半导体膜，对上述半导体膜进行图案化。
在本发明的第十方面的基础上，本发明的第十二方面的特征在于，
在上述半导体层形成步骤中，成膜半导体膜，
在上述源极层形成步骤中，形成上述主导体部和上述导体部，并且对上述半导体膜进行图案化。
发明效果
根据本发明的第一方面，通过将像素电极的扩张部也形成于栅极线的第二侧(与配置有像素电极的主体部的一侧相反的一侧)，从而在像素电极与漏极电极的位置沿第二方向以某种程度偏移的情况下，栅极线与像素电极的扩张部重叠的部分的面积也不会变化。因此，在像素电路间，薄膜晶体管的栅极-漏极间的寄生电容几乎相等，从而馈通电压也几乎相等。因此，能够防止由薄膜晶体管的栅极-漏极间的寄生电容的偏差而引起的显示质量的降低。另外，漏极电极未形成于栅极线的第二侧，因此能够防止摩擦处理的不良情况、开口率的变动、以及由背光源光的影响而引起的显示不良。
根据本发明的第二方面，即使在有源矩阵基板与对向基板之间产生贴合偏移时，也能够防止漏极电极与形成于对向基板的黑矩阵的开口重叠，从而能够防止开口率的降低。另外，能够更有效地防止由背光源光的影响引起的显示不良。
根据本发明的第三方面，通过在形成有栅极线和栅极电极的区域的内部形成半导体层，从而能够防止由背光源光的影响引起的显示不良。
根据本发明的第四方面，即使在像素电极的位置沿第二方向以某种程度偏移的情况下，也能够将产生于栅极线与像素电极之间的寄生电容的大小几乎保持为恒定。
根据本发明的第五方面，在与像素电极的主体部以及第二主体部对应的区域中，在共用电极设置狭缝，由此能够产生用于使包括有源矩阵基板的液晶面板的视角变广的横向电场。另外，通过未在栅极线上设置狭缝，从而能够防止基于施加于栅极线的电压的电场对液晶的取向带来影响，并且能够产生横向电场。
根据本发明的第六方面，能够不使数据线的负荷变大而适当地用于进行点反转驱动的显示装置。
根据本发明的第七方面，通过在共用电极设置狭缝，从而能够产生用于使包括有源矩阵基板的液晶面板的视角变广的横向电场。
根据本发明的第八方面，能够容易地制造在源极层图案的下层具有半导体层的有源矩阵基板。
根据本发明的第九方面，能够构成防止由薄膜晶体管的栅极-漏极间的寄生电容的偏差引起的显示质量的降低的液晶面板。
根据本发明的第十以及第十一方面，能够制造防止由薄膜晶体管的栅极-漏极间的寄生电容的偏差而引起的显示质量的降低的有源矩阵基板。另外，通过在像素电极层形成步骤中形成薄膜晶体管的漏极电极，从而不会使漏极电极大于所需大小而能够抑制薄膜晶体管的栅极-漏极间的寄生电容的增加。
根据本发明的第十二方面，通过在源极层形成步骤中对半导体层进行图案化，从而能够使用张数少的光掩模来制造有源矩阵基板。
附图说明
图1是表示具备本发明的第一实施方式所涉及的有源矩阵基板的液晶显示装置的结构的框图。
图2是图1所示的有源矩阵基板的俯视图。
图3是图1所示的液晶面板的布局图。
图4是表示图1所示的有源矩阵基板的共用电极以外的图案的图。
图5是表示图1所示的有源矩阵基板的共用电极的图案的图。
图6是表示图1所示的对向基板的图案的图。
图7是图4的放大图。
图8是表示图7所示的栅极线、漏极电极、以及像素电极的位置的图。
图9A是表示图1所示的有源矩阵基板的制造方法的图。
图9B是图9A的接续图。
图9C是图9B的接续图。
图9D是图9C的接续图。
图9E是图9D的接续图。
图9F是图9E的接续图。
图9G是图9F的接续图。
图9H是图9G的接续图。
图9I是图9H的接续图。
图10是图1所示的液晶面板的剖视图。
图11是具备比较例所涉及的有源矩阵基板的液晶面板的布局图。
图12是具备第一实施方式的第一变形例所涉及的有源矩阵基板的液晶面板的布局图。
图13是具备第一实施方式的第二变形例所涉及的有源矩阵基板的液晶面板的布局图。
图14是具备第一实施方式的第三变形例所涉及的有源矩阵基板的液晶面板的布局图。
图15是图14的放大图。
图16是具备第一实施方式的第四变形例所涉及的有源矩阵基板的液晶面板的布局图。
图17是具备本发明的第二实施方式所涉及的有源矩阵基板的液晶面板的布局图。
图18A是表示第二实施方式所涉及的有源矩阵基板的制造方法的图。
图18B是图18A的接续图。
图18C是图18B的接续图。
图18D是图18C的接续图。
图18E是形成于第二实施方式所涉及的有源矩阵基板的要素的剖视图。
图19是具备第二实施方式所涉及的有源矩阵基板的液晶面板的剖视图。
图20是以往的有源矩阵基板的布局图。
图21是以往的有源矩阵基板的布局图。
具体实施方式
(第一实施方式)
图1是表示具备本发明的第一实施方式所涉及的有源矩阵基板的液晶显示装置的结构的框图。图1所示的液晶显示装置1具备液晶面板2、显示控制电路3、栅极线驱动电路4、数据线驱动电路5、以及背光源6。以下，m以及n是2以上的整数，i是1以上m以下的整数，j是1以上n以下的整数。
液晶面板2具有使有源矩阵基板10与对向基板40贴合并在两张基板之间设置液晶层的构造。在对向基板40形成有黑矩阵(未图示)等。在有源矩阵基板10形成有m条栅极线G1～Gm、n条数据线S1～Sn、(m×n)个像素电路20、以及共用电极30(点状图案部)等。在有源矩阵基板10，栅极线驱动电路4与像素电路20等一起一体地形成，并安装有作为数据线驱动电路5发挥功能的半导体芯片。此外，图1示意性地示出液晶显示装置1的结构，图1所记载的要素的形状不准确。
以下，将栅极线延伸的方向(附图中水平方向)称为行方向，将数据线延伸的方向(附图中垂直方向)称为列方向。栅极线G1～Gm沿行方向延伸，并相互平行地配置。数据线S1～Sn沿列方向延伸，并相互平行地配置。栅极线G1～Gm与数据线S1～Sn在(m×n)位置交叉。(m×n)个像素电路20和栅极线G1～Gm与数据线S1～Sn的交叉点对应地二维配置。
像素电路20包括N沟道型的TFT21和像素电极22。第i行j列的像素电路20所包括的TFT21的栅极电极连接于栅极线Gi，源极电极连接于数据线Sj，漏极电极连接于像素电极22。在比栅极线G1～Gm、数据线S1～Sn、TFT21以及像素电极22靠上层形成有保护绝缘膜(未图示)。共用电极30形成于保护绝缘膜的上层。像素电极22与共用电极30隔着保护绝缘膜而对向设置。背光源6配置于液晶面板2的背面侧，向液晶面板2的背面照射光。在有源矩阵基板10的面中的与液晶层相反一侧的面、以及对向基板40的面中的与液晶层相反一侧的面分别配置有偏光板(未图示)。
显示控制电路3对栅极线驱动电路4输出控制信号C1，对数据线驱动电路5输出控制信号C2和数据信号D1。栅极线驱动电路4基于控制信号C1驱动栅极线G1～Gm。数据线驱动电路5基于控制信号C2和数据信号D1驱动数据线S1～Sn。更详细而言，栅极线驱动电路4在各水平期间(Line期间)从栅极线G1～Gm中选择1条栅极线，并对选择的栅极线施加高电平电压。数据线驱动电路5在各水平期间相对于数据线S1～Sn分别施加与数据信号D1对应的n个数据电压。由此在一个水平期间内选择n个像素电路20，在选择出的n个像素电路20分别写入n个数据电压。
图2是有源矩阵基板10的俯视图。如图2所示，有源矩阵基板10被分为与对向基板40对向设置的对向区域11、和不与对向基板40对向设置的非对向区域12。在对向区域11设定有用于配置像素电路20的显示区域13。将从对向区域11除去了显示区域13的部分称为边框区域14。边框区域14被在对向基板40上所形成的黑矩阵(未图示)遮光。
在显示区域13形成有m条栅极线23、n条数据线24、以及(m×n)个像素电路(未图示)。m条栅极线23在显示区域13内沿行方向延伸。n条数据线24在显示区域13内沿列方向延伸。栅极线23与数据线24形成于不同的配线层。(m×n)个像素电路在显示区域13内呈二维状配置。
栅极线驱动电路4形成为，在边框区域14分为两个部分。更详细而言，栅极线驱动电路4的一部分(以下，称为第一栅极线驱动部4a)沿着显示区域13的列方向的一边(图2中左边)配置，栅极线驱动电路4的剩余部分(以下，称为第二栅极线驱动部4b)沿着显示区域13的列方向的另一边(图2中右边)配置。奇数编号的栅极线23的一端(图2中左端)连接于第一栅极线驱动部4a，偶数编号的栅极线23的一端(图2中右端)连接于第二栅极线驱动部4b。第一栅极线驱动部4a基于从显示控制电路3输出的控制信号C1驱动奇数编号的栅极线23，第二栅极线驱动部4b驱动偶数编号的栅极线23。
在非对向区域12设定有用于安装数据线驱动电路5的安装区域15。在非对向区域12的安装区域15以外的部分形成有用于与外部电路(例如，柔性印刷电路基板)连接的多个外部端子16。外部端子16经由配线17与栅极线驱动电路4连接。
图3是液晶面板2的布局图。图3中，有源矩阵基板10的图案与对向基板40的图案重叠记载。将图3分为3张附图进行说明。图4是表示有源矩阵基板10的共用电极30以外的图案的图。图5是表示有源矩阵基板10的共用电极30的图案的图。图6是表示对向基板40的图案的图。此外，为了容易理解附图，图3中，图4所示的图案是细线，图6所示的图案是粗线，图5所示的图案通过中间粗细的线来记载。
如图4所示，栅极线23(左下斜线部)沿行方向延伸。数据线24(右下斜线部)在与栅极线23的交点附近弯折并且沿列方向延伸。栅极线23在栅极线23与数据线24的交点附近具有作为TFT21的栅极电极发挥功能的部分(附图中向上方突出的部分)。数据线24在栅极线23与数据线24的交点附近，具有作为TFT21的源极电极发挥功能的部分(附图中向右方突出的部分)。并且，在栅极线23与数据线24的交点附近形成有漏极电极25和半导体层26。由此，同栅极线23与数据线24的交点对应地形成有TFT21。在被栅极线23和数据线24分隔的区域形成有像素电极22。漏极电极25未经过在绝缘膜上所形成的接触孔而直接连接于像素电极22。像这样有源矩阵基板10具备同栅极线23与数据线24的交点对应配置的多个像素电路20。
共用电极30形成在保护绝缘膜的更上层，其中，该保护绝缘膜形成于比TFT21、像素电极22、栅极线23、数据线24、漏极电极25、以及半导体层26靠上层(即，靠近液晶层侧)。如图5所示，共用电极30在除去狭缝31与缺口32的配置位置外以覆盖显示区域13的整个面的方式形成。共用电极30为了产生与像素电极22一起施加于液晶层的横向电场，与像素电极22对应地具有多个狭缝31。图5中，共用电极30与一个像素电极22对应地具有两个狭缝31。狭缝31的宽度例如为2μm～4μm，两个狭缝31的间隔例如为2μm～4μm。通过在共用电极30形成狭缝31，由此能够产生用于使液晶面板2的视角变广的横向电场。共用电极30与TFT21对应地具有缺口32。通过在共用电极30形成缺口32，由此能够防止共用电极30对TFT21的动作带来影响。
对向基板40与有源矩阵基板10对置配置。如图6所示，在对向基板40形成有在与像素电极22对置的位置具有开口42的黑矩阵41。黑矩阵41形成于与包括TFT21、栅极线23以及数据线24的区域对置的位置。
图7是图3的放大图。图7记载有TFT21附近的布局。图8是表示图7所示的栅极线23、漏极电极25以及像素电极22的位置的图。图8所示的三个要素实际上重叠。漏极电极25形成于比栅极线23靠上层，像素电极22形成于比漏极电极25靠上层。图8中，记载为使三个要素沿行方向移动而不重叠。
如上述那样，栅极线23具有作为TFT21的栅极电极发挥功能的部分，数据线24具有作为TFT21的源极电极发挥功能的部分。换言之，TFT21的栅极电极与栅极线23一体形成，TFT21的源极电极与数据线24一体形成。漏极电极25具有：与源极电极对置的主体部(沿列方向延伸的部分)、和用于与像素电极22连接的连接部(沿行方向延伸的部分)。漏极电极25的主体部具有与栅极电极重叠的部分。像素电极22具有：覆盖漏极电极25的连接部、并与共用电极30以及形成于共用电极30的狭缝31对置的主体部；和沿列方向延伸、并覆盖栅极电极与漏极电极25的重叠部分的扩张部(附图中向下方突出的部分)。在像素电极22中，使背光源光透过并实际上有助于显示的部分包括于主体部。像素电极22和共用电极30优选由IZO(氧化铟锌)、ITO(氧化铟锡)等透明导电膜形成。
如图8所示，将栅极线23所具有的沿行方向延伸的端部中的、最靠近像素电极22的主体部的部分称为近处端En，将距像素电极22的主体部最远的部分称为远处端Ef。漏极电极25的主体部与近处端En交叉，但未与远处端Ef交叉。漏极电极25的主体部未到达远处端Ef，在比远处端Ef更靠近前侧距离L1的位置(像素电极22的主体部侧)结束。与此相对，像素电极22的扩张部与近处端En以及远处端Ef双方交叉。像素电极22的扩张部在超过远处端Ef并从远处端Ef起远离距离L2的位置(与像素电极22的主体部相反一侧)结束。
在以栅极线23作为基准，将配置有像素电极22的主体部的一侧设为第一侧，将相反的一侧设为第二侧时，像素电极22的主体部形成于栅极线23的第一侧。漏极电极25形成于栅极线23的第一侧，但未形成于栅极线23的第二侧。像素电极22的扩张部形成于栅极线23的第一侧，也形成于栅极线23的第二侧。
以下，参照图9A～图9I，对有源矩阵基板10的制造方法进行说明。图9A～图9I的(a)～(c)分别记载有形成栅极线23、数据线24、以及TFT21的过程。此外，在以下的说明中，形成在基板上的各种膜的厚度可根据膜的功能、材质等而适当地确定。膜的厚度例如为10nm～1μm左右。以下，示出膜厚的一个例子。例如，在第一工序中，使厚度25nm～35nm的Ti膜、厚度180nm～220nm的Al膜、厚度90nm～110nm的Ti膜依次成膜。在第二工序中，使厚度360nm～450nm的SiNx膜121、厚度100nm～200nm的非晶Si膜122、厚度30nm～80nm的n+非晶Si膜123连续地成膜。在第三工序中使厚度180nm～220nm的MoNb膜成膜，在第四工序中使厚度50nm～80nm的IZO膜141成膜。在第五工序中使厚度220nm～280nm的下层SiNx膜151、和厚度450nm～550nm的上层SiNx膜152成膜，在第六工序中使厚度110nm～140nm的IZO膜成膜。
(第一工序)形成栅极层图案(图9A)
在玻璃基板101上通过溅射法而使Ti(钛)、Al(铝)以及Ti依次成膜。接着，使用光刻法和蚀刻对栅极层进行图案化，形成栅极线23、TFT21的栅极电极111等。此处，使用了光刻法和蚀刻的图案化称为以下的处理。首先，在基板涂覆光致抗蚀剂。接下来，通过覆盖具有所希望的图案的光掩模并使基板曝光，从而在基板上以与光掩模相同的图案残留有光致抗蚀剂。接下来，通过将残留有的光致抗蚀剂作为掩模而对基板进行蚀刻，从而在基板的表面形成图案。最后，将光致抗蚀剂剥离。
(第二工序)形成半导体层(图9B)
在图9A所示的基板通过CVD(Chemical Vapor Deposition)法，使作为栅极绝缘膜的SiNx(氮化硅)膜121、非晶Si(非晶硅)膜122、掺杂有磷的n+非晶Si膜123连续地成膜。接着，使用光刻法和蚀刻对半导体层进行图案化，在TFT21的栅极电极111上以岛状形成由非晶Si膜122和n+非晶Si膜123构成的半导体层。
(第三工序)形成源极层图案(图9C)
在图9B所示的基板通过溅射法而使MoNb(钼铌)膜成膜。接着，使用光刻法和蚀刻对源极层进行图案化，形成数据线24的主导体部131、TFT21的导体部132等。TFT21的导体部132形成于TFT21的源极电极、漏极电极、以及沟道区域的位置。在第三工序结束时刻，TFT21的源极电极、漏极电极以及沟道区域与数据线24的主导体部131一体地形成。
(第四工序)形成像素电极(图9D～图9G)
在图9C所示的基板通过溅射法而使作为像素电极22的IZO膜141成膜。接着，使用光刻法和蚀刻对像素电极层进行图案化。在第四工序中，在像素电极22的位置与源极层图案的位置(其中，除去TFT21的沟道区域的位置)使用使光致抗蚀剂142残留的光掩模。因此曝光后，在从像素电极22的位置、以及源极层图案的位置除去了TFT21的沟道区域的位置的位置残留有光致抗蚀剂142(图9D)。将光致抗蚀剂142作为掩模，首先利用湿式蚀刻对IZO膜141、和存在于TFT21的沟道区域的位置的导体部132进行蚀刻，接着利用干式蚀刻对存在于TFT21的沟道区域的位置的n+非晶Si膜123进行蚀刻(图9E、图9F)。图9E记载有导体部132的蚀刻结束的时刻的基板。图9F记载有n+非晶Si膜123的蚀刻结束的时刻的基板。如图9F所示，通过干式蚀刻，使存在于TFT21的沟道区域的非晶Si膜122的膜厚较薄。最后通过剥离光致抗蚀剂142，从而得到图9G所示的基板。在图9G所示的基板中，形成TFT21的沟道区域，并且TFT21的源极电极143与漏极电极25成为分离的状态。在数据线24的主导体部131、TFT21的源极电极143以及TFT21的漏极电极25的上层残留有IZO膜141。通过主导体部131以及其上层的IZO膜141形成数据线24。
(第五工序)形成保护绝缘膜(图9H)
在图9G所示的基板通过CVD法而使作为保护绝缘膜的双层的SiNx膜151、152依次成膜。下层SiNx膜151的成膜条件与上层SiNx膜152的成膜条件不同。例如，下层SiNx膜151使用在高温条件下成膜的膜密度高的薄膜，上层SiNx膜152使用在低温条件下成膜的膜密度低的厚膜。接着，使用光刻法和蚀刻，对第五工序中成膜的双层的SiNx膜151、152、以及第二工序中成膜的SiNx膜121进行图案化。此外，图9H的(a)～(c)中，在保护绝缘膜未进行接触孔等特定的图案化。保护绝缘膜的图案化是为了形成用于在边框区域14、非对向区域12中将栅极层或者源极层与共用电极层连接的接触孔等而实施的。
(第六工序)形成共用电极(图9I)
在图9H所示的基板通过溅射法使作为共用电极30的IZO膜成膜。接着，使用光刻法和蚀刻对共用电极层进行图案化，形成共用电极30。
通过执行以上所述的第一～第六工序，从而能够制造具有图9I所示的截面构造的有源矩阵基板10。本实施方式所涉及的制造方法中，第一～第六工序中，使用不同的光掩模执行光刻法。本实施方式所涉及的制造方法所使用的光掩模全部为6张。图7所示的像素电极22、栅极线23(包括栅极电极)、数据线24(包括源极电极)、漏极电极25、以及半导体层26的形状由第一～第四工序中使用的光掩模来确定。因此，通过使用与图7所示的布局图案对应的光掩模，从而能够不使漏极电极25形成于栅极线23的第二侧，而将像素电极22的扩张部形成于栅极线23的第二侧。
此外，在第一工序中形成栅极线23时以及在第三工序中形成数据线24的主导体部131时，也可以取代上述的材料而使用Cu(铜)、Mo(钼)、Al、Ti、TiN(氮化钛)、它们的合金、或者这些金属的层叠膜。例如，作为栅极线23、数据线24的主导体部131的配线材料，也可以使用在MoNb的上层层叠Al合金，进一步在Al合金的上层层叠MoNb的3层膜。另外，在第四工序中形成像素电极22时以及在第六工序中形成共用电极30时，也可以取代IZO而使用ITO等其他的透明导电膜。另外，在第五工序中形成保护绝缘膜时，也可以取代双层的SiNx膜而使1层的SiNx膜成膜。另外，也可以取代SiNx膜而使用SiOx(氧化硅)膜、SiON(氮化氧化硅)膜、或者它们的层叠膜。
通过将具有开口42的黑矩阵41形成在玻璃基板上，并在其上形成彩色滤光片层和外涂层，在规定的位置设置柱间隔物(未图示)，从而形成对向基板40。并且，在有源矩阵基板10的液晶层侧的表面上、以及对向基板40的液晶层侧的表面上分别设置有水平取向膜(未图示)，实施用于设定液晶分子的初始取向的方向的表面处理。通过使有源矩阵基板10与对向基板40对置配置，在两个基板之间设置液晶层，从而能够构成液晶面板2。
图10是液晶面板2的剖视图。图10记载有图7的A-A’线截面。有源矩阵基板10在A-A’线上具有以下的结构。在玻璃基板101上的规定位置形成有TFT21的栅极电极111。在玻璃基板101和栅极电极111的上层形成有作为栅极绝缘膜发挥功能的SiNx膜121。在SiNx膜121上栅极电极111的A侧(附图中左侧)形成有包括主导体部131和IZO膜141的数据线24。IZO膜141与像素电极22一起在上述第四工序中形成于主导体部131的上层。在SiNx膜121上的规定位置形成有半导体层26，在半导体层26上的规定位置形成有源极电极143和漏极电极25。像素电极22以覆盖漏极电极25的方式形成。在像素电极22和数据线24的上层形成有作为保护绝缘膜发挥功能的双层的SiNx膜151、152。在上层SiNx膜152上的规定位置形成有共用电极30。
如上述那样，漏极电极25未形成于栅极线23的第二侧，而像素电极22的扩张部也形成于栅极线23的第二侧。图10中，漏极电极25的终端(右端)在俯视时处于栅极电极111的范围内(栅极电极111的右端的左侧)。像素电极22的终端(右端)在俯视时处于栅极电极111的范围外(栅极电极111的右端的右侧)。
在对向基板40的玻璃基板102一侧的面形成有黑矩阵41。在玻璃基板102的形成了黑矩阵41一侧的面形成有彩色滤光片层43和外涂层44。有源矩阵基板10与对向基板40对置配置，在两个基板之间设置有液晶层45。此外，图10中，省略水平取向膜。
以下，对本实施方式所涉及的有源矩阵基板10的效果进行说明。图11是具备比较例所涉及的有源矩阵基板的液晶显示装置的布局图。图11中，栅极线23、数据线24、漏极电极25以及半导体层26的形状与图7相同，像素电极82的形状与图7不同。图11中，像素电极82的扩张部在与漏极电极25的主体部相同的位置结束。
在比较例所涉及的有源矩阵基板中，像素电极82的扩张部未形成于栅极线23的第二侧。因此，当像素电极82与漏极电极25的位置稍微向上方偏移时，栅极线23与漏极电极25的主体部重叠的部分的面积减少，TFT的栅极-漏极间的寄生电容Cgd减少，馈通电压变小。另外，当像素电极82与漏极电极25的位置稍微向下方偏移时，栅极线23与漏极电极25的主体部重叠的部分的面积增加，TFT的栅极-漏极间的寄生电容Cgd增加，馈通电压变大。
对于具备比较例所涉及的有源矩阵基板的液晶显示装置而言，由于图案偏移而使TFT的栅极-漏极间的寄生电容Cgd产生偏差，因此当馈通电压的变动量在像素电路间不同时，显示质量降低。例如，在使用步进重复方式形成像素电极、栅极线的情况下，显示画面产生块状的显示不均，在使用扫描曝光方式形成像素电极、栅极线的情况下，显示画面产生带状的显示不均、闪烁。
与此相对，对于有源矩阵基板10而言，像素电极22的扩张部还形成于栅极线23的第二侧。因此，即使在像素电极22与漏极电极25的位置向上方或者下方以规定量以下偏移的情况下，栅极线23与漏极电极25的主体部重叠的部分的面积发生变化，栅极线23与像素电极22的扩张部重叠的部分的面积也不会变化。因此，在像素电路20间，TFT21的栅极-漏极间的寄生电容Cgd几乎相等，馈通电压几乎相等。因此，根据具备有源矩阵基板10的液晶显示装置，能够防止由TFT21的栅极-漏极间的寄生电容Cgd的偏差引起的显示质量的降低。
另外，对于有源矩阵基板10而言，像素电极22的扩张部还形成于栅极线23的第二侧，但漏极电极25未形成于栅极线23的第二侧。因此，如以下所示，能够防止摩擦处理的不良情况、开口率的变动、以及由背光源光的影响而产生的显示不良。
在液晶显示装置的制造时，为了设定液晶分子的初始取向而进行摩擦处理。在液晶具有负的介电常数各向异性的情况下，进行摩擦处理，以使液晶分子的长轴沿着与共用电极的狭缝延伸的方向几乎正交的方向(图3中水平方向。栅极线23的延伸方向)排列。在液晶具有正的介电常数各向异性的情况下，进行摩擦处理，以使液晶分子的长轴沿着共用电极的狭缝延伸的方向(图3中垂直方向。数据线24的延伸方向)排列。当在TFT的附近阶梯差变大时，容易产生摩擦处理的不良情况。对于有源矩阵基板10而言，TFT21的附近阶梯差小，因此难以产生摩擦处理的不良情况。
另外，在液晶显示装置制造时，有时在使有源矩阵基板与对向基板贴合时产生偏移，从而黑矩阵的位置偏移。在使漏极电极25形成至栅极线23的第二侧的情况下，在产生基板的贴合偏移时，漏极电极25的主体部与黑矩阵41的开口42重叠，从而有时开口率降低。其理由是因为漏极电极25由MoNb等不透明的金属材料形成。对于有源矩阵基板10而言，不透明的漏极电极25未形成于栅极线23的第二侧，在栅极线23的第二侧形成有IZO等透明导电膜，因此在产生基板的贴合偏移时开口率也难以发生变动。另外，在屋外等使用液晶显示装置1的情况下，难以产生由外光在漏极电极25反射而引起的显示不良。
另外，在液晶显示装置中，有时背光源光在漏极电极的背面(配置背光源的一侧)反射，入射至TFT的沟道区域。当背光源光入射至TFT的沟道区域时，有时在应该保持施加于液晶层的电压的期间内电荷经由TFT而释放，从而产生显示不良。对于有源矩阵基板10而言，漏极电极25未形成于栅极线23的第二侧，因此能够防止因背光源光的影响而产生的显示不良。
在有源矩阵基板10制造时，优选在第四工序中，使用用于形成像素电极22的光掩模，对TFT21的导体部132和半导体层进行图案化而形成TFT21的沟道区域。在通过其他的工序形成像素电极和TFT的沟道区域的情况下，在像素电极层的图案与用于形成TFT的沟道区域的图案之间，需要设置设计余量(相对于光刻工序的位置偏移、蚀刻工序的完成宽度的偏差的余量)。因此，需要使漏极电极的面积大于所需大小(例如，每一边大1μm～2μm)，从而TFT的栅极-漏极间的寄生电容Cgd增加，栅极线的负荷(电容)变大。
在本实施方式所涉及的制造方法中，在第三工序中，需要预先使后面成为漏极电极25的部分(TFT21的导体部132)的图案变大，但漏极电极25的尺寸最终由第四工序来确定。因此，根据本实施方式所涉及的制造方法，没有使漏极电极25大于所需大小，从而能够抑制TFT21的栅极-漏极间的寄生电容Cgd的增加。
如以上所示那样，本实施方式所涉及的有源矩阵基板10具备：沿第一方向(行方向)延伸的多条栅极线23；沿第二方向(列方向)延伸的多条数据线24；同栅极线23与数据线24的交点对应地配置并分别包括薄膜晶体管(TFT21)以及像素电极22的多个像素电路20；在比栅极线23、数据线24、薄膜晶体管以及像素电极22靠上层形成的保护绝缘膜(SiNx膜151、152)；以及形成在保护绝缘膜的上层的共用电极30。薄膜晶体管具有：与栅极线23一体形成的栅极电极、与数据线24一体形成的源极电极、以及与像素电极22直接连接并具有与栅极电极重叠的部分的漏极电极25。像素电极22具有：形成于栅极线23的第一侧(上侧)的主体部、和沿第二方向延伸并覆盖栅极电极与漏极电极25的重叠部分的扩张部。漏极电极25未形成于栅极线23的第二侧(下侧)，而像素电极22的扩张部形成于栅极线23的第二侧。
根据本实施方式所涉及的有源矩阵基板10，通过将像素电极22的扩张部也形成于栅极线23的第二侧，从而在像素电极22与漏极电极25的位置在第二方向上以某种程度偏移的情况下，栅极线23与像素电极22的扩张部重叠的部分的面积也不变化。因此，在像素电路20间，薄膜晶体管的栅极-漏极间的寄生电容Cgd几乎相等，馈通电压几乎相等。因此，能够防止由薄膜晶体管的栅极-漏极间的寄生电容Cgd的偏差而引起的显示质量的降低。另外，漏极电极25未形成于栅极线23的第二侧，因此能够防止因摩擦处理的不良情况、开口率的变动、以及背光源光的影响而产生的显示不良。
另外，共用电极30与像素电路20对应地具有一个以上(两个)的狭缝31。由此，能够产生用于使包括有源矩阵基板10的液晶面板2的视角变广的横向电场。另外，本实施方式所涉及的液晶面板2具备：有源矩阵基板10、和与有源矩阵基板10对置的对向基板40。由此，能够构成防止因薄膜晶体管的栅极-漏极间的寄生电容Cgd的偏差而引起的显示质量的降低的液晶面板。
另外，上述有源矩阵基板10的制造方法具备：形成沿第一方向(行方向)延伸的多条栅极线23、并且与栅极线23一体地形成薄膜晶体管(TFT21)的栅极电极的步骤(第一工序)；形成薄膜晶体管的半导体层26的半导体层形成步骤(第二工序)；形成沿第二方向(列方向)延伸的多条数据线24的主导体部131、并且与主导体部131一体地形成作为薄膜晶体管的漏极电极25和源极电极的来源的导体部132的源极层形成步骤(第三工序)；形成像素电极22和数据线24的副导体部(主导体部131的上层的IZO膜141)、并且通过对导体部132进行图案化从而形成薄膜晶体管的漏极电极25和源极电极的像素电极层形成步骤(第四工序)；在像素电极22的上层形成保护绝缘膜(SiNx膜151、152)的步骤(第五工序)；以及在保护绝缘膜的上层形成共用电极30的步骤(第六工序)。源极层形成步骤和像素电极层形成步骤形成为使漏极电极25具有与栅极电极重叠的部分。在像素电极层形成步骤中，形成为使的像素电极22与漏极电极25直接连接，所述像素电极22具有形成于栅极线23的第一侧(上侧)的主体部和沿第二方向延伸并覆盖栅极电极与漏极电极25的重叠的部分的扩张部。源极层形成步骤和像素电极层形成步骤未使漏极电极25形成于栅极线23的第二侧，像素电极层形成步骤使像素电极22的扩张部也形成于栅极线23的第二侧。半导体层形成步骤使半导体膜(非晶Si膜122与n+非晶Si膜123)成膜，对半导体膜进行图案化。由此，能够制造防止因薄膜晶体管的栅极-漏极间的寄生电容Cgd的偏差而引起的显示质量的降低的有源矩阵基板10。另外，通过在像素电极层形成步骤中形成薄膜晶体管的漏极电极25，从而未使漏极电极25大于所需大小，从而能够抑制薄膜晶体管的栅极-漏极间的寄生电容的增加。
本实施方式所涉及的有源矩阵基板10能够构成以下的变形例。图12是具备第一变形例所涉及的有源矩阵基板的液晶面板的布局图。图12中，取代图4所示的漏极电极25而使用具有主体部且不具有连接部的漏极电极51。漏极电极51与栅极线23的近处端En以及远处端Ef双方均不交叉。漏极电极51在栅极线23的第一侧、第二侧均未形成，而形成于形成有栅极线23和栅极电极的区域的内部。根据第一变形例所涉及的有源矩阵基板，在产生基板的贴合偏移，黑矩阵的开口以靠近TFT的方式形成时，也能够防止漏极电极与黑矩阵的开口重叠，从而能够防止开口率的降低。另外，能够更有效地防止因背光源光的影响的引起的显示不良。
图13是具备第二变形例所涉及的有源矩阵基板的液晶面板的布局图。图13中，取代图4所示的半导体层26而使用比半导体层26小的半导体层52。半导体层52形成于形成有栅极线23和栅极电极的区域的内部。由此，能够防止因背光源光的影响而引起的显示不良。但是，对于第二变形例所涉及的有源矩阵基板而言，在第二工序中形成半导体层时的位置偏移对TFT的特性产生的影响较大，因此需要预先增大栅极电极的面积。因此，在设计有源矩阵基板时，考虑曝光装置的精度、背光源的亮度、像素电路的设计(能够确保的辅助电容的大小等)、驱动电路的输出电压等来确定选择图4所示的布局和图12所示的布局的哪一个即可。
图14是具备第三变形例所涉及的有源矩阵基板的液晶面板的布局图。对于第三变形例所涉及的有源矩阵基板而言，与图4、图12以及图13所示的有源矩阵基板相比，像素尺寸较大。例如，在图4、图12以及图13的像素尺寸为21μm×63μm的情况下，图14的像素尺寸为42μm×126μm。图15是图14的放大图。图15记载有第三变形例所涉及的有源矩阵基板的共用电极以外的图案。
如图14所示，栅极线53在像素电路内贯穿，像素电路被栅极线53分割为两份。图14中将栅极线53的上侧设为第一侧，将栅极线53的下侧设为第二侧时，像素电极54具有：形成于第一侧的第一主体部54a；形成于第二侧的第二主体部54b；以及沿列方向延伸、覆盖栅极电极与漏极电极51的重叠部分并将第一主体部54a与第二主体部54b连接的扩张部54c(参照图15)。共用电极与一个像素电路对应地具有形成于第一侧的五个狭缝55a、和形成于第二侧的五个狭缝55b。黑矩阵与一个像素电路对应地具有形成于第一侧的开口56a、和形成于第二侧的开口56b。
此处，也能够使狭缝55a与狭缝55b形成为一个连续的狭缝。但是，在该结构中，狭缝也形成于栅极线53上，因此由施加于栅极线53的电压而产生的电场可能对液晶的取向带来影响。因此，如图14所示，优选构成为在栅极线53上未形成狭缝。在共用电极在与第一主体部54a以及第二主体部54b对应的区域具有一个以上的狭缝的情况下，优选狭缝中的至少一个狭缝未形成在栅极线53上。由此，能够防止由施加于栅极线53的电压而产生的电场对液晶的取向带来影响，并且能够产生用于使包括有源矩阵基板的液晶面板的视角变广的横向电场。
图14以及图15所示栅极线53与像素电极54不重叠，但栅极线53与像素电极54之间产生因斜电场而引起的寄生电容。各像素电路中栅极线53与像素电极54之间产生的寄生电容是产生于栅极线53与第一主体部54a之间的第一电容(图15的Pa部所产生的电容)、和产生于栅极线53与第二主体部54b之间的第二电容(图15的Pb部所产生的电容)的合计电容。
在第三变形例所涉及的有源矩阵基板中，像素电极54的位置向上方偏移的情况下，第一主体部54a远离栅极线53，第二主体部54b靠近栅极线53，因此第一电容变小，第二电容变大。相反在像素电极54的位置向下方偏移的情况下，第一主体部54a靠近栅极线53，第二主体部54b远离栅极线53，因此第一电容变大，第二电容变小。因此，对于第三变形例所涉及的有源矩阵基板而言，在像素电极54的位置从栅极线53的位置偏移的情况下，也能够将栅极线53与像素电极54之间产生的寄生电容的大小几乎保持为恒定。但是，对于第三变形例所涉及的有源矩阵基板而言，与在第二侧未形成第二主体部的结构相比，栅极线53与像素电极54之间产生的寄生电容较大。因此，在设计有源矩阵基板时，考虑曝光装置的精度等来确定是否选择图14所示的布局即可。
图16是具备第四变形例所涉及的有源矩阵基板的液晶面板的布局图。图16中，数据线57在栅极线23与数据线57的交点附近具有作为TFT的源极电极发挥功能的部分。但是，源极电极交替地形成于数据线57的两侧。因此，TFT交替地形成于数据线57的两侧。第四变形例所涉及的有源矩阵基板也可获得与第一实施方式所涉及的有源矩阵基板10相同的效果。第四变形例所涉及的有源矩阵基板不会使数据线57的负荷变大，而能够适当地用于进行点反转驱动的液晶显示装置。
(第二实施方式)
在第二实施方式中，对通过与第一实施方式不同的方法制造的有源矩阵基板进行说明。图17是具备本发明的第二实施方式所涉及的有源矩阵基板的液晶面板的布局图。图17中，像素电极22、栅极线23、数据线24以及漏极电极51的形状与图12相同，半导体层61的形状与图12不同。半导体层61形成于与数据线24一体形成的源极电极与漏极电极51之间。此外，半导体层61在源极层图案的下层以与源极层图案几乎相同的形状形成。具体而言，半导体层61也形成于数据线24、TFT的源极电极以及漏极电极51的下层。
在本实施方式所涉及的制造方法中，执行第一实施方式中说明的第一工序，接下来执行以下所示的第二以及第三工序，然后执行第一实施方式中说明的第四～第六工序。以下，参照图18A～图18D，对本实施方式所涉及的制造方法的第二以及第三工序进行说明。此外，对与第一实施方式相同的要素标注相同的参照符号而省略说明。
(第二工序)形成半导体层(图18A)
在图9A所示的基板通过CVD法而使作为栅极绝缘膜的SiNx膜121、非晶Si膜122、掺杂有磷的n+非晶Si膜123连续地成膜。与第一实施方式不同，在本实施方式中不进行半导体层的图案化。半导体层的图案化与源极层的图案化一起在第三工序中进行。
(第三工序)形成源极层图案(图18B～图18D)
在图18A所示的基板通过溅射法而使MoNb膜171成膜。接着，使用光刻法和蚀刻对源极层和半导体层进行图案化，形成数据线24的主导体部131、以及TFT21的导体部132等。TFT21的导体部132形成于TFT21的源极电极、漏极电极以及沟道区域的位置。在第三工序中，在主导体部131以及导体部132等位置使用使光致抗蚀剂172残留的光掩模。因此在曝光后，在主导体部131以及导体部132等位置残留有光致抗蚀剂172(图18B)。将光致抗蚀剂172作为掩模，首先对在第三工序中成膜的MoNb膜171进行蚀刻，接着对在第二工序中成膜的n+非晶Si膜123和非晶Si膜122连续地进行蚀刻(图18C)。由此，非晶Si膜122和n+非晶Si膜123被图案化为与源极层几乎相同的形状。最后通过剥离光致抗蚀剂172，获得图18D所示的基板。在图18D所示的基板中，未被蚀刻而残留的MoNb膜171成为数据线24的主导体部131、TFT21的导体部132等。图18D所示的基板与图9C所示的基板对应。图18D所示的基板在数据线24的主导体部131的下层存在有非晶Si膜122和n+非晶Si膜123这点上，与图9C所示的基板不同。
通过对图18D所示的基板执行第一实施方式中所述的第四～第六工序，从而能够制造具有图18E所示的截面构造的有源矩阵基板。通过使该有源矩阵基板与对向基板40对置配置，并在两个基板之间设置液晶层，从而能够构成本实施方式所涉及的液晶面板。
此外，在本实施方式所涉及的有源矩阵基板的制造方法中，在第一工序中形成栅极线23时、以及在第三工序中形成数据线24的主导体部131时，也可以使用Cu、Mo、Al、Ti、它们的合金、或者这些金属的层叠膜。另外，在第四工序中形成像素电极22时、以及在第六工序中形成共用电极30时，也可以使用ITO等透明导电膜。另外，在第五工序中形成保护绝缘膜时，可以使一层SiNx膜成膜，也可以使用SiOx膜、SiON膜、或者它们的层叠膜。
图19是本实施方式所涉及的液晶面板的剖视图。图19记载有图17的B-B’线截面。本实施方式所涉及的有源矩阵基板70在数据线24的主导体部131的下层存在由非晶Si膜122和n+非晶Si膜123构成的半导体层26这点上，与第一实施方式所涉及的有源矩阵基板10不同。因此，在有源矩阵基板70中，数据线24的厚度变厚半导体层26的量。
在本实施方式所涉及的制造方法中，第一以及第三～第六工序中使用不同的光掩模执行光刻法，第二工序中不执行光刻法。本实施方式所涉及的制造方法所使用的光掩模全部为五张。因此，根据本实施方式所涉及的制造方法，比第一实施方式所涉及的制造方法使用的光掩模少一张，从而能够减少制造成本。
如以上所示，对于上述有源矩阵基板70的制造方法而言，半导体层形成步骤(第二工序)使半导体膜(非晶Si膜122和n+非晶Si膜123)成膜，源极层形成步骤(第三工序)形成数据线24的主导体部131和成为薄膜晶体管的漏极电极25与源极电极的导体部132，并且对半导体膜进行图案化。通过像这样在源极层形成步骤中对半导体层进行图案化，从而能够使用少数的光掩模来制造有源矩阵基板70。
另外，对于本实施方式所涉及的有源矩阵基板70而言，在数据线24、薄膜晶体管的源极电极以及漏极电极25的下层形成有半导体层61。这样的有源矩阵基板70能够使用上述的制造方法而容易地制造。
此外，此处，对使用五张光掩模来制造具有与第一实施方式的第二变形例所涉及的有源矩阵基板(图13)几乎相同的布局结构的有源矩阵基板70的情况进行了说明。同样，也可以使用五张光掩模来制造具有与第一实施方式、或者第一实施方式的其他的变形例所涉及的有源矩阵基板几乎相同的布局结构的有源矩阵基板。
另外，以上的说明中，对具有特定的布局结构的有源矩阵基板进行了说明，但本发明也能够应用于具有其他的布局结构的有源矩阵基板。例如，有源矩阵基板所包括的TFT的栅极电极、漏极电极、源极电极以及半导体层的形状、栅极线以及数据线的形状、共用电极的狭缝延伸的方向等并不限定于以上所述的内容。
以上所示，根据本发明的有源矩阵基板，通过未将漏极电极形成于栅极线的第二侧(与配置有像素电极的主体部的一侧相反的一侧)，而将像素电极的扩张部也形成于栅极线的第二侧，从而能够防止由像素电路内的TFT的栅极-漏极间的寄生电容的偏差而引起的显示质量的降低。
工业上的利用可能性
本发明的有源矩阵基板具有能够防止由像素电路内的TFT的栅极-漏极间的寄生电容的偏差而引起的显示质量的降低这样的特征，因此能够构成液晶面板等而用于各种电子设备的显示部等。
符号说明
1…液晶显示装置；2…液晶面板；3…显示控制电路；4…栅极线驱动电路；5…数据线驱动电路；6…背光源；10、70…有源矩阵基板；11…对向区域；12…非对向区域；20…像素电路；21…TFT；22、54…像素电极；23、53…栅极线；24、57…数据线；25、51…漏极电极；26、52、61…半导体层；30…共用电极；31、55…狭缝；40…对向基板。

Claims (12)

1.一种有源矩阵基板，其特征在于，具备：
多条栅极线，其沿第一方向延伸；
多条数据线，其沿第二方向延伸；
多个像素电路，其与所述栅极线和所述数据线的交点对应地配置，且各自包括薄膜晶体管以及像素电极；
保护绝缘膜，其形成在比所述栅极线、所述数据线、所述薄膜晶体管以及所述像素电极靠上层的位置；以及
共用电极，其形成于所述保护绝缘膜的上层，
所述薄膜晶体管具有：与所述栅极线一体形成的栅极电极；与所述数据线一体形成的源极电极；以及与所述像素电极直接连接并具有与所述栅极电极重叠的部分的漏极电极，
所述像素电极具有：形成于所述栅极线的第一侧的主体部；和沿所述第二方向延伸并覆盖所述栅极电极与所述漏极电极的重叠部分的扩张部，
所述漏极电极未形成于所述栅极线的第二侧，
所述像素电极的扩张部还形成于所述栅极线的第二侧。
2.根据权利要求1所述的有源矩阵基板，其特征在于，
所述漏极电极形成于形成有所述栅极线以及所述栅极电极的区域的内部。
3.根据权利要求1所述的有源矩阵基板，其特征在于，
所述薄膜晶体管的半导体层形成于形成有所述栅极线以及所述栅极电极的区域的内部。
4.根据权利要求1所述的有源矩阵基板，其特征在于，
所述栅极线贯穿所述像素电路内，
所述像素电极还具有：形成于所述栅极线的第二侧的第二主体部，
所述像素电极的扩张部连接所述像素电极的主体部与第二主体部。
5.根据权利要求4所述的有源矩阵基板，其特征在于，
所述共用电极在与所述主体部以及所述第二主体部对应的区域具有一个以上的狭缝，
所述狭缝中的至少一个未形成在所述栅极线上。
6.根据权利要求1所述的有源矩阵基板，其特征在于，
所述薄膜晶体管在所述数据线的两侧交替形成。
7.根据权利要求1所述的有源矩阵基板，其特征在于，
所述共用电极与所述像素电路对应具有一个以上狭缝。
8.根据权利要求1所述的有源矩阵基板，其特征在于，
在所述数据线、所述源极电极以及所述漏极电极的下层形成有半导体层。
9.一种液晶面板，其特征在于，其具备：
权利要求1～8中任一项所述的有源矩阵基板；和
与所述有源矩阵基板相对的对向基板。
10.一种有源矩阵基板的制造方法，所述有源矩阵基板包括多个像素电路，所述多个像素电路各自具有薄膜晶体管以及像素电极，其特征在于，
所述有源矩阵基板的制造方法具备：
形成沿第一方向延伸的多条栅极线，并且与所述栅极线一体形成所述薄膜晶体管的栅极电极的步骤；
形成所述薄膜晶体管的半导体层的半导体层形成步骤；
形成沿第二方向延伸的多条数据线的主导体部，并且与所述主导体部一体形成作为所述薄膜晶体管的漏极电极和源极电极的来源的导体部的源极层形成步骤；
形成所述像素电极和所述数据线的副导体部，并且通过对所述导体部进行图案化，形成所述薄膜晶体管的漏极电极和源极电极的像素电极层形成步骤；
在所述像素电极的上层形成保护绝缘膜的步骤；以及
在所述保护绝缘膜的上层形成共用电极的步骤，
所述源极层形成步骤和所述像素电极层形成步骤形成为，具有使所述漏极电极与所述栅极电极重叠的部分，
所述像素电极层形成步骤形成为使电极与所述漏极电极直接连接，所述电极具有作为所述像素电极而形成于所述栅极线的第一侧的主体部、和沿所述第二方向延伸并覆盖所述栅极电极与所述漏极电极的重叠部分的扩张部，
在所述源极层形成步骤和所述像素电极层形成步骤中，未使所述漏极电极形成于所述栅极线的第二侧，
在所述像素电极层形成步骤中，使所述像素电极的扩张部还形成于所述栅极线的第二侧。
11.根据权利要求10所述的有源矩阵基板的制造方法，其特征在于，
在所述半导体层形成步骤中，成膜半导体膜，对所述半导体膜进行图案化。
12.根据权利要求10所述的有源矩阵基板的制造方法，其特征在于，
在所述半导体层形成步骤中，成膜半导体膜，
在所述源极层形成步骤中，形成所述主导体部和所述导体部，并且对所述半导体膜进行图案化。
CN201680031955.0A 2015-06-05 2016-05-27 有源矩阵基板、液晶面板以及有源矩阵基板的制造方法 Pending CN107615156A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015114598 2015-06-05
JP2015-114598 2015-06-05
PCT/JP2016/065696 WO2016194804A1 (ja) 2015-06-05 2016-05-27 アクティブマトリクス基板、液晶パネル、および、アクティブマトリクス基板の製造方法

Publications (1)

Publication Number Publication Date
CN107615156A true CN107615156A (zh) 2018-01-19

Family

ID=57442393

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680031955.0A Pending CN107615156A (zh) 2015-06-05 2016-05-27 有源矩阵基板、液晶面板以及有源矩阵基板的制造方法

Country Status (4)

Country Link
US (1) US10330994B2 (zh)
JP (1) JP6501879B2 (zh)
CN (1) CN107615156A (zh)
WO (1) WO2016194804A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110390915A (zh) * 2018-04-16 2019-10-29 夏普株式会社 有源矩阵基板、显示装置及有源矩阵基板的缺陷修正方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101118358A (zh) * 2006-08-03 2008-02-06 三星电子株式会社 液晶显示器和平板显示器
CN101384949A (zh) * 2006-02-24 2009-03-11 夏普株式会社 有源矩阵基板、显示装置、电视接收机、有源矩阵基板的制造方法、栅极绝缘膜形成方法
CN101401030A (zh) * 2006-03-15 2009-04-01 夏普株式会社 有源矩阵基板、显示装置、电视接收机
CN101911160A (zh) * 2008-04-11 2010-12-08 夏普株式会社 有源矩阵基板和液晶显示装置
US20110147752A1 (en) * 2000-05-09 2011-06-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
CN103761944A (zh) * 2013-12-25 2014-04-30 合肥京东方光电科技有限公司 一种栅极驱动电路、显示装置及驱动方法
US20140362320A1 (en) * 2010-08-31 2014-12-11 Japan Display, Inc. Liquid crystal display device

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100471397B1 (ko) * 2001-05-31 2005-02-21 비오이 하이디스 테크놀로지 주식회사 프린지 필드 스위칭 액정표시장치 및 그 제조방법
KR100475108B1 (ko) * 2001-12-22 2005-03-10 엘지.필립스 엘시디 주식회사 액정표시장치 및 그 제조 방법
KR101294232B1 (ko) 2007-06-08 2013-08-07 엘지디스플레이 주식회사 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판 및이의 제조 방법
JP5646162B2 (ja) 2009-01-23 2014-12-24 三菱電機株式会社 薄膜トランジスタアレイ基板、その製造方法、及び液晶表示装置
TWI708981B (zh) * 2013-08-28 2020-11-01 日商半導體能源研究所股份有限公司 顯示裝置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110147752A1 (en) * 2000-05-09 2011-06-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
CN101384949A (zh) * 2006-02-24 2009-03-11 夏普株式会社 有源矩阵基板、显示装置、电视接收机、有源矩阵基板的制造方法、栅极绝缘膜形成方法
CN101401030A (zh) * 2006-03-15 2009-04-01 夏普株式会社 有源矩阵基板、显示装置、电视接收机
CN101118358A (zh) * 2006-08-03 2008-02-06 三星电子株式会社 液晶显示器和平板显示器
CN101911160A (zh) * 2008-04-11 2010-12-08 夏普株式会社 有源矩阵基板和液晶显示装置
US20140362320A1 (en) * 2010-08-31 2014-12-11 Japan Display, Inc. Liquid crystal display device
CN103761944A (zh) * 2013-12-25 2014-04-30 合肥京东方光电科技有限公司 一种栅极驱动电路、显示装置及驱动方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110390915A (zh) * 2018-04-16 2019-10-29 夏普株式会社 有源矩阵基板、显示装置及有源矩阵基板的缺陷修正方法

Also Published As

Publication number Publication date
WO2016194804A1 (ja) 2016-12-08
JPWO2016194804A1 (ja) 2018-03-15
US20180173063A1 (en) 2018-06-21
JP6501879B2 (ja) 2019-04-17
US10330994B2 (en) 2019-06-25

Similar Documents

Publication Publication Date Title
CN100435012C (zh) 液晶显示装置及其制造方法
KR101209051B1 (ko) 박막 트랜지스터 표시판 및 그를 포함하는 액정 표시 장치
JP6196015B2 (ja) Ｔｆｔ基板及びその製造方法
US10978529B2 (en) Active matrix substrate and method for manufacturing the same
CN104040416B (zh) 半导体装置、显示装置和半导体装置的制造方法
CN101369606B (zh) 具有抑制特性偏移的结构的薄膜晶体管面板及其制造方法
EP2497107B1 (en) Mask level reduction for mofet
DE102018202462B4 (de) Flüssigkristallanzeigefeld und Flüssigkristallanzeigevorrichtung
CN109661696A (zh) 有源矩阵基板及其制造方法
WO2016021318A1 (ja) アクティブマトリクス基板、液晶パネル、および、アクティブマトリクス基板の製造方法
CN104730781A (zh) Ads阵列基板及其制作方法、显示装置
CN106662785A (zh) 有源矩阵基板、液晶面板以及有源矩阵基板的制造方法
JP2006317867A (ja) 薄膜トランジスタ基板及び液晶表示パネル
JP7037268B2 (ja) 表示装置
CN106575062B (zh) 有源矩阵基板及其制造方法
WO2018139450A1 (ja) アクティブマトリクス基板およびそれを用いた表示装置
KR101946927B1 (ko) 액정표시장치용 어레이기판 및 이의 제조방법
CN107615156A (zh) 有源矩阵基板、液晶面板以及有源矩阵基板的制造方法
TWI304145B (zh)
KR102410396B1 (ko) 수평 전계형 액정 표시장치 및 그 제조방법
KR102086422B1 (ko) 표시패널 및 이의 제조방법
KR102061643B1 (ko) 액정표시장치
JP2005106881A (ja) 液晶表示装置とその製造方法
KR102056687B1 (ko) 액정표시장치 및 그 제조방법
KR102065764B1 (ko) 박막 트랜지스터 표시판

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20180119