CN107611032A - 包含遮光层的薄膜晶体管及其制备方法 - Google Patents
包含遮光层的薄膜晶体管及其制备方法 Download PDFInfo
- Publication number
- CN107611032A CN107611032A CN201710717954.8A CN201710717954A CN107611032A CN 107611032 A CN107611032 A CN 107611032A CN 201710717954 A CN201710717954 A CN 201710717954A CN 107611032 A CN107611032 A CN 107611032A
- Authority
- CN
- China
- Prior art keywords
- layer
- light shield
- tft
- active layer
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Thin Film Transistor (AREA)
Abstract
本申请公开了一种薄膜晶体管,包括衬底;形成在所述衬底上的经图形化的遮光层,其中所述遮光层采用绝缘非金属遮光材料;形成在所述遮光层以上的有源层,所述有源层包括所述晶体管的沟道、源区和漏区;形成在所述有源层上的栅介质层和形成在所述栅介质层上的栅电极;以及形成在所述有源层和所述栅电极上的钝化层。本申请还提供了制备这种薄膜晶体管的方法。
Description
技术领域
本申请涉及薄膜晶体管制备技术,特别是涉及一种包含遮光层的薄膜晶体管及其制备方法。
背景技术
显示技术和产业是当今信息技术和产业的最具发展潜力的领域之一。显示技术的核心是薄膜晶体管(TFT)技术,有源矩阵寻址方式的平板显示如液晶显示(Liquid CrystalDisplay,LCD)、有机发光二极管显示(Organic Light-Emitting Diode,OLED)都依赖于TFT的控制和驱动。
随着显示器分辨率、帧频的不断提高,甚至采用TFT实现***驱动,对TFT的驱动能力要求越来越高,高迁移率氧化物TFT的研究越来越多的受到关注。另一方面,当TFT用于有源矩阵有机发光二极管(AMOLED)等新型显示时,对其在栅极应力下的长期稳定性要求更高,此时制备高稳定性的器件尤为重要。
从器件结构而言,目前TFT通常采用底栅和顶栅两种结构。对底栅结构而言,栅极与源/漏之间的交叠将引入较大的寄生电容,从而限制其在快速电路中的应用。相对于底栅结构器件,顶栅自对准结构的薄膜晶体管,以其具有工艺简单、能有效减小寄生电容的影响、便于器件尺寸小型化等特点,让人们眼前一亮,受到了广泛关注。
对于自对准顶栅结构器件而言,其存在的一个亟待解决的问题为:其受环境光的影响大,器件的基本电学特性在有环境光辐照下变化较大,同时,器件的可靠性及功耗也会受到环境光的影响。
针对这个问题,当前采用的主要方法为,在衬底上方淀积一层金属作为遮光层,再在遮光层上方淀积一层栅介质层作为金属隔离层,此金属隔离层为绝缘介质用于将遮光层与有源层隔开。这样的方法虽然在一定程度上解决了环境光对器件的影响,但也由于金属遮光层具有导电特性,需将其接一个固定电位。如果不接固定电位,则增加浮空节点,引入电容耦合,造成电路不稳定;如果增加该固定电位,则会增加电路的复杂程度和功耗。
发明内容
本申请提供了一种薄膜晶体管,包括衬底;形成在所述衬底上的经图形化的遮光层,其中所述遮光层采用绝缘非金属遮光材料;形成在所述遮光层以上的有源层,所述有源层包括所述晶体管的沟道、源区和漏区;形成在所述有源层上的栅介质层和形成在所述栅介质层上的栅电极;以及形成在所述有源层和所述栅电极上的钝化层。
特别的,该薄膜晶体管还包括形成在所述遮光层和所述有源层之间的绝缘的隔离层。
特别的,所述绝缘非金属材料包括非氢化非晶硅、有色一元/复合金属氧化物和/或黑色有机材料。
特别的,所述非氢化非晶硅材料的厚度为50nm~200nm,所述有色一元/复合金属氧化物材料的厚度为50nm~200nm,所述黑色有机材料的厚度为0.5~3μm。
特别的,所述隔离层包括氧化硅、氮化硅、氧化铝和/或聚酰亚胺。
本申请还提供了一种薄膜晶体管,包括衬底;形成在所述衬底上的栅电极;形成在所述栅电极和所述衬底上的栅介质层;形成在所述栅介质层上的有源层,所述有源层包括所述晶体管的沟道、源区和漏区;形成在所述有源层上的源/漏接触电极;形成在所述源/漏接触电极和所述有源层上的钝化层;以及形成在所述钝化层上的经图形化的遮光层,其中所述遮光层采用绝缘非金属遮光材料。
特别的,所述绝缘非金属遮光材料包括非氢化非晶硅、有色一元/复合金属氧化物和/或黑色有机材料。
特别的,所述非氢化非晶硅材料的厚度为50nm~200nm,有色一元/复合金属氧化物材料的厚度为50nm~200nm,所述黑色有机材料的厚度为0.5~3μm。
本申请还提供了一种制备薄膜晶体管的方法,包括在衬底上形成遮光层并对其进行图形化,其中所述遮光层采用绝缘非金属遮光材料;在所述遮光层以上形成有源层;在所述有源层上依次淀积栅介质层和栅电极;在所述栅电极两侧的所述有源层中形成源区和漏区;以及在所述有源层和所述栅电极上形成钝化层。
特别的,该方法还包括在所述遮光层和所述有源层之间形成绝缘的隔离层。
本申请还提供了一种制备薄膜晶体管的方法,包括在衬底上形成栅电极层并对其进行图形化以形成栅电极;在所述栅电极上形成栅介质层;在所述栅介质层上形成有源层;在所述有源层上形成源/漏接触电极;在所述源/漏接触电极和所述有源层上形成钝化层;以及在所述钝化层上形成遮光层并对其图形化,其中所述遮光层采用绝缘非金属遮光材料。
本申请提出的采用绝缘非金属材料特别是非氢化非晶硅作为遮光层的方案,无论是针对顶栅器件还是底栅器件,既能有效隔离环境光,又不像金属遮光层那样需要引出至固定电位,这样一来减少了开孔进行引出的光刻步骤,相对于采用金属遮光层的工艺来说可以提高20%的效率。同时,针对顶栅器件来说,隔离层的引入也降低了后续工艺步骤中遮光层对器件带来的污染。这种方法与当下采用的金属隔离层结构相比制备工艺步骤简单,在不影响器件性能的前提下有效降低了环境光对薄膜晶体管的影响。
以下将参照附图对本申请的示例性实施例的详细描述。
附图说明
被结合在说明书中并构成说明书的一部分的附图示出了本申请的实施例,并且连同其说明一起用于解释本申请的原理。
图1a至图1k为根据本申请一个实施例的制备薄膜晶体管的工艺流程示意图;
图2为根据本申请一个实施例的制备薄膜晶体管的方法的流程图。
图3a至图3g为根据本申请另一实施例的制备薄膜晶体管的工艺流程示意图;
图4为根据本申请另一实施例的制备薄膜晶体管的方法的流程图;以及
图5为不同厚度的非氢化非晶硅透光率随波长的变化示意图。
具体实施方式
以下将参照附图来详细描述本申请的各示例性实施例。应注意的是,除非另外具体说明,否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不限制本申请的范围。
以下对至少一个示例性实施例的描述实际上仅仅是说明性的,而不是作为对本申请及其应用或使用的任何限制。
对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论,但在适当情况下,所述技术、方法和设备应当被视为说明书的一部分。
在这里示出和讨论的所有例子中,任何具体值应被解释为仅仅是示例性的,而不是作为限制。因此,示例性实施例的其它例子可以具有不同的值。
应注意的是,相似的标号和字母在下面的附图中表示类似项,因此,一旦某一项在一个附图中被定义,则在随后的附图中不需要对其进行进一步讨论。
从材料而言,薄膜晶体管可采用氧化物半导体、多晶硅或者其他材料作为有源层。采用氧化物半导体作为有源层的时候,氧化物半导体可以包括氧化锌基和氧化铟基材料,包括氧化锌(ZnO)、氧化铟(In2O3)、铝参杂氧化锌(AZO)、硼掺杂氧化锌(BZO)、镁掺杂氧化锌(MZO)、氧化铟镓锌(IGZO)、氧化镓锌(GZO)、氧化铟锡(ITO)、氧化锡(SnO2)、氧化亚锡(SnO)和氧化亚铜(Cu2O)等。
本申请提供了一种薄膜晶体管以及制备该半导体薄膜晶体管的方法。
下面结合附图和实施例对本发明申请进行详细的描述。
图1a至图1k为根据本申请一个实施例的制备顶栅薄膜晶体管的工艺流程示意图。
如图1k所示,该薄膜晶体管具有衬底102,形成在衬底102上的遮光层104,形成在遮光层104上的隔离层106,形成在隔离层106上的有源层108(包括源极区域1082和漏极区域1084),顺序形成在有源层108上的栅介质层110和112(当然也可以是一层栅介质)和栅电极114,形成在有源层108和栅电极114上的钝化层120,以及接触电极开孔122、124和126。
如果根据一个实施例采用Al扩散的方法形成源极和漏极,那么在栅电极114与钝化层120之间还包括一层金属氧化物例如Al2O3薄膜118。在下面介绍本申请一个实施例的薄膜晶体管的制备方法时,将对这层薄膜进行具体介绍。当然,还可采用其他方式降低源/漏的电阻率。在采用这样的方法的时候,则可不存在金属氧化物薄膜118。
图2为根据本申请一个实施例的制备薄膜晶体管的方法的流程图。
在S202,如图1a所示,可以首先在衬底102上淀积一层遮光层104,如图1b所示对遮光层104进行图形化。衬底102可以采用玻璃衬底或柔性衬底等透明材料。
当前在制备遮光层的时候,仍然采用金属材料,尽管金属材料可能有一系列的缺陷。这是因为,首先非金属材料很多都是透明的,其次遮光性并不是对薄膜晶体管遮光层材料的唯一要求。要作为遮光材料还需要满足下面一系列的要求。要找到这样的材料同时能够将其应用到薄膜晶体管的制备过程中,并且不对薄膜晶体管的器件性能产生负面影响,是传统技术所不能及的。目前,业内仍然在沿用工艺步骤繁复并且对器件性能有着影响的金属遮光层。
首先,作为遮光层的非金属材料要具有良好的遮光性。对全波段遮挡是理想的状态。但是因为红色波段的光线对TFT晶体管性能影响相对比较小,因此作为薄膜晶体管遮光层的非金属材料至少要可以遮挡住绿色和蓝色波段的光线,也就是波长在600nm以下的光线。
其次,作为遮光层材料其物理化学性能要稳定。由于遮光层的制备步骤是在器件其他层材料形成之前,因此在遮光层制备完毕后,还需要经历较长时间、较高温度(温度最高可达300℃左右)的操作步骤。在这样的长时间热处理过程中,要求遮光层的物理化学性质都要稳定,不能因为加热而产生扩散从而对器件性能造成不良影响。
另外,作为遮光层的非金属材料的电阻率要达到一定水平以上,以防止由于遮光层导电而影响器件的性能。当然,本申请中所谓的“绝缘”并不要求电阻率达到传统电学定义中的大于109Ω*cm的水平,只要大于105Ω*cm的电阻率水平就可以满足本申请中所谓“绝缘”的要求,即基本不导电的要求。
并且,遮光层材料要能够被图形化。遮光层生长在整个玻璃或柔性基板上,基板在除器件区域外要达到尽可能高的透过率,因此,在TFT器件区域外的遮光层都需要通过图形化操作被去除。
此外,遮光层厚度也是重要的参数,遮光层厚度过大容易在器件区形成台阶,特别是对于顶栅器件而言,这样的台阶会直接影响器件的基本特性。而针对不同的遮光材料,适合的遮光层厚度也有所不同。
为了解决现有金属遮光层的问题,申请人针对非金属材料以及薄膜晶体管的特性进行了大量的研究,在选择遮光层材料以及将所选择的材料应用于薄膜晶体管的情况进行了一系列实验,以制备出可以满足上述一系列要求的遮光层。
根据一个实施例,能够满足上述要求的一种遮光层材料可以是非晶硅材料。前面谈到作为薄膜晶体管遮光层的非金属材料至少要可以遮挡住绿色和蓝色波段的光线。如图5所示,针对波长在600nm以下的蓝光和绿光,100nm厚的非晶硅的透过率低至10%,150nm以上厚度的非晶硅的透过率就已经接近为零。另外,举例来说,针对波长为例如525nm的光线,非晶硅的厚度和透过率可以如下表所示
非晶硅厚度(nm) | 透过率 |
50 | 31.2% |
100 | 9.9% |
150 | 3.2% |
200 | 0.8% |
表1
由这个例子可见,非晶硅薄膜厚度越厚,波长600nm以下薄膜透过率越低。选用合适的厚度,例如厚度为100nm以上的非晶硅能有效吸收波长600nm以下的蓝光和绿光。尽管如图表所示,针对波长为600nm以下的光线,50nm厚的非晶硅的透过率并没有厚度在100nm以上非晶硅那样理想,但是对于特定的薄膜晶体管来说,阻挡住大部分紫外线就可以满足要求从而避免对器件性能的影响。另外,考虑到器件的尺寸,遮光层104不可能太厚,因此可以采用厚度为例如50nm-200nm的非晶硅作为遮光层。
此外很重要的,对于作为遮光层的非晶硅来说还应该是非氢化的。因为,采用传统的PECVD方法形成的非晶硅中会含有大量的氢,如果采用这样的非晶硅材料作为遮光层的话,在器件后续的制备过程中,氢有可能扩散到器件其他材料层而对器件性能造成负面影响。
根据一个实施例,可以采用低温溅射的方法来形成非氢化非晶硅,或者根据其他实施例也可以采用电子束蒸发的方法形成非氢化非晶硅。
根据本申请的另一个实施例,遮光层104可采用有色一元/复合金属氧化物,例如,氧化铬、亚氧化钛等有色金属氧化物及其构成的复合氧化物。根据一个实施例,有色一元/复合金属氧化物遮光层或非晶硅遮光层的厚度根据需要可以为50nm~200nm。根据一个实施例,在遮光层104采用有色一元/复合金属氧化物的情况下,可以采用电子束蒸发、溅射等技术将遮光层104形成在衬底102上。
根据又一实施例,遮光层104可采用黑色有机材料,例如有机基材(如纤维素乙酯酸、聚对笨二甲酸乙酯醇(PET)、聚苯乙烯(PS)、聚醚、聚酰亚胺、聚碳酸酯(PC)、环氧树脂、苯氧树脂、聚醚砜(PES)、聚丙烯酸酯等)加上黑色粒子(如碳黑、铜、钴、锰、铬、钛等氧化物及其所构成的复合氧化物粒子)。根据另一个实施例,黑色有机材料遮光层的厚度根据需要可以为2~3μm。根据另一实施例,在遮光层104采用黑色有机材料的情况下,可以采用棒涂覆法、旋转涂覆法、喷雾涂覆法、喷墨法、网版印刷等技术将遮光层104形成在衬底102上。
根据一个实施例,在将遮光层104淀积在衬底102上之后,可对其进行光刻和刻蚀,从而对遮光层104图形化。根据一个实施例,针对非氢化非晶硅遮光层,可采用反应离子刻蚀(RIE)的方法来实现遮光层的图形化。
应该理解,图1a示出的是对单个器件结构进行的操作,因此只示出了对遮光层的图形化操作;而在实际制备过程中,是在整个面板上进行遮光层的淀积,而面板上除TFT器件区域外还存在更大面积的像素电极区域,此区域是需要完全透光的,光刻的目的在于将这些区域的遮光层去掉。
虽然此处列举非氢化非晶硅、有色一元/复合金属氧化物、和/或黑色有机材料三种遮光层作为绝缘遮光材料,但能够作为遮光层的材料并不限于这三种材料。能够满足前述对遮光层要求的绝缘非金属材料都有可能适用。但是,有些非金属并不适合作为薄膜晶体管的遮光层材料,例如非晶碳,其热稳定性差,导电性强,会对器件造成污染,影响器件性能。
可选择的,在S204,如图1c所示,可以在遮光层104上淀积一层隔离层106。
对于TFT器件而言,有源层沟道对杂质如氢、金属离子等非常敏感,极其微量的杂质对器件性能都会造成很大的影响。对于绝缘遮光层104而言,即便再精细的挑选和再严格的制备条件,不可避免地也会引入少量杂质。因而,隔离层就显得尤为重要。
对于隔离层106而言,其在选择和制备上还是存在一定难度的。首先,其材料与有源层需要形成良好的接触,若隔离层平整度及表面粗糙度达不到要求,或与有源层间接触不好有较多缺陷态存在,则器件的迁移率会大幅降低,基本电学特性会受到影响。
其次,在材料的选择和制备工艺上也大有讲究,本申请实施例所需要的隔离层是一层致密性好,绝缘性好、热稳定性及化学稳定性好,氢及金属离子等杂质含量少的薄膜。与此同时,隔离层还要具有良好的隔绝水、氧的能力。要达到上述要求,不仅在材料选择上有一定要求,在制备工艺上也需要进行优化。
因此,根据一个实施例,隔离层106可采用绝缘电介质,例如,氧化硅(SiO2)、氮化硅(SiNx)、氧化铝(Al2O3)和/或聚酰亚胺。当然也可以采用其他耐高温并且平整度好的有机或无机绝缘材料。
根据一个实施例,若隔离层106采用氧化铝,则隔离层106的厚度可以是30nm~50nm;若隔离层106采用氧化硅或氮化硅,则隔离层106的厚度可以是100nm~300nm。
根据不同的实施例,可以采用等离子增强化学气相沉积(PECVD)的技术等来形成作为隔离层106的氮化硅或二氧化硅,可以采用溅射的方法形成作为隔离层106的氧化铝,可以采用旋涂加烘烤的方法形成作为隔离层106的聚酰亚胺。
当然,如果遮光层104的平整度很好,并且对器件其他材料层没有污染,也可以不采用隔离层106。
在S206,如图1d所示,在有源层104或在隔离层106上淀积一层有源层108,并对其进行图形化。根据一个的实施例,如果没有步骤S204,也就是不需要隔离层106的话,可以在步骤S206利用图形化的有源层对遮光层104进行图形化,这样可以进一步简化光刻步骤。
根据一个实施例,有源层108可采用氧化物半导体材料,例如铟镓锌氧化物(IGZO)、铝锌氧化物(AZO)、铟锌氧化物(IZO)、氧化锌(ZnO)、氧化铟(In2O3)、铝参杂氧化锌(AZO)、硼掺杂氧化锌(BZO)、镁掺杂氧化锌(MZO)等。
根据另一实施例,有源层108也可采用多晶硅。
根据一个实施例,有源层108的厚度根据需要可以是20nm~60nm,特别是40nm。
根据一个实施例,可以采用磁控溅射技术等来形成有源层108。
可选择的,在S208,可对有源层108进行等离子处理。
在一个实施例中,该等离子处理采用含氧(O)等离子体利用等离子体增强化学气相沉积等技术。含O等离子体气体为氧气(O2)、氧化氮(N2O)等高活化能的含O等离子体。
在S210,如图1e和1f所示,在有源层108上依次淀积双层栅介质层110,112和栅电极层114。当然,也可以采用单一材料构成的单层的栅介质层。
根据一个实施例,双层栅介质层包括较低温度栅介质层110和较高温度栅介质层112。根据一个实施例,较低温度栅介质层110和较高温度栅介质层112可采用氮化硅(SiNx)和/或氧化硅(SiOx)等,采用等离子体增强化学气相淀积(PECVD)方法形成。
根据一个实施例,较低温度栅介质层110的生长温度为室温至150℃,特别可以是150℃,厚度可以为50~200nm,特别是厚度为100nm;较高温度栅介质层112的生长温度可以为200℃~300℃,特别是300℃,厚度可以为50~200nm,特别是厚度为100nm。
根据一个实施例,栅电极层114可采用金属或非金属导电材料,例如,钼、铬、钛、铝等金属,氧化铟锡(ITO)、铝掺杂氧化锌(AZO)和硼掺杂氧化锌(BZO)等非金属导电材料,其可以是单一材料导电层,也可以是双层或多层导电材料组成的复合导电层。可采用磁控溅射、电子束蒸发或热蒸发等技术在较高温度栅介质层112上形成栅电极层114。根据一个实施例,栅电极层114厚度可以为50nm~300nm,特别是150nm。
在S212,如图1g所示,可对双层栅介质层110、112和栅电极层114进行图形化。可采用RIE连续光刻和刻蚀栅电极层114与栅介质层110和112以形成栅电极。
在S214,如图1h所示,可在图形化后的栅介质层和栅电极上淀积一层反应金属层116。
根据一个实施例,反应金属层116可采用金属铝(Al)。金属铝(Al)的厚度可为1~6nm,特别是厚度为3nm。根据一个实施例,可采用直流溅射法淀积一层薄Al。当然,也可以采用其他可以通过扩散在有源层中形成源极和漏极的金属作为反应金属层116的材料。
在S216,如图1i所示,对器件进行退火处理。
根据一个实施例,该退火处理在氧气氛围中,可以采用200~300℃退火条件,促使例如金属Al扩散进入未被栅电极和栅介质层覆盖的有源层108中,以形成源区1082和漏区1084,以达到降低源区和漏区电阻率的目的。另外,根据一个实施例,反应金属层116的表层可被氧化形成氧化物Al2O3薄膜118,起到钝化作用。
当然,除了上述方法,也可以采用其他方法实现降低源区和漏区的电阻率的目的。在采用其他方法形成源区和漏区的情况下,器件中可能不包括氧化物薄膜118。
S218,如图1j所示,可在栅介质层、有源层和栅电极上形成钝化层120。
根据一个实施例,钝化层120可采用氮化硅(SiNx)和/或氧化硅(SiOx)。根据一个实施例,可采用等离子体增强化学气相淀积(PECVD)方法在例如150℃的条件下在整个衬底上方淀积钝化层122。根据一个实施例,钝化层120的厚度可以为100nm~300nm,特别是200nm。
在S220,如图1k所示,形成各电极的接触孔122、124和126。
根据一个实施例,可通过光刻和刻蚀形成各电极的接触孔122、124和126。
根据一个实施例,导电层可采用金属或者金属氧化物导电薄膜。金属可包括钼、铬、钛、铝等,金属氧化物导电薄膜可包括氧化铟锡(ITO)、铝掺杂氧化锌(AZO)、硼掺杂氧化锌(BZO)等。
根据一个实施例,在采用金属作为导电层的情况下,可采用磁控溅射、电子束蒸发或者热蒸发方法形成导电层。
根据另一实施例,在采用金属氧化物作为导电层的情况下,可采用磁控溅射或光学镀膜等方法形成导电层。金属或者金属氧化物导电薄膜可以是单层材料,也可以是双层或多层导电材料组成的复合导电层材料。
本申请实施例提供的薄膜晶体管,采用绝缘遮光材料作为遮光层,能有效降低环境光对器件性能的影响,但不需要对遮光层进行固定电位的施加,不增加器件结构复杂程度,简化了工艺流程步骤,效率幅度可高达20%,对器件性能也没有产生负面影响。同时,通过设置隔离层,能进一步有效降低遮光层对器件引入污染对器件性能的影响。
图3a至图3g为根据本申请另一实施例的制备底栅薄膜晶体管的工艺流程示意图。虽然底栅薄膜晶体管有底栅的存在可以构成对器件底部入射光线形成阻挡,但是器件顶部的环境光线仍然有可能对器件性能造成不良影响。目前的底栅薄膜晶体管中并没有相应的结构对这一问题进行抑制。
如图3g所示,该薄膜晶体管具有衬底302,形成在衬底302上的栅电极304,形成在栅电极304上的栅介质层306,形成在所述栅介质层306上的有源层308,有源层308包括所述晶体管的沟道、源极区域和漏极区域,在有源层308上形成的源/漏接触电极310和312,形成在源/漏接触电极310和312和有源层308上的钝化层314,形成在钝化层314上的遮光层316,以及引出电极开口318和320。
下面将结合图3a至图3g来描述根据本申请另一实施例的制备底栅薄膜晶体管的方法。图4为根据本申请另一实施例的制备底栅薄膜晶体管的方法的流程图。
在S402,如图3a所示,可以首先在衬底302上淀积一层栅电极层,并对栅电极层进行图形化以形成栅电极304。
根据一个实施例,栅电极304可采用金属或非金属导电材料,例如,钼、铬、钛、铝等金属,氧化铟锡(ITO)、铝掺杂氧化锌(AZO)和硼掺杂氧化锌(BZO)等非金属导电材料,其可以是单一材料导电层,也可以是双层或多层导电材料组成的复合导电层。可采用磁控溅射、电子束蒸发或热蒸发等技术在隔离层306上形成栅电极层308。根据一个实施例,栅电极层厚度为50nm~300nm,特别是150nm。
根据一个实施例,可以在栅电极层上旋涂光刻胶,采用RIE连续光刻和刻蚀栅电极层形成栅电极304。
在S404,如图3b所示,可以在栅电极304上淀积一层栅介质层306。
根据一个实施例,栅介质层306可采用氮化硅(SiNx)和/或氧化硅(SiOx)等,采用等离子体增强化学气相淀积(PECVD)方法形成。
根据一个实施例,栅介质层306的生长温度为150℃~300℃,特别是300℃,厚度可以为50-200nm,特别的可以是200nm。
在S406,如图3c所示,可以在栅介质层306上淀积一层有源层308,并可对其进行图形化。
根据一个实施例,有源层308可采用氧化物半导体材料,例如铟镓锌氧化物(IGZO)、铝锌氧化物(AZO)、铟锌氧化物(IZO)、氧化锌(ZnO)、氧化铟(In2O3)、铝参杂氧化锌(AZO)、硼掺杂氧化锌(BZO)、镁掺杂氧化锌(MZO)等。
根据另一实施例,有源层308可采用多晶硅。
根据一个实施例,有源层308的厚度根据需要可以是20nm~60nm,特别是40nm。
根据一个实施例,可以采用磁控溅射技术等来将有源层308形成在栅介质层306上。
在S408,如图3d所示,可以在有源层308上淀积一层导电层,并对其图形化形成源/漏接触电极310和312。
根据一个实施例,源/漏接触电极310和312可采用金属或非金属导电材料,例如,钼、铬、钛、铝等金属,氧化铟锡(ITO)、铝掺杂氧化锌(AZO)和硼掺杂氧化锌(BZO)等非金属导电材料,其可以是单一材料导电层,也可以是双层或多层导电材料组成的复合导电层。可采用磁控溅射、电子束蒸发或热蒸发等技术在有源层308上形成源/漏接触电极310和312。根据一个实施例,源/漏接触电极310和312厚度可以为50nm~300nm,特别是150nm。
在S410,形成底栅电极接触孔并进行退火。具体地,退火气氛可以为真空、N2气、O2气,优选为O2气,温度为150℃~300℃,优选为250℃。
在S412,如图3e所示,可以在源/漏接触电极310和312和有源层308上淀积一层钝化层314,并进行退火。
根据一个实施例,钝化层314可采用氮化硅(SiNx)和/或氧化硅(SiOx)。根据一个实施例,可采用等离子体增强化学气相淀积(PECVD)方法在例如150℃的条件下在整个衬底上方淀积钝化层314。根据一个实施例,钝化层314的厚度可以为100nm~300nm,特别是200nm。
具体地,退火气氛为真空、N2气、O2气,优选为O2气,温度为150℃~300℃,优选为250℃。
在S414,如图3f所示,可以在钝化层314上淀积一层遮光层316。
根据一个实施例,能够满足上述要求的一种遮光层材料可以是非晶硅材料。前面谈到作为薄膜晶体管遮光层的非金属材料至少要可以遮挡住绿色和蓝色波段的光线。如图5所示,非晶硅针对波长在600nm以下的蓝光和绿光,100nm厚的非晶硅的透过率低至10%,150nm以上厚度的非晶硅的透过率就已经接近为零。另外,举例来说,针对波长为例如525nm的光线,非晶硅的厚度和透过率可以如下表所示
非晶硅厚度(nm) | 透过率 |
50 | 31.2% |
100 | 9.9% |
150 | 3.2% |
200 | 0.8% |
表2
由这个例子可见,非晶硅薄膜厚度越厚,波长600nm以下薄膜透过率越低。选用合适的厚度,例如100nm以上厚的非晶硅能有效吸收波长600nm以下的蓝光和绿光。尽管如图表所示,针对波长为600nm以下的光线,50nm厚的非晶硅的透过率并没有厚度在100nm以上非晶硅那样理想,但是对于特定的薄膜晶体管来说,阻挡住大部分紫外线就可以满足要求从而避免对器件性能的影响。另外,考虑到器件的尺寸,遮光层不可能太厚,因此可以采用例如50nm-200nm的非晶硅作为遮光层。
此外很重要的,对于作为遮光层的非晶硅来说还应该是非氢化的。因为,采用传统的PECVD方法形成的非晶硅中会含有大量的氢,如果采用这样的非晶硅材料作为遮光层的话,在器件后续的制备过程中,氢有可能扩散到器件其他材料层而对器件性能造成负面影响。
因此,根据一个实施例,可以采用低温溅射的方法来形成非氢化非晶硅,或者根据其他实施例也可以采用电子束蒸发的方法形成非氢化非晶硅。
根据本申请的另一个实施例,遮光层316可采用有色一元/复合金属氧化物,例如,氧化铬、亚氧化钛等有色金属氧化物及其构成的复合氧化物。根据一个实施例,有色一元/复合金属氧化物遮光层或非晶硅遮光层的厚度根据需要可以为50nm~200nm。根据一个实施例,在遮光层316采用有色一元/复合金属氧化物的情况下,可以采用电子束蒸发、溅射等技术形成遮光层316。
根据又一实施例,遮光层316可采用黑色有机材料,例如有机基材(如纤维素乙酯酸、聚对笨二甲酸乙酯醇(PET)、聚苯乙烯(PS)、聚醚、聚酰亚胺、聚碳酸酯(PC)、环氧树脂、苯氧树脂、聚醚砜(PES)、聚丙烯酸酯等)加上黑色粒子(如碳黑、铜、钴、锰、铬、钛等氧化物及其所构成的复合氧化物粒子)。根据另一个实施例,黑色有机材料遮光层的厚度根据需要可以为2~3μm。根据另一实施例,在遮光层316采用黑色有机材料的情况下,可以采用棒涂覆法、旋转涂覆法、喷雾涂覆法、喷墨法、网版印刷等技术形成遮光层316。
根据一个实施例,形成遮光层316后,可对其进行光刻和刻蚀,从而对遮光层316图形化。根据一个实施例,针对非氢化非晶硅遮光层,可采用反应离子刻蚀(RIE)的方法来实现遮光层的图形化。在实际制备过程中,是在整个面板上进行遮光层的淀积,而面板上除TFT器件区域外还存在更大面积的像素电极区域,此区域是需要完全透光的,这里进行光刻的目的在于将这些区域的遮光层去掉。
虽然此处列举非氢化非晶硅、有色一元/复合金属氧化物、和黑色有机材料三种遮光层作为绝缘遮光材料,但能够作为遮光层的材料并不限于这三种材料。能够满足前述对遮光层要求的绝缘非金属材料都有可能适用。但是,有些非金属材料并不适合作为薄膜晶体管的遮光材料,例如非晶碳,其热稳定性差,导电性强,会对器件造成污染,影响器件性能。
在S416,如图3g所示,可以对钝化层314和遮光层316进行图形化,形成源/漏电极引出孔318和320。
根据一个实施例,可采用反应离子刻蚀(RIE)的方法来实现遮光层的图形化。
应该理解,图3g示出的是对单个器件结构进行的操作,除了对遮光层图形化以形成引出电极开口外,对遮光层的图形化还包括在整个面板上进行遮光层的淀积,而面板上除TFT器件区域外还存在更大面积的像素电极区域,此区域是需要完全透光的,该图形化的目的在于将这些区域下方的遮光层去掉。
本申请另一实施例提供的底栅薄膜晶体管,采用绝缘遮光材料作为遮光层,能有效降低环境光对器件性能的影响,但不需要对遮光层进行固定电位的施加,不增加器件结构复杂程度,简化了工艺流程步骤,对器件性能也没有产生负面影响。
虽然已经通过例子对本申请的一些特定实施例进行了详细说明,但是本领域的技术人员应该理解,以上例子仅是为了进行说明,而不是为了限制本申请的范围。本领域的技术人员应该理解,可在不脱离本申请的范围和精神的情况下,对以上实施例进行修改。本申请的范围由所附权利要求来限定。
Claims (11)
1.一种薄膜晶体管,包括:
衬底;
形成在所述衬底上的经图形化的遮光层,其中所述遮光层采用绝缘非金属遮光材料;
形成在所述遮光层以上的有源层,所述有源层包括所述晶体管的沟道、源区和漏区;
形成在所述有源层上的栅介质层和形成在所述栅介质层上的栅电极;以及
形成在所述有源层和所述栅电极上的钝化层。
2.如权利要求1所述的薄膜晶体管,还包括形成在所述遮光层和所述有源层之间的绝缘的隔离层。
3.如权利要求1或2所述的薄膜晶体管,其中所述绝缘非金属材料包括非氢化非晶硅、有色一元/复合金属氧化物和/或黑色有机材料。
4.如权利要求3所述的薄膜晶体管,其中,所述非氢化非晶硅材料的厚度为50nm~200nm,所述有色一元/复合金属氧化物材料的厚度为50nm~200nm,所述黑色有机材料的厚度为0.5~3μm。
5.如权利要求2所述的薄膜晶体管,其中,所述隔离层包括氧化硅、氮化硅、氧化铝和/或聚酰亚胺。
6.一种薄膜晶体管,包括:
衬底;
形成在所述衬底上的栅电极;
形成在所述栅电极和所述衬底上的栅介质层;
形成在所述栅介质层上的有源层,所述有源层包括所述晶体管的沟道、源区和漏区;
形成在所述有源层上的源/漏接触电极;
形成在所述源/漏接触电极和所述有源层上的钝化层;以及
形成在所述钝化层上的经图形化的遮光层,其中所述遮光层采用绝缘非金属遮光材料。
7.如权利要求6所述的薄膜晶体管,其中所述绝缘非金属遮光材料包括非氢化非晶硅、有色一元/复合金属氧化物和/或黑色有机材料。
8.如权利要求7所述的薄膜晶体管,其中,所述非氢化非晶硅材料的厚度为50nm~200nm,有色一元/复合金属氧化物材料的厚度为50nm~200nm,所述黑色有机材料的厚度为0.5~3μm。
9.一种制备薄膜晶体管的方法,包括:
在衬底上形成遮光层并对其进行图形化,其中所述遮光层采用绝缘非金属遮光材料;
在所述遮光层以上形成有源层;
在所述有源层上依次淀积栅介质层和栅电极;
在所述栅电极两侧的所述有源层中形成源区和漏区;以及
在所述有源层和所述栅电极上形成钝化层。
10.如权利要求9所述的方法,还包括在所述遮光层和所述有源层之间形成绝缘的隔离层。
11.一种制备薄膜晶体管的方法,包括:
在衬底上形成栅电极层并对其进行图形化以形成栅电极;
在所述栅电极上形成栅介质层;
在所述栅介质层上形成有源层;
在所述有源层上形成源/漏接触电极;
在所述源/漏接触电极和所述有源层上形成钝化层;以及
在所述钝化层上形成遮光层并对其图形化,其中所述遮光层采用绝缘非金属遮光材料。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710717954.8A CN107611032A (zh) | 2017-08-21 | 2017-08-21 | 包含遮光层的薄膜晶体管及其制备方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710717954.8A CN107611032A (zh) | 2017-08-21 | 2017-08-21 | 包含遮光层的薄膜晶体管及其制备方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN107611032A true CN107611032A (zh) | 2018-01-19 |
Family
ID=61065471
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201710717954.8A Pending CN107611032A (zh) | 2017-08-21 | 2017-08-21 | 包含遮光层的薄膜晶体管及其制备方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN107611032A (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108389867A (zh) * | 2018-02-26 | 2018-08-10 | 深圳市华星光电半导体显示技术有限公司 | 阵列基板及阵列基板的制作方法 |
CN109817642A (zh) * | 2019-01-22 | 2019-05-28 | 深圳市华星光电技术有限公司 | 薄膜晶体管阵列基板及其制造方法 |
CN111048622A (zh) * | 2019-11-26 | 2020-04-21 | 中国科学院微电子研究所 | 光学晶体管及其制备方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1026770A (ja) * | 1996-07-11 | 1998-01-27 | Sharp Corp | 液晶表示装置 |
CN1896857A (zh) * | 2005-07-14 | 2007-01-17 | 三星电子株式会社 | 液晶显示装置及其制造方法 |
CN102956712A (zh) * | 2011-08-22 | 2013-03-06 | 索尼公司 | 显示器、制造显示器的方法以及电子设备 |
CN103579356A (zh) * | 2012-08-10 | 2014-02-12 | 北京京东方光电科技有限公司 | 一种氧化物tft及其制备方法、显示面板和显示装置 |
CN106981478A (zh) * | 2017-04-07 | 2017-07-25 | 京东方科技集团股份有限公司 | 顶栅型薄膜晶体管及其制作方法、阵列基板、显示面板 |
-
2017
- 2017-08-21 CN CN201710717954.8A patent/CN107611032A/zh active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1026770A (ja) * | 1996-07-11 | 1998-01-27 | Sharp Corp | 液晶表示装置 |
CN1896857A (zh) * | 2005-07-14 | 2007-01-17 | 三星电子株式会社 | 液晶显示装置及其制造方法 |
CN102956712A (zh) * | 2011-08-22 | 2013-03-06 | 索尼公司 | 显示器、制造显示器的方法以及电子设备 |
CN103579356A (zh) * | 2012-08-10 | 2014-02-12 | 北京京东方光电科技有限公司 | 一种氧化物tft及其制备方法、显示面板和显示装置 |
CN106981478A (zh) * | 2017-04-07 | 2017-07-25 | 京东方科技集团股份有限公司 | 顶栅型薄膜晶体管及其制作方法、阵列基板、显示面板 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108389867A (zh) * | 2018-02-26 | 2018-08-10 | 深圳市华星光电半导体显示技术有限公司 | 阵列基板及阵列基板的制作方法 |
CN109817642A (zh) * | 2019-01-22 | 2019-05-28 | 深圳市华星光电技术有限公司 | 薄膜晶体管阵列基板及其制造方法 |
CN111048622A (zh) * | 2019-11-26 | 2020-04-21 | 中国科学院微电子研究所 | 光学晶体管及其制备方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN107680993B (zh) | Oled面板及其制作方法 | |
KR102293971B1 (ko) | 반도체 장치 및 그 제작 방법 | |
US9947757B2 (en) | Display device, array substrate, and thin film transistor | |
CN104752343B (zh) | 双栅极氧化物半导体tft基板的制作方法及其结构 | |
TWI575087B (zh) | 製造氧化物薄膜電晶體陣列之方法以及含有氧化物薄膜電晶體陣列之裝置 | |
JP4982619B1 (ja) | 半導体素子の製造方法及び電界効果型トランジスタの製造方法 | |
US20170160841A1 (en) | Array substrate, touch screen, touch display device, and fabrication method thereof | |
CN107424957A (zh) | 柔性tft基板的制作方法 | |
CN104900654B (zh) | 双栅极氧化物半导体tft基板的制作方法及其结构 | |
CN103489920B (zh) | 一种薄膜晶体管及其制备方法、阵列基板和显示装置 | |
KR20160036022A (ko) | 반도체 장치 및 그 제작 방법 | |
CN106129122B (zh) | 氧化物薄膜晶体管及其制备方法、阵列基板、显示装置 | |
CN106128944A (zh) | 金属氧化物薄膜晶体管阵列基板的制作方法 | |
JP2009231664A (ja) | 電界効果トランジスタ及びその製造方法 | |
JP2009253204A (ja) | 酸化物半導体を用いた電界効果型トランジスタ及びその製造方法 | |
TW201737358A (zh) | 半導體裝置的製造方法 | |
EP3703112A1 (en) | Method for manufacturing oled backplane | |
CN102651339B (zh) | 一种tft阵列基板及其制造方法和显示装置 | |
CN103346089B (zh) | 一种自对准双层沟道金属氧化物薄膜晶体管及其制作方法 | |
CN106847932A (zh) | 一种薄膜晶体管、阵列基板、显示装置及薄膜晶体管制造方法 | |
CN103928343B (zh) | 薄膜晶体管及有机发光二极管显示器制备方法 | |
US10121883B2 (en) | Manufacturing method of top gate thin-film transistor | |
CN110061034A (zh) | Oled显示面板的制备方法及oled显示面板 | |
CN107611032A (zh) | 包含遮光层的薄膜晶体管及其制备方法 | |
CN102945828A (zh) | 一种主动矩阵有机发光二极体驱动背板及其制备方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20180119 |