CN107590338B - 一种拟合传输线阻抗上漂的数学模型的方法 - Google Patents

一种拟合传输线阻抗上漂的数学模型的方法 Download PDF

Info

Publication number
CN107590338B
CN107590338B CN201710826210.XA CN201710826210A CN107590338B CN 107590338 B CN107590338 B CN 107590338B CN 201710826210 A CN201710826210 A CN 201710826210A CN 107590338 B CN107590338 B CN 107590338B
Authority
CN
China
Prior art keywords
impedance
transmission line
fitting
variables
simulation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710826210.XA
Other languages
English (en)
Other versions
CN107590338A (zh
Inventor
黄刚
吴均
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Edadoc Co ltd
Original Assignee
Edadoc Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Edadoc Co ltd filed Critical Edadoc Co ltd
Priority to CN201710826210.XA priority Critical patent/CN107590338B/zh
Publication of CN107590338A publication Critical patent/CN107590338A/zh
Application granted granted Critical
Publication of CN107590338B publication Critical patent/CN107590338B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Measurement Of Resistance Or Impedance (AREA)

Abstract

本发明公开了电路板领域中的一种拟合传输线阻抗上漂的数学模型的方法,包括步骤:利用ADS仿真软件得到***损耗、回波损耗以及传输线阻抗的曲线拟合结果,分别对线宽W、铜箔厚度T、介质损耗DF、铜箔粗糙度R进行批量仿真,把仿真得到的各组变量的结果导入excel中,拟合出阻抗上漂量和各个变量的关系公式。本发明通过拟合并利用该数学模型,输入传输线的各个影响因素***到阻抗的上漂量,在设计阶段就进行对应的传输线优化,改善阻抗上漂对链路的影响。

Description

一种拟合传输线阻抗上漂的数学模型的方法
技术领域
本发明涉及电路板领域,具体的说,是涉及一种拟合传输线阻抗上漂的数学模型的方法。
背景技术
印制电路板(Printed Circuit Board,PCB板)又称印刷电路板,印刷线路板,是电子产品物理支撑以及信号传输的重要组成部分,其中最主要的组成部分是传输线,而传输线的测试阻抗会有明显的上漂现象。
该上漂量和传输线长度、走线宽度、铜箔粗糙度、铜箔厚度、板材的介质损耗DF值都有关系,而且阻抗的上漂会对链路的阻抗匹配有明显的恶化影响。目前传统的做法是只能从测试里面得到具体的上漂量,并且只能是在PCB板设计和加工完成后才能得知上漂的具体数值,并不能在PCB设计阶段就得到该值,也就不能在设计阶段就进行一定的优化和改善了。
经过实验验证,TDR阻抗的上漂量与线宽、铜箔粗糙度、铜厚、介质损耗DF值、线长这5个因素强相关,其中线长与其他4个因素是相对独立的,是一次的线性关系,但是线宽、铜箔粗糙度、铜厚、介质损耗DF值之间有互相依赖的关系,因此要想得到它们每个参数各自对阻抗上漂量的影响也是有难度的。
发明内容
为了克服现有的技术的不足,本发明提供一种拟合传输线阻抗上漂的数学模型的方法,通过拟合并利用该数学模型,输入传输线的各个影响因素***到阻抗的上漂量,在设计阶段就进行对应的传输线优化,改善阻抗上漂对链路的影响。
本发明技术方案如下所述:
一种拟合传输线阻抗上漂的数学模型的方法,其特征在于,包括以下步骤:
步骤1、选择测试物为5inch的PCB传输线结构,利用ADS仿真软件内置的传输线叠层结构模型,对已有的测试数据进行仿真模型的拟合,分别得到***损耗、回波损耗以及传输线阻抗的曲线拟合结果;
步骤2、利用ADS仿真软件分别对线宽W、铜箔厚度T、介质损耗DF、铜箔粗糙度R进行批量仿真;
步骤3、把仿真得到的各组变量的结果导入excel中;
步骤4、在回归分析中,分别选择X、Y区域,其中X区域为8个变量的仿真数据,Y区域为阻抗上漂量D的仿真数据,拟合出数学模型,使各个X区域变量相互运算后得到Y区域的阻抗上漂量D,也就是阻抗上漂量和各个变量的关系公式。
根据上述方案的本发明,其特征在于,在所述步骤2中,具体包括步骤:
(1)通过叠层结构仿真得到的单组数据变量的结果,得到阻抗上漂量;
(2)分别设定变量线宽W、铜箔厚度T、介质损耗DF、铜箔粗糙度R的初始和截止范围,并在ADS仿真软件的叠层和传输线结构设置上述变量,得到上述变量的仿真结果;
(3)将仿真结果按照单组变量的记录方式对所有变量进行记录。
进一步的,在步骤(2)中:
线宽W从4mil扫描到8mil,步长为2mil;
铜箔厚度T从0.6mil到1.2mil,步长为0.3mil;
介质损耗DF从0.004到0.02,步长为0.008;
铜箔粗糙度R从0um到1um,步长为0.5um。
根据上述方案的本发明,其特征在于,在所述步骤3中,在excel中增加变量,即铜厚T的倒数、线宽W的倒数、线宽W和铜厚T乘积的倒数以及介质损耗DF的倒数。
根据上述方案的本发明,其特征在于,所述步骤4得到的阻抗上漂模型的数学公式为:
Figure GDA0002445128590000031
根据上述方案的本发明,其特征在于,还包括步骤5,在得到阻抗上漂量与各个变量之间的关系后,加入线性变量线长,得到总链路的阻抗上漂量。
进一步的,所述步骤5得到的阻抗上漂模型的数学公式为:
Figure GDA0002445128590000032
其中,阻抗上漂量DWHOLE单位为欧姆,线宽W单位为mil,铜厚T单位为mil,粗糙度R单位为um,线长L单位为inch。
根据上述方案的本发明,其有益效果在于,本发明通过仿真测试拟合得到与测试结果拟合精度很高的数学模型,然后就可以在PCB设计阶段通过利用该数学模型,输入传输线的各个影响因素***到阻抗的上漂量,从而可以在设计中进行相应的处理改善,达到优化链路性能的目标。
附图说明
图1为本发明***损耗的仿真测试拟合图。
图2为本发明回波损耗的仿真测试拟合图。
图3为本发明TDR(仿真线)阻抗的仿真测试拟合图。
图4为本发明其中一组变量的阻抗上漂仿真图。
图5为本发明在ADS仿真软件提供的叠层和传输线结构设置变量的示意图。
图6为本发明所有变量的阻抗上漂仿真图。
图7为本发明仿真和测试时上漂量的对比图。
具体实施方式
下面结合附图以及实施方式对本发明进行进一步的描述:
一种拟合传输线阻抗上漂的数学模型的方法,包括以下步骤:
1、对已有的测试数据进行仿真模型的拟合,保证下面的仿真中使用的模型是与真实测试数据有非常高的一致性,而且保证仿真测试的精度。
选择的测试物为5inch(英寸)的PCB传输线结构,使用ADS仿真软件内置的传输线叠层结构模型进行仿真测试拟合。
如图1-图3所示,分别得到***损耗,回波损耗和传输线阻抗的曲线拟合结果。通过三图可以验证,使用ADS仿真软件能够很好的拟合出测试的结果,而且精度比较高,后续将使用该模型进行仿真扫描。
2、对下面4个变量进行批量仿真,变量分别为线宽W、铜箔厚度T、介质损耗DF、铜箔粗糙度R。线长为了分辨更清晰,取线长为5inch。其中通过该软件提供的叠层结构仿真得到的单组数据变量的结果(设置线宽W=4mil,铜箔厚度T=0.6mil,介质损耗DF=0.004,铜箔粗糙度R=1um,线长为5inch),阻抗上漂量如图4所示。
记录阻抗上漂的起点m1和终点m2的时间为80ps处和1.45ns处,得到的阻抗Z分别为100.227欧姆和105.976欧姆,进而得到阻抗上漂量D为两个阻抗值的差,即为5.749欧姆。
可以进行批量batch仿真,通过设定每个变量的初始和截止范围,得到各种情况的仿真结果,设置的过程如下:
变量为上述说明的4个:线宽W、铜箔厚度T、介质损耗DF、铜箔粗糙度R,分别在ADS提供的叠层和传输线结构设置上述变量,如图5所示。
扫描4个变量的范围如下:
线宽W:从4mil扫描到8mil,步长为2mil;
铜箔厚度T:从0.6mil到1.2mil,步长为0.3mil;
介质损耗DF,从0.004到0.02,步长为0.008;
铜箔粗糙度R,从0um到1um,步长为0.5um。
通过仿真得到各组变量的批量仿真结果如图6所示。
按照上述记载单组变量的记录方式来进行所有变量的记录,部分数据如下表所示。
表一:所有变量起点m1和终点m2阻抗值Z、上漂量D的部分记录表
Figure GDA0002445128590000051
3、将仿真得到的各组变量的结果导入excel中,如表二所示。
表二:各组变量的仿真结果
Figure GDA0002445128590000052
Figure GDA0002445128590000061
根据上表可以初步判断得到,上漂量与线宽、铜厚、介质损耗成反比,与铜箔粗糙度成正比,为了拟合的进一步准确,再增加4个变量,分别为铜厚T的倒数、线宽W的倒数、线宽W和铜厚T乘积的倒数以及介质损耗DF的倒数,如表三所示。由于根据传输线阻抗的理论,阻抗的上漂量会与上述变量成对比的关系,增加相应的变量后会提高拟合的精度。
表三:增加4组变量后的数据记录表
Figure GDA0002445128590000062
Figure GDA0002445128590000071
4、对所有的8个变量进行回归分析
选择X,Y的区域,其中X区域为8个变量的仿真数据,Y区域为阻抗上漂量D的仿真数据,拟合出一个精度很高的数学模型,使各个X区域变量相互运算后准确的得到Y区域的阻抗上漂量D,也就是找到阻抗上漂量和各个变量的关系公式。
得到各个变量的线性系数如下表所示。
表四:各个变量的线性系数
Figure GDA0002445128590000072
Figure GDA0002445128590000081
可以得到该阻抗上漂模型的数学公式为:
Figure GDA0002445128590000082
该数学模型的拟合误差基本都在0.1以内,拟合精度非常高,测试和仿真时得到的上漂量的对比如表五及图7所示。
表五:测试得到的值(D)和公式拟合得到的值(预测D)及两者差值
Figure GDA0002445128590000083
Figure GDA0002445128590000091
由于以上数据为5inch的上漂数据,加入线长这个线性的变量后,总链路的阻抗上漂量为:
Figure GDA0002445128590000092
其中,阻抗上漂量DWHOLE单位为欧姆,线宽W单位为mil,铜厚T单位为mil,粗糙度R单位为um,DF无量纲,线长L单位为inch。
计算实例
实例1
当线宽W=4mil,铜厚T=0.6mil,介质损耗DF=0.004,铜箔粗糙度R=1um,线长L为5inch时,得到的阻抗上漂量D=5.745欧姆。
实例2
当线宽W=5mil,铜厚T=0.6mil,介质损耗DF=0.02,铜箔粗糙度R=1um,线长L为5inch时,得到的阻抗上漂量D=3.142欧姆。
实例3
当线宽W=6mil,铜厚T=1.2mil,介质损耗DF=0.01,铜箔粗糙度R=0.5um,线长L为10inch时,得到的阻抗上漂量D=5.883欧姆。
实例4
当线宽W=10mil,铜厚T=0.6mil,介质损耗DF=0.015,铜箔粗糙度R=0.2um,线长L为8inch时,得到的阻抗上漂量D=1.864欧姆。
本发明数学模型得到的上漂量与测试得到的上漂量值,相差非常小,精度高,可以在设计阶段就进行对应的传输线优化,改善阻抗上漂对链路的影响。
应当理解的是,对本领域普通技术人员来说,可以根据上述说明加以改进或变换,而所有这些改进和变换都应属于本发明所附权利要求的保护范围。
上面结合附图对本发明专利进行了示例性的描述,显然本发明专利的实现并不受上述方式的限制,只要采用了本发明专利的方法构思和技术方案进行的各种改进,或未经改进将本发明专利的构思和技术方案直接应用于其它场合的,均在本发明的保护范围内。

Claims (6)

1.一种拟合传输线阻抗上漂的数学模型的方法,其特征在于,包括以下步骤:
步骤1、利用ADS仿真软件内置的传输线叠层结构模型,对已有的测试数据进行仿真模型的拟合,分别得到***损耗、回波损耗以及传输线阻抗的曲线拟合结果;
步骤2、利用ADS仿真软件分别对线宽W、铜箔厚度T、介质损耗DF、铜箔粗糙度R进行批量仿真;
步骤3、把仿真得到的各组变量的结果导入excel中,在excel中增加变量,即铜厚T的倒数、线宽W的倒数、线宽W和铜厚T乘积的倒数以及介质损耗DF的倒数;
步骤4、分别选择X、Y区域,其中X区域为8个变量的仿真数据,Y区域为阻抗上漂量D的仿真数据,拟合出数学模型,使各个X区域变量相互运算后得到Y区域的阻抗上漂量D,也就是阻抗上漂量和各个变量的关系公式。
2.根据权利要求1所述的拟合传输线阻抗上漂的数学模型的方法,其特征在于,在所述步骤2中,具体包括步骤:
(1)通过叠层结构仿真得到的单组数据变量的结果,得到阻抗上漂量;
(2)分别设定变量线宽W、铜箔厚度T、介质损耗DF、铜箔粗糙度R的初始和截止范围,并在ADS仿真软件的叠层和传输线结构设置上述变量,得到上述变量的仿真结果;
(3)将仿真结果按照单组变量的记录方式对所有变量进行记录。
3.根据权利要求2所述的拟合传输线阻抗上漂的数学模型的方法,其特征在于,在步骤(2)中:
线宽W从4mil扫描到8mil,步长为2mil;
铜箔厚度T从0.6mil到1.2mil,步长为0.3mil;
介质损耗DF从0.004到0.02,步长为0.008;
铜箔粗糙度R从0um到1um,步长为0.5um。
4.根据权利要求1所述的拟合传输线阻抗上漂的数学模型的方法,其特征在于,所述步骤4得到的阻抗上漂模型的数学公式为:
Figure FDA0002445128580000021
5.根据权利要求1所述的拟合传输线阻抗上漂的数学模型的方法,其特征在于,还包括步骤5,在得到阻抗上漂量与各个变量之间的关系后,加入线性变量线长,得到总链路的阻抗上漂量。
6.根据权利要求5所述的拟合传输线阻抗上漂的数学模型的方法,其特征在于,所述步骤5得到的阻抗上漂模型的数学公式为:
Figure FDA0002445128580000022
其中,阻抗上漂量DWHOLE单位为欧姆,线宽W单位为mil,铜厚T单位为mil,粗糙度R单位为um,线长L单位为inch。
CN201710826210.XA 2017-09-14 2017-09-14 一种拟合传输线阻抗上漂的数学模型的方法 Active CN107590338B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710826210.XA CN107590338B (zh) 2017-09-14 2017-09-14 一种拟合传输线阻抗上漂的数学模型的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710826210.XA CN107590338B (zh) 2017-09-14 2017-09-14 一种拟合传输线阻抗上漂的数学模型的方法

Publications (2)

Publication Number Publication Date
CN107590338A CN107590338A (zh) 2018-01-16
CN107590338B true CN107590338B (zh) 2020-08-04

Family

ID=61051979

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710826210.XA Active CN107590338B (zh) 2017-09-14 2017-09-14 一种拟合传输线阻抗上漂的数学模型的方法

Country Status (1)

Country Link
CN (1) CN107590338B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108595770B (zh) * 2018-03-28 2022-03-25 深圳市一博科技股份有限公司 一种精确拟合板材参数的数学模型及其拟合方法
CN108829937B (zh) * 2018-05-24 2022-02-18 郑州云海信息技术有限公司 一种优化pcb高速信号过孔的方法
CN109086546B (zh) * 2018-08-22 2021-10-29 郑州云海信息技术有限公司 信号链路信号质量评估方法、装置、设备及可读存储介质
CN109299534B (zh) * 2018-09-20 2023-07-25 深圳市一博科技股份有限公司 一种印刷电路板的建模方法及装置
CN110290637B (zh) * 2019-07-30 2021-02-02 广东浪潮大数据研究有限公司 一种降低pcb板信号串扰的方法、***及相关组件
CN113033140B (zh) * 2021-03-02 2023-12-29 深圳市一博科技股份有限公司 一种精确获得pcb走线上下层介电常数差异的仿真方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130265079A1 (en) * 2012-04-04 2013-10-10 Lecroy Corporation Method for printed circuit board trace characterization
CN104133117A (zh) * 2014-08-08 2014-11-05 浪潮电子信息产业股份有限公司 一种针对高速信号损耗测试的设计
CN107066764A (zh) * 2017-05-19 2017-08-18 郑州云海信息技术有限公司 一种适用于高速线模型提取的铜箔粗糙度设计方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130265079A1 (en) * 2012-04-04 2013-10-10 Lecroy Corporation Method for printed circuit board trace characterization
CN104133117A (zh) * 2014-08-08 2014-11-05 浪潮电子信息产业股份有限公司 一种针对高速信号损耗测试的设计
CN107066764A (zh) * 2017-05-19 2017-08-18 郑州云海信息技术有限公司 一种适用于高速线模型提取的铜箔粗糙度设计方法

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
传输线阻抗匹配模型及精确计算;黄乘顺等;《通讯技术》;20071231;第40卷(第11期);全文 *
基于FFT的电抗性电路故障捕获方法;黄蕾等;《兵工自动化》;20101231;第29卷(第12期);第80-83页 *
西门子Si6000b On Line User Guide;咕噜;《https://www.doc88.com/p-843810547882.html》;20120405;第1-41页 *

Also Published As

Publication number Publication date
CN107590338A (zh) 2018-01-16

Similar Documents

Publication Publication Date Title
CN107590338B (zh) 一种拟合传输线阻抗上漂的数学模型的方法
CN102036511B (zh) 一种多层电路板制造芯板尺寸非线性变化分类补偿方法
CN110267437B (zh) 一种印刷电路板涨缩管控方法及装置
CN109241681B (zh) 回流焊的仿真优化方法、***、计算机存储介质及设备
US8806421B1 (en) System and method for designing via of printed circuit board
CN104470212A (zh) 一种电路板阻抗线补偿方法及装置
CN110765723B (zh) 一种基于bp神经网络的走线建模优化方法和装置
US8666532B2 (en) Method and system for controlling a manufacturing process
CN112784519A (zh) Pcb走线参数设定装置、方法及存储介质
CN108596829A (zh) 一种pcb裸板图片配准方法和装置
CN114357932B (zh) 信号线的布线方法、装置、设备及可读存储介质
JP2006293726A (ja) 電子部品の設計方法
US8769471B2 (en) Producing electrical circuit patterns using multi-population transformation
CN110418509B (zh) 满足pcb特定蚀刻因子要求的线路补偿方法
CN113033140B (zh) 一种精确获得pcb走线上下层介电常数差异的仿真方法
JP2009152499A (ja) プリント配線板およびプリント配線板のインピーダンス保証方法
US8117585B2 (en) System and method for testing size of vias
US8341587B2 (en) Method of managing process factors that influence electrical properties of printed circuit boards
CN108875194A (zh) 一种用于印刷线路板的阻抗测试图形自动生成方法
CN109657374B (zh) 印刷电路板的建模***以及建模方法
US20100024210A1 (en) Product Optimization Process for Embedded Passives
CN112739044A (zh) 一种自动化脚本制作防焊测试线的方法
CN114786349B (zh) 一种不对称阻抗产品的制作方法
CN113191037B (zh) 一种基于形位公差的插损预测方法及终端
TW201141332A (en) Printed circuit board and layout method thereof

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information
CB02 Change of applicant information

Address after: 518000, 12H-12I, 12th Floor, Kangjia Research Building, 28 Science and Technology South 12 Road, Nanshan District, Shenzhen City, Guangdong Province

Applicant after: Shenzhen Yibo Science and Technology Co., Ltd.

Address before: 518000, 12H-12I, 12th Floor, Kangjia Research Building, 28 Science and Technology South 12 Road, Nanshan District, Shenzhen City, Guangdong Province

Applicant before: Shenzhen Yi Bo Science and Technology Ltd.

GR01 Patent grant
GR01 Patent grant
CP02 Change in the address of a patent holder
CP02 Change in the address of a patent holder

Address after: 11F, Metro financial technology building, 9819 Shennan Avenue, Shenda community, Yuehai street, Nanshan District, Shenzhen, Guangdong 518000

Patentee after: EDADOC Co.,Ltd.

Address before: 518000, 12H-12I, 12th Floor, Kangjia Research Building, 28 Science and Technology South 12 Road, Nanshan District, Shenzhen City, Guangdong Province

Patentee before: EDADOC Co.,Ltd.