CN107579114A - 一种具有复合栅介质的栅控晶闸管 - Google Patents

Abstract

本发明提供一种具有复合栅介质的栅控晶闸管，从下到上依次层叠金属化阳极、第一导电类型半导体衬底、第二导电类型半导体外延层、金属化阴极；还包括第一导电类型半导体阱区、第二导电类型半导体阱区、重掺杂第一导电类型半导体区、栅极结构；栅极结构由第一介质材料层、第二介质材料层以及位于两种介质材料层上表面的栅电极构成；第一介质材料层的厚度等于第二介质材料层的厚度，第一介质材料层的介电常数低于第二介质材料层；本发明减小了关断沟道的阈值电压，同时不影响导通时的阈值电压，提升了栅控晶闸管器件的可靠性。

Description

一种具有复合栅介质的栅控晶闸管

技术领域

本发明涉及半导体器件技术领域，具体涉及一种具有复合栅介质的栅控晶闸管。

背景技术

随着人类社会的不断发展，能源的消耗量不断增加，增加能量产出的同时，能量利用率也有着越来越高的要求。这些要求的实现，有赖于电力电子器件的发展。MOS栅控晶闸管作为这种新型半导体功率开关器件，得到越来越多人的关注。

图1所示为传统的N型栅控晶闸管结构示意图。栅控晶闸管(MOS ControlledThyristor，MCT)，是一种结合了MOSFET特性和晶闸管特性的复合型功率器件，同时具有MOSFET高的输入阻抗、快的开关速度、门极控制方便以及晶闸管高的阻断电压、低的导通功耗、大的驱动电流等优点，广泛应用于功率开关领域。如图2所示，N-MCT中有两个MOSFET结构， ON-FET和OFF-FET，这两个MOSFET共用一个栅极，分别控制MCT的导通和关断。当栅极相对阴极加正脉冲电压时，ON-FET导通，其漏极电流使PNP晶体管导通，由于两个晶体管的正反馈作用，最后使MCT导通。当栅极相对阴极加负脉冲电压时，OFF-FET导通，将 NPN晶体管的发射结旁路，使NPN关断，破坏了晶闸管的擎住条件，迫使MCT关断。

然而由于器件在关断时容易出现电流分布不均匀的现象致使关断失效，器件的可靠性较差。其原因是由于关断时需要给栅电容充电使栅压下降(以N-MCT为例)，而达到能够使 MCT元胞关断的栅压需要一定的时间；又因为栅与栅之间存在互连线电阻，因此离信号源越远的元胞栅充电时间将会越长，当离信号源最近的元胞关断时，其中的等离子体将被“挤到”离信号源远的元胞中，使元胞电流增大。当等离子体的移动速度过快而信号源传递信号到最远的元胞时间过长，且使元胞开始关断所需的栅压过高时，会导致未关断的元胞MOS栅下降到可成功关断之前，电流已经增长到超过了MCT元胞的最大可关断电流，导致电流集中，器件不能关断。

因此降低使元胞关断所需的栅压，即OFF-FET开启所需的阈值电压可以有效地防止关断失效，提高MCT可靠性。然而由于传统栅控晶闸管的制造工艺是基于DMOS技术的三重扩散工艺，阴极侧的P阱与N阱都是通过注入扩散形成，因此通常情况下N阱的掺杂浓度大于P阱的掺杂浓度，可调整的范围很小，因此调整N阱的掺杂浓度无法有效的降低OFF-FET的阈值电压。而减薄栅介质——二氧化硅来降低OFF-FET的阈值电压会同时降低ON-FET的阈值电压，带来误开启等问题,且较薄的栅氧化层还会带来可靠性问题。

发明内容

本发明的目的就是针对上述传统栅控晶闸管存在的问题，提出一种具有复合栅介质的栅控晶闸管，获得ON-FET和OFF-FET的阈值电压的折中。

为实现上述目的，本发明采用如下技术方案：

一种具有复合栅介质的栅控晶闸管，从下至上依次层叠金属化阳极、第一导电类型半导体衬底和第二导电类型半导体外延层；所述第一导电类型半导体衬底的底部与金属化阳极连接；所述第二导电类型半导体外延层内部上表面两侧分别具有第一导电类型半导体阱区；所述第一导电类型半导体阱区内具有第二导电类型半导体阱区；所述第二导电类型半导体阱区内部上表面具有重掺杂第一导电类型半导体区；所述第二导电类型半导体阱区和重掺杂第一导电类型半导体区均与位于其上表面的金属化阴极连接；所述第二导电类型半导体外延层的上表面上方具有栅极结构；所述栅极结构位于两侧第二导电类型半导体阱区之间；所述栅极结构由第一介质材料层、第二介质材料层以及位于两种介质材料层上表面的栅电极构成；所述第二导电类型半导体外延层、第一导电类型半导体阱区、第二导电类型半导体阱区和重掺杂第一导电类型半导体区均与栅极结构相接触，所述第一介质材料层与第二介质材料层直接接触；所述第二介质材料层覆盖在位于第一导电类型半导体阱区和重掺杂第一导电类型半导体区之间的第二导电类型半导体阱区的表面；所述第二介质材料层部分覆盖于第一导电类型半导体阱区表面和重掺杂第一导电类型半导体区的表面；所述第一介质材料层覆盖在两侧第一导电类型半导体阱区之间的第二导电类型半导体外延层的表面；所述第一介质材料层部分覆盖于第一导电类型半导体阱区表面；第一介质材料层的厚度等于第二介质材料层的厚度，第一介质材料层的介电常数低于第二介质材料层。

作为优选方式，第一导电类型为P型，第二导电类型为N型；或者第一导电类型为N型，第二导电类型为P型。

作为优选方式，第一介质材料层采用二氧化硅，第二介质材料层采用具有更高介电常数的二氧化铪。

本发明的有益效果为：减小了关断沟道的阈值电压，同时不影响导通时的阈值电压，提升了栅控晶闸管器件的可靠性。

附图说明

图1是传统的N型栅控晶闸管结构示意图；

图2是N型栅控晶闸管的等效电路示意图；

图3是本发明提供的一种具有复合栅介质的栅控晶闸管结构示意图；

其中，301为金属化阳极，302为第一导电类型半导体衬底，303为第二导电类型半导体外延层，304为第一导电类型半导体阱区，305为第二导电类型半导体阱区，306为重掺杂第一导电类型半导体区，307为金属化阴极，308为栅电极，309为第一介质材料层，310为第二介质材料层。

具体实施方式

以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。

如图3所示，一种具有复合栅介质的栅控晶闸管，从下至上依次层叠金属化阳极301、第一导电类型半导体衬底302和第二导电类型半导体外延层303；所述第一导电类型半导体衬底302的底部与金属化阳极301连接；所述第二导电类型半导体外延层303内部上表面两侧分别具有第一导电类型半导体阱区304；所述第一导电类型半导体阱区304内具有第二导电类型半导体阱区305；所述第二导电类型半导体阱区305内部上表面具有重掺杂第一导电类型半导体区306；所述第二导电类型半导体阱区305和重掺杂第一导电类型半导体区306 均与位于其上表面的金属化阴极307连接；所述第二导电类型半导体外延层303的上表面上方具有栅极结构；所述栅极结构位于两侧第二导电类型半导体阱区305之间；所述栅极结构由第一介质材料层309、第二介质材料层310以及位于两种介质材料层上表面的栅电极308 构成；所述第二导电类型半导体外延层303、第一导电类型半导体阱区304、第二导电类型半导体阱区305和重掺杂第一导电类型半导体区306均与栅极结构相接触，所述第一介质材料层309与第二介质材料层310直接接触；所述第二介质材料层310覆盖在位于第一导电类型半导体阱区304和重掺杂第一导电类型半导体区306之间的第二导电类型半导体阱区305的表面；所述第二介质材料层310部分覆盖于第一导电类型半导体阱区304表面和重掺杂第一导电类型半导体区306的表面；所述第一介质材料层309覆盖在两侧第一导电类型半导体阱区304之间的第二导电类型半导体外延层303的表面；所述第一介质材料层309部分覆盖于第一导电类型半导体阱区304表面；第一介质材料层309的厚度等于第二介质材料层310的厚度，第一介质材料层309的介电常数低于第二介质材料层310。

当第一导电类型半导体为P型半导体、第二导电类型为N型半导体时，本实施例的器件为N型栅控晶闸管。以N型栅控晶闸管为例，说明本实施例的工作原理：

当第一介质材料层309采用二氧化硅，第二介质材料层310采用具有更高介电常数的二氧化铪。当栅电极308相对于金属化阴极307加正脉冲电压时，ON-FET导通，其漏极电流使PNP晶体管导通，由于两个晶体管间的正反馈作用，最后使栅控晶闸管导通。ON-FET沟道表面上覆盖的栅介质层为二氧化硅和二氧化铪，虽然二氧化铪能够降低ON-FET的阈值电压，但二氧化硅覆盖的部分阈值电压较高，总的阈值电压由较高的部分决定。所以第二介质材料层二氧化铪对ON-FET的阈值电压无影响，保证了一定的阈值电压，防止误开启。

当栅电极308相对于金属化阴极307加一定的负脉冲电压时，OFF-FET导通，将PNP管的发射结旁路，使PNP关断，破坏了晶闸管的擎住条件，迫使栅控晶闸管关断。N型栅控晶闸管中，OFF-FET为PMOS，其阈值电压表达式如下式所示。

由于采用了OFF-FET的栅介质层采用高介电常数的二氧化铪，所以本发明提供的栅控晶闸管结构能够有效地减小OFF-FET的阈值电压。关断时需要给栅电容充电的时间缩短，有效地防止因部分元胞来不及关断引起的电流集中导致的关断失效。

上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (3)

1.一种具有复合栅介质的栅控晶闸管，从下至上依次层叠金属化阳极(301)、第一导电类型半导体衬底(302)和第二导电类型半导体外延层(303)；所述第一导电类型半导体衬底(302)的底部与金属化阳极(301)连接；所述第二导电类型半导体外延层(303)内部上表面两侧分别具有第一导电类型半导体阱区(304)；所述第一导电类型半导体阱区(304)内具有第二导电类型半导体阱区(305)；所述第二导电类型半导体阱区(305)内部上表面具有重掺杂第一导电类型半导体区(306)；所述第二导电类型半导体阱区(305)和重掺杂第一导电类型半导体区(306)均与位于其上表面的金属化阴极(307)连接；所述第二导电类型半导体外延层(303)的上表面上方具有栅极结构；所述栅极结构位于两侧第二导电类型半导体阱区(305)之间；所述栅极结构由第一介质材料层(309)、第二介质材料层(310)以及位于两种介质材料层上表面的栅电极(308)构成；所述第二导电类型半导体外延层(303)、第一导电类型半导体阱区(304)、第二导电类型半导体阱区(305)和重掺杂第一导电类型半导体区(306)均与栅极结构相接触，其特征在于：所述第一介质材料层(309)与第二介质材料层(310)直接接触；所述第二介质材料层(310)覆盖在位于第一导电类型半导体阱区(304)和重掺杂第一导电类型半导体区(306)之间的第二导电类型半导体阱区(305)的表面；所述第二介质材料层(310)部分覆盖于第一导电类型半导体阱区(304)表面和重掺杂第一导电类型半导体区(306)的表面；所述第一介质材料层(309)覆盖在两侧第一导电类型半导体阱区(304)之间的第二导电类型半导体外延层(303)的表面；所述第一介质材料层(309)部分覆盖于第一导电类型半导体阱区(304)表面；第一介质材料层(309)的厚度等于第二介质材料层(310)的厚度，第一介质材料层(309)的介电常数低于第二介质材料层(310)。

2.根据权利要求1所述的一种具有复合栅介质的栅控晶闸管，其特征在于：第一导电类型为P型，第二导电类型为N型；或者第一导电类型为N型，第二导电类型为P型。

3.根据权利要求1所述的一种具有复合栅介质的栅控晶闸管，其特征在于：第一介质材料层(309)采用二氧化硅，第二介质材料层(310)采用具有更高介电常数的二氧化铪。