CN107577139B - 时间-数字转换装置及方法 - Google Patents
时间-数字转换装置及方法 Download PDFInfo
- Publication number
- CN107577139B CN107577139B CN201710879837.1A CN201710879837A CN107577139B CN 107577139 B CN107577139 B CN 107577139B CN 201710879837 A CN201710879837 A CN 201710879837A CN 107577139 B CN107577139 B CN 107577139B
- Authority
- CN
- China
- Prior art keywords
- digital
- signal
- time
- code
- quantizer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- G—PHYSICS
- G04—HOROLOGY
- G04F—TIME-INTERVAL MEASURING
- G04F10/00—Apparatus for measuring unknown time intervals by electric means
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
本发明公开一种时间‑数字转换装置及方法，该装置通过并联连接的时间‑数字转换器接收同一组具有相位差的时间信号的方式，将时间信号转换为数字信号，并将用于选择输出转换器的控制信号及数字信号一并输出至数据选择器中；数据选择器根据控制信号选择对应时间‑数字转换器的数字信号，并输出所述数字信号；本发明通过采用两个TDC并行工作的方式，对现有的***结构PD+MUX+TDC进行改进，省掉PD模块，实现高速和高分辨率的时间‑数字转换。
Description
技术领域
本发明涉及信号处理领域，特别涉及一种时间-数字转换装置及方法。
背景技术
目前，例如基于双斜率模数转换器ADC的这类时间-数字转换器TDC，均对输入信号的相位有所要求；因此在TDC应用中，需要在TDC前面增加相位检测模块PD和数据选择器MUX两个模块。
参考图1，相位检测模块检测输入时间信号Tip和Tim的相位信息，并产生控制信号Ctrl；控制信号Ctrl控制数据选择器将输入信号中相位超前的信号送到TDC中的E端口，并将相位滞后的信号送到TDC的L端口；TDC将E端和L端间的信号时间差转换成温度计码Da；Da经过温度计码-二进制码转换模块转换为二进制码Db，并与Ctrl信号拼接，得到补码输出Dc；由于一般情况下，***要求输出为二进制码，所以需要额外的译码电路，将补码电路转为二进制码Dout；
上述整个***的转换时间如式(1)所示：
tconv＝tPD+tMUX+tTDC+tlogic (1)
其中，tconv表示整个***的转换时间，tPD表示相位检测模块的相位检测时间，tMUX表示数据选择器的延迟时间，tTDC表示时间-数字转换器的转换时间，tlogic表示码制转换和拼接所需时间。
从式(1)中可以看到，相位检测模块PD的加入需要消耗一定的转换时间；这在一定程度上限制了时间-数字转换器TDC的转换速度；另外在高分辨率应用上，时间-数字转换器TDC的分辨率可以做到亚皮秒量级，但是相位检测模块PD较难实现如此高的分辨率。
发明内容
本发明的主要目的是提出一种时间-数字转换装置及方法，通过两个时间-数字转换器TDC并行工作的新型结构，省掉相位检测模块PD模块，以解决它们对转换速度的限制和较难实现高分辨率的问题。
为实现上述目的，本发明提出的一种时间-数字转换装置，包括数据选择器、第一时间-数字转换器、第二时间-数字转换器、温度计码-二进制码转换模块、拼接模块和译码电路，所述第一时间-数字转换器和所述第二时间-数字转换器结构相同且并联连接，所述第一时间-数字转换器的第一输入端和所述第二时间-数字转换器的第二输入端分别接入第一时间信号，所述第一时间-数字转换器的第二输入端和所述第二时间-数字转换器的第一输入端分别接入与第一时间信号具有相位差的第二时间信号；
所述第一时间-数字转换器和所述第二时间-数字转换器，用于将时间信号转换为数字信号，并将用于选择输出转换器的控制信号及所述数字信号一并输出至数据选择器中；
所述数据选择器，用于根据控制信号选择对应时间-数字转换器的数字信号，并输出该数字信号；
所述温度计码-二进制码转换模块，用于接收数据选择器输出的数字信号，将数字信号转换为二进制码，即将温度计码转换为二进制码，并输出；
所述拼接模块，用于将所述数据选择器输出的控制信号和所述温度计码-二进制码转换模块输出的二进制码进行拼接，并将拼接结果作为输入时间对应的数字结果进行输出；
所述译码电路，用于对输入时间对应的数字结果进行码制转换。
优选地，所述的控制信号，为任一时间-数字转换器输出的温度计码的第一位。
优选地，所述的时间-数字转换装置还包括至少两组寄存器组，所述的寄存器组用于根据时钟周期，接收、存储并输出数据。
优选地，所述的拼接模块用于接收数据选择器输出的控制信号和数字信号，将控制信号和数字信号进行拼接，所述拼接具体为：将控制信号作为高位，将数字信号作为低位。
本发明还提出一种时间-数字转换方法，应用于如上所述的时间-数字转换装置，该方法包括：
所述第一时间-数字转换器的第一输入端和所述第二时间-数字转换器的第二输入端分别接入第一时间信号，所述第一时间-数字转换器的第二输入端和所述第二时间-数字转换器的第一输入端分别接入与第一时间信号具有相位差的第二时间信号，将时间信号转换为数字信号，并用于选择输出转换器的控制信号及所述数字信号一并输出；
所述数据选择器根据控制信号选择对应时间-数字转换器的数字信号，并输出该数字信号；
将数据选择器输出的数字信号转换为二进制码，即将温度计码转换为二进制码，并输出；
将所述数据选择器输出的控制信号和所述二进制码进行拼接，并将拼接结果作为输入时间对应的数字结果进行输出；
将输入时间对应的数字结果进行码制转换。
本发明通过两个并联连接的时间-数字转换器，通过交叉接收的方式接收同一组具有相位差的时间信号，将时间信号转换为数字信号，并将用于选择输出转换器的控制信号及数字信号一并输出至数据选择器中；数据选择器根据控制信号选择对应时间-数字转换器的数字信号，并输出所述数字信号；本发明通过采用两个时间-数字转换器TDC并行工作的方式，对现有的***结构PD+MUX+TDC进行改进，省掉相位检测模块PD模块，实现高速和高分辨率的时间-数字转换。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图示出的结构获得其他的附图。
图1为一种时间-数字转换装置结构示意图；
图2为本发明时间-数字转换装置第一实施例结构示意图；
图3为一种延时链结构时间-数字转换器结构示意图；
图4为本发明时间-数字转换装置第二实施例结构示意图；
图5为本发明时间-数字转换方法第一实施例流程图；
图6为本发明时间-数字转换方法第二实施例流程图；
图7为本发明时间-数字转换方法第三实施例流程图；
图8为本发明时间-数字转换方法第四实施例流程图；
图9为本发明时间-数字转换方法第五实施例流程图。
本发明目的的实现、功能特点及优点将结合实施例，参照附图做进一步说明。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
需要说明，若本发明实施例中有涉及方向性指示(诸如上、下、左、右、前、后……)，则该方向性指示仅用于解释在某一特定姿态(如附图所示)下各部件之间的相对位置关系、运动情况等，如果该特定姿态发生改变时，则该方向性指示也相应地随之改变。
另外，若本发明实施例中有涉及“第一”、“第二”等的描述，则该“第一”、“第二”等的描述仅用于描述目的，而不能理解为指示或暗示其相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。另外，各个实施例之间的技术方案可以相互结合，但是必须是以本领域普通技术人员能够实现为基础，当技术方案的结合出现相互矛盾或无法实现时应当认为这种技术方案的结合不存在，也不在本发明要求的保护范围之内。
本发明提出一种时间-数字转换装置。
如图2所示，所述时间-数字转换装置包括两个并联连接的相同的时间-数字转换器TDC1和时间-数字转换器TDC2及数据选择器；两个所述并联连接的时间-数字转换器TDC1和时间-数字转换器TDC2的信号端通过交叉接收的方式接收同一组具有相位差的时间信号Tip和Tim，将时间信号Tip和Tim转换为数字信号，并将用于选择输出转换器的控制信号Ctrl及所述数字信号一并输出至数据选择器中；所述数据选择器用于根据控制信号Ctrl选择对应时间-数字转换器的数字信号，并输出该数字信号D0。
所述的时间-数字转换器TDC1和时间-数字转换器TDC2为完全相同的转换器，可以采用延时链结构时间数字转换器，也可以采用差分延时链结构时间数字转换器和基于双斜率ADC的TDC等传统TDC结构。
参照图3，图3所示的电路为延时链结构时间数字转换器TDC；E端信号和L端信号间的相位差为待转换时间；其中，E端为相位超前的信号，其进入延时链中进行传播；L端为相位滞后的信号，其作为D触发器的时钟抓取E端信号在延时链中传播位置信息；D触发器输出结果进入编码模块得到二进制转换结果。
本实施例中，通过采用时间-数字转换器TDC1和时间-数字转换器TDC2并行工作的方式，对现有的***结构PD+MUX+TDC进行改进，省掉相位检测模块PD模块，实现高速和高分辨率的时间-数字转换。
参照图2，在进一步地实施例中，时间-数字转换器TDC1和时间-数字转换器TDC2通过交叉接收的方式接收同一组具有相位差的时间信号，即输入时间信号Tip和Tim交叉连接时间-数字转换器TDC1和时间-数字转换器TDC2的E端和L端，具体时间信号Tip连接时间-数字转换器TDC1的E端和时间-数字转换器TDC2的L端，时间信号Tim连接时间-数字转换器TDC1的L端和时间-数字转换器TDC2的E端；
当时间信号Tip相位超前于信号Tim时，时间-数字转换器TDC1将输入时间转换为数字信号，并送入数据选择器中；而由于时间-数字转换器TDC2的E端输入时间信号Tim相位滞后于L端输入时间信号Tim，其输出固定为0。因此数据选择器可以根据时间-数字转换器TDC1和时间-数字转换器TDC2的输出判断出输入时间信号Tip和Tim的相位信息；结合两个TDC的转换结果，可以得到对应输入时间的数字输出结果D0；反之当时间信号Tip相位滞后于时间信号Tim时，则时间-数字转换器TDC1输出信号固定为0，时间-数字转换器TDC2输出信号为转换结果D0。
在一优选实施例中，所述的控制信号Ctrl为任一时间-数字转换器输出的温度计码的第一位，即在时间-数字转换器TDC1和时间-数字转换器TDC2之间任意选择一个转换器输出控制信号Ctrl，例如，选择时间-数字转换器TDC1输出控制信号Ctrl，控制信号Ctrl为’0’或者’1’分别代表时间-数字转换器TDC1的输出为0或者不为0，同时也对应输入时间信号Tip和Tim的相位关系；当控制信号Ctrl为’1’时，数据选择器选择时间-数字转换器TDC1的输出结果，当控制信号Ctrl为’0’时，数据选择器选择时间-数字转换器TDC2的输出结果。
在本实施例中，通过将选定时间-数字转换器输出的温度计码的第一位作为控制信号Ctrl，识别控制信号的同时可以确定输入时间信号Tip和Tim的相位关系，替代现有技术中相位检测模块PD模块的功能，提高辨别速度和效率；
参照图2，在进一步地实施例中，所述的时间-数字转换装置还包括温度计码-二进制码转换模块，所述的温度计码-二进制码转换模块用于接收数据选择器输出的数字信号D0，将数字信号D0转换为二进制码，即将温度计码转换为二进制码D1，并输出。通过温度计码与二进制码的转换，方便后续拼接模块的将控制信号与数字信号进行拼接。
参照图2，在进一步地实施例中，所述的时间-数字转换装置还包括拼接模块；所述的拼接模块用于接收数据选择器输出的控制信号Ctrl和数字信号，将控制信号和数字信号进行拼接，并将拼接结果D2作为输入时间对应的数字结果进行输出。
拼接时，控制信号作为高位Ctrl，数字信号作为低位，获得拼接后的信号D2；一般情况下，温度计码-二进制码转换模块设置于数据选择器与拼接模块之间，温度计码-二进制码转换模块接收数据选择器输出的数字信号D0进行转换，温度计码-二进制码转换模块将输出结果D1输出至拼接模块，拼接模块将控制信号Ctrl与转码后的输出结果D1进行拼接，以此获得拼接结果D2。
参照图2，在进一步地实施例中，所述的时间-数字转换装置还包括用于将输入时间对应的数字结果转换为其他码制的译码电路。由于译码电路的加入，拓展本发明的适用范围。
参照图2，本发明所提出的时间-数字转换装置的转换时间如式(2)所示：
tconv＝tMUX+tTDC+tlogic (2)
对比式(1)和式(2)，并行TDC结构时间数字转换器转换时间有所加快。
参照图4，在一优选实施例中，所述的时间-数字转换装置还包括至少两组寄存器组，所述的寄存器组用于根据时钟周期，接收、存储并输出数据。
图2中结构转换时间依然受到时间-数字转换器TDC1和时间-数字转换器TDC2的转换时间包括数据选择器等在内的数字电路延迟限制。因此，本发明改进图2中结构，如图4所示，增加两组寄存器组实现流水线操作来进一步加快转换速度。
在时钟信号CLK的控制下，图4中电路结构按照流水线的方式工作。首先在第一个时钟周期，时间-数字转换器TDC1和时间-数字转换器TDC2以并行的方式将输入时间信号Tip和Tim转换为数字信号D3和D4。如上所述，数字信号D3和D4中至少有一组数据为0，代表了输入时间信号Tip和Tim的相位信息。在第二个时钟周期，第一寄存器组寄存数字信号D3和D4并将寄存后的数据D5和D6送到数据选择器中；数字信号D5和D6拼接获得对应时间输入信号的补码输出；根据实际需求通过译码电路补码到二进制码和格林码等，产生符合要求的数字信号D7，D7再下一个周期经过第二寄存器组寄存并输出最终的输出Dout。
基于上述装置，本发明还提出一种时间-数字转换方法，主要参照图5和图2，该方法包括：
步骤S10，两个所述并联连接的相同的时间数字转换器通过交叉接收的方式接收同一组具有相位差的时间信号，将时间信号转换为数字信号，并将用于选择输出转换器的控制信号及数字信号一并输出；
时间-数字转换器TDC1和时间-数字转换器TDC2通过交叉接收的方式接收同一组具有相位差的时间信号，当时间信号Tip相位超前于信号Tim时，时间-数字转换器TDC1将输入时间转换为数字信号，并送入数据选择器中；而由于时间-数字转换器TDC2的E端输入时间信号Tim相位滞后于L端输入时间信号Tim，其输出固定为0。
所述的控制信号Ctrl为任一时间-数字转换器输出的温度计码的第一位，即在时间-数字转换器TDC1和时间-数字转换器TDC2之间任意选择一个转换器输出控制信号Ctrl，例如，选择时间-数字转换器TDC1输出控制信号Ctrl，控制信号Ctrl为’0’或者’1’分别代表时间-数字转换器TDC1的输出为0或者不为0，同时也对应输入时间信号Tip和Tim的相位关系。
步骤S20，所述数据选择器根据控制信号选择对应时间-数字转换器的数字信号，并输出所述数字信号。
数据选择器可以根据时间-数字转换器TDC1和时间-数字转换器TDC2的输出判断出输入时间信号Tip和Tim的相位信息；当控制信号Ctrl为’1’时，数据选择器选择时间-数字转换器TDC1的输出结果，当控制信号Ctrl为’0’时，数据选择器选择时间-数字转换器TDC2的输出结果，进而可以得到对应输入时间的数字输出结果D0。
参照图6，在所述步骤S20之后，所述的时间-数字转换方法还包括：
步骤S30，将数据选择器输出的数字信号转换为二进制码，即将温度计码转换为二进制码，并输出。
参照图7，在所述步骤S20之后，所述的时间-数字转换方法还包括：
步骤S40，将控制信号和数字信号进行拼接，并将拼接结果作为输入时间对应的数字结果进行输出。
拼接时，控制信号作为高位Ctrl，数字信号作为低位，获得拼接后的信号D2；一般情况下，拼接模块将控制信号Ctrl与温度计码-二进制码转换后的输出结果D1进行拼接，以此获得拼接结果D2；
参照图8，在所述步骤S20之后，所述的时间-数字转换方法还包括：
步骤S50，将输入时间对应的数字结果转换为其他码制。
参照图9和图4，所述的时间-数字转换方法，还包括：
步骤S60，根据时钟周期，接收、存储并输出数据。
图2中结构转换时间依然受到时间-数字转换器TDC1和时间-数字转换器TDC2的转换时间包括数据选择器等在内的数字电路延迟限制。因此，本发明改进图2中结构，如图4所示，增加两组寄存器组实现流水线操作来进一步加快转换速度；
在时钟信号CLK的控制下，图4中电路结构按照流水线的方式工作。首先在第一个时钟周期，时间-数字转换器TDC1和时间-数字转换器TDC2以并行的方式将输入时间信号Tip和Tim转换为数字信号D3和D4。如上所述，数字信号D3和D4中至少有一组数据为0，代表了输入时间信号Tip和Tim的相位信息。在第二个时钟周期，第一寄存器组寄存数字信号D3和D4并将寄存后的数据D5和D6送到数据选择器中；数字信号D5和D6拼接获得对应时间输入信号的补码输出；根据实际需求通过译码电路补码到二进制码和格林码等，产生符合要求的数字信号D7，D7再下一个周期经过第二寄存器组寄存并输出最终的输出Dout。
tconv＝tTDC+tDFF (3)
其中，tDFF表示寄存器组的建立时间；通常寄存器的建立时间很短可以忽略；因此增加寄存器组后可以显著的提高转换速度。
以上所述仅为本发明的优选实施例，并非因此限制本发明的专利范围，凡是在本发明的发明构思下，利用本发明说明书及附图内容所作的等效结构变换，或直接/间接运用在其他相关的技术领域均包括在本发明的专利保护范围内。
Claims (5)
1.一种时间-数字转换装置，其特征在于，包括数据选择器、第一时间-数字转换器、第二时间-数字转换器、温度计码-二进制码转换模块、拼接模块和译码电路，所述第一时间-数字转换器和所述第二时间-数字转换器结构相同且并联连接，所述第一时间-数字转换器的第一输入端和所述第二时间-数字转换器的第二输入端分别接入第一时间信号，所述第一时间-数字转换器的第二输入端和所述第二时间-数字转换器的第一输入端分别接入与第一时间信号具有相位差的第二时间信号；
所述第一时间-数字转换器和所述第二时间-数字转换器，用于将时间信号转换为数字信号，并将用于选择输出转换器的控制信号及所述数字信号一并输出至数据选择器中；
所述数据选择器，用于根据控制信号选择对应时间-数字转换器的数字信号，并输出该数字信号；
所述温度计码-二进制码转换模块，用于接收数据选择器输出的数字信号，将数字信号转换为二进制码，即将温度计码转换为二进制码，并输出；
所述拼接模块，用于将所述数据选择器输出的控制信号和所述温度计码-二进制码转换模块输出的二进制码进行拼接，并将拼接结果作为输入时间对应的数字结果进行输出；
所述译码电路，用于对输入时间对应的数字结果进行码制转换。
2.如权利要求1所述的时间-数字转换装置，其特征在于，所述的控制信号，为任一时间-数字转换器输出的温度计码的第一位。
3.如权利要求1所述的时间-数字转换装置，其特征在于，所述的时间-数字转换装置还包括至少两组寄存器组，所述的寄存器组用于根据时钟周期，接收、存储并输出数据。
4.如权利要求1所述的时间-数字转换装置，其特征在于，所述的拼接模块用于接收数据选择器输出的控制信号和数字信号，将控制信号和数字信号进行拼接，所述拼接具体为：将控制信号作为高位，将数字信号作为低位。
5.一种时间-数字转换方法，应用于如权利要求1至4任意一项所述的时间-数字转换装置，其特征在于，该方法包括：
所述第一时间-数字转换器的第一输入端和所述第二时间-数字转换器的第二输入端分别接入第一时间信号，所述第一时间-数字转换器的第二输入端和所述第二时间-数字转换器的第一输入端分别接入与第一时间信号具有相位差的第二时间信号，将时间信号转换为数字信号，并用于选择输出转换器的控制信号及所述数字信号一并输出；
所述数据选择器根据控制信号选择对应时间-数字转换器的数字信号，并输出该数字信号；
将数据选择器输出的数字信号转换为二进制码，即将温度计码转换为二进制码，并输出；
将所述数据选择器输出的控制信号和所述二进制码进行拼接，并将拼接结果作为输入时间对应的数字结果进行输出；
将输入时间对应的数字结果进行码制转换。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710879837.1A CN107577139B (zh) | 2017-09-25 | 2017-09-25 | 时间-数字转换装置及方法 |
| PCT/CN2018/106094 WO2019057017A1 (zh) | 2017-09-25 | 2018-09-18 | 时间-数字转换装置及方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710879837.1A CN107577139B (zh) | 2017-09-25 | 2017-09-25 | 时间-数字转换装置及方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107577139A CN107577139A (zh) | 2018-01-12 |
| CN107577139B true CN107577139B (zh) | 2019-05-21 |
Family
ID=61039078
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710879837.1A Active CN107577139B (zh) | 2017-09-25 | 2017-09-25 | 时间-数字转换装置及方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN107577139B (zh) |
| WO (1) | WO2019057017A1 (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107577139B (zh) * | 2017-09-25 | 2019-05-21 | 深圳锐越微技术有限公司 | 时间-数字转换装置及方法 |
| CN108549006B (zh) * | 2018-03-30 | 2021-01-29 | 上海集成电路研发中心有限公司 | 自检错时间数字转化电路 |
| CN116054865A (zh) * | 2022-12-05 | 2023-05-02 | 华南理工大学 | 一种传输线结构的亚100fs分辨率的时间数字转换器 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1719353A (zh) * | 2005-06-21 | 2006-01-11 | 中国科学技术大学 | 基于fpga的时间数字转换器及其转换方法 |
| CN101136632A (zh) * | 2006-05-26 | 2008-03-05 | 瑞昱半导体股份有限公司 | 时间对数字转换器及其方法 |
| CN103257569A (zh) * | 2013-05-23 | 2013-08-21 | 龙芯中科技术有限公司 | 时间测量电路、方法和*** |
| CN106019923A (zh) * | 2016-05-18 | 2016-10-12 | 中国科学技术大学 | 一种基于fpga的时间数字变换器 |
| CN106444345A (zh) * | 2016-12-19 | 2017-02-22 | 深圳大学 | 时间测量电路、方法和测量设备 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102009047860B3 (de) * | 2009-09-30 | 2011-04-28 | Infineon Technologies Ag | Schaltungsanordnung, Analog-Digital-Wandler und Verfahren zum Wandeln von Zeitintervallen |
| KR20120046843A (ko) * | 2010-10-28 | 2012-05-11 | 에스케이하이닉스 주식회사 | Ｔｄｃ를 이용하는 칼럼-병렬 ｃｍｏｓ 이미지 센서 및 칼럼-병렬 아날로그-디지털 변환방법 |
| CN104639165B (zh) * | 2015-02-12 | 2017-11-21 | 天津大学 | 两步tdc的全时间域误差校正电路 |
| CN105763196B (zh) * | 2016-03-10 | 2018-11-27 | 中国科学技术大学 | 一种延迟内插型时间数字转换器 |
| CN107577139B (zh) * | 2017-09-25 | 2019-05-21 | 深圳锐越微技术有限公司 | 时间-数字转换装置及方法 |
-
2017
- 2017-09-25 CN CN201710879837.1A patent/CN107577139B/zh active Active
-
2018
- 2018-09-18 WO PCT/CN2018/106094 patent/WO2019057017A1/zh active Application Filing
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1719353A (zh) * | 2005-06-21 | 2006-01-11 | 中国科学技术大学 | 基于fpga的时间数字转换器及其转换方法 |
| CN101136632A (zh) * | 2006-05-26 | 2008-03-05 | 瑞昱半导体股份有限公司 | 时间对数字转换器及其方法 |
| CN103257569A (zh) * | 2013-05-23 | 2013-08-21 | 龙芯中科技术有限公司 | 时间测量电路、方法和*** |
| CN106019923A (zh) * | 2016-05-18 | 2016-10-12 | 中国科学技术大学 | 一种基于fpga的时间数字变换器 |
| CN106444345A (zh) * | 2016-12-19 | 2017-02-22 | 深圳大学 | 时间测量电路、方法和测量设备 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2019057017A1 (zh) | 2019-03-28 |
| CN107577139A (zh) | 2018-01-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107577139B (zh) | 时间-数字转换装置及方法 | |
| CN101897121B (zh) | 针对闪速a/d转换器的时域插值方案 | |
| CN101496367B (zh) | 串行互联多通道的对齐和纠偏的方法及发送器 | |
| CN102012717A (zh) | 一种时钟切换方法及时钟切换装置 | |
| CN101339738A (zh) | 一种用于灯点显示的单线级联芯片 | |
| CN100489821C (zh) | 电子器件之间的通信***及方法 | |
| CN101516152A (zh) | 一种实现同步刷新的***和方法 | |
| CN102832941B (zh) | 一种可预检测比较器输入范围的逐次逼近型模数转换器 | |
| CN110120798A (zh) | 一种双沿触发混合结构的dpwm电路及其控制方法 | |
| CN207440315U (zh) | 一种光电检测装置 | |
| CN203117836U (zh) | 一种时钟切换电路 | |
| CN109308275B (zh) | 一种正交编码脉冲的转换***及方法 | |
| KR100800487B1 (ko) | 반도체 메모리 장치의 초기 동작 시 데이터 코딩 방법 및그 방법을 이용하는 반도체 메모리 장치 | |
| CN102170290B (zh) | 一种可提高转换精度的电流模式模数转换器 | |
| CN201355878Y (zh) | 一种实现同步刷新的*** | |
| US6480512B1 (en) | Method and device for converting bit rate of serial data | |
| CN102541797A (zh) | 一种支持多种主机接口的实现方法及其*** | |
| US8593323B2 (en) | A/D conversion device | |
| CN102035548B (zh) | 分频器 | |
| US6154163A (en) | Successive approximation shift register with reduced latency | |
| CN107911117B (zh) | 一种高位建立时间动态校准电路 | |
| CN201682483U (zh) | 一种改进型高速模数转换器的相位可调时钟输出电路 | |
| CN202257145U (zh) | 一种控制盒 | |
| CN113114187B (zh) | 异步脉冲传递阻塞单元及其控制方法、超导单磁通量子电路 | |
| CN108334468B (zh) | 一种MIPI C-Phy TX输出状态的转换控制电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |