CN107547195A - 免受侧信道分析的保护方法和设备 - Google Patents

免受侧信道分析的保护方法和设备 Download PDF

Info

Publication number
CN107547195A
CN107547195A CN201710499945.6A CN201710499945A CN107547195A CN 107547195 A CN107547195 A CN 107547195A CN 201710499945 A CN201710499945 A CN 201710499945A CN 107547195 A CN107547195 A CN 107547195A
Authority
CN
China
Prior art keywords
word
row
output
mask
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710499945.6A
Other languages
English (en)
Inventor
A·武尔科尔
H·西博尔德德拉克鲁伊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Echal Co
EshardSAS
Original Assignee
Echal Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from EP16176717.3A external-priority patent/EP3264667B1/en
Priority claimed from EP16176721.5A external-priority patent/EP3264668B1/en
Priority claimed from EP16176718.1A external-priority patent/EP3264396B1/en
Priority claimed from EP16176719.9A external-priority patent/EP3264397B1/en
Priority claimed from EP16176716.5A external-priority patent/EP3264666B1/en
Application filed by Echal Co filed Critical Echal Co
Publication of CN107547195A publication Critical patent/CN107547195A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/002—Countermeasures against attacks on cryptographic mechanisms
    • H04L9/003—Countermeasures against attacks on cryptographic mechanisms for power analysis, e.g. differential power analysis [DPA] or simple power analysis [SPA]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/002—Countermeasures against attacks on cryptographic mechanisms
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09C—CIPHERING OR DECIPHERING APPARATUS FOR CRYPTOGRAPHIC OR OTHER PURPOSES INVOLVING THE NEED FOR SECRECY
    • G09C1/00—Apparatus or methods whereby a given sequence of signs, e.g. an intelligible text, is transformed into an unintelligible sequence of signs by transposing the signs or groups of signs or by replacing them by others according to a predetermined system
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/06—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols the encryption apparatus using shift registers or memories for block-wise or stream coding, e.g. DES systems or RC4; Hash functions; Pseudorandom sequence generators
    • H04L9/0618—Block ciphers, i.e. encrypting groups of characters of a plain text message using fixed encryption transformation
    • H04L9/0631—Substitution permutation network [SPN], i.e. cipher composed of a number of stages or rounds each involving linear and nonlinear transformations, e.g. AES algorithms
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/08—Key distribution or management, e.g. generation, sharing or updating, of cryptographic keys or passwords
    • H04L9/0861—Generation of secret information including derivation or calculation of cryptographic keys or passwords
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/14—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols using a plurality of keys or algorithms
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L2209/00—Additional information or applications relating to cryptographic mechanisms or cryptographic arrangements for secret or secure communication H04L9/00
    • H04L2209/04—Masking or blinding
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L2209/00—Additional information or applications relating to cryptographic mechanisms or cryptographic arrangements for secret or secure communication H04L9/00
    • H04L2209/08—Randomization, e.g. dummy operations or using noise
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L2209/00—Additional information or applications relating to cryptographic mechanisms or cryptographic arrangements for secret or secure communication H04L9/00
    • H04L2209/12—Details relating to cryptographic hardware or logic circuitry

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Storage Device Security (AREA)

Abstract

本发明涉及一种免受侧信道分析的保护方法和设备。一种由电路执行位置换运算的方法，该运算混合输入数据的位以获得包括至少两个字的输出数据，包括：生成包括掩码参数的第一掩码集，所述掩码集对于所述输入数据的每个字包括一个字列，每个字列包括的一个输入数据字的所有可能值的出现次数相同，出现次数与该输入数据字的大小相关；通过异或XOR运算将输入数据与第一掩码集的每个掩码参数组合来生成输入集；以及计算包括输出数据的输出集，所述输出数据由将所述位置换运算应用于输入集中的每个数据而产生，第一掩码集被如此生成：输出集包括输出字列，每个输出字列包括的一个输出字的所有可能值的出现次数相同，该出现次数与该输出字的大小相关。

Description

免受侧信道分析的保护方法和设备
技术领域
本发明涉及一种用于使电路或程序免受旨在发现由所述电路或程序处理的机密数据的值(特别是由加密或解密算法用于变换消息的私钥)的侧信道分析的方法和设备。
本发明特别涉及实现诸如AES(高级加密标准)或DES(数据加密标准)之类的密码算法的智能卡集成电路或集成到计算机和其它电子和IT设备(USB驱动器、电视解码器、游戏控制台等)的母板上的硬件加密组件。本发明还涉及实现这种算法的程序，该程序用于在安全或不安全的环境中执行。
更一般地说，本发明涉及实现置换需要保持隐藏的数据的位的置换运算的电路和软件。
背景技术
实现密码算法的电路可以包括中央处理单元(CPU)，并且可能包括专用于密码计算的电路，例如密码协处理器。这些电路可以包括根据所执行的运算以不同的方式切换的数千个逻辑门。这些切换在电流消耗上产生短暂变化(例如几纳秒)，并且这些变化可以被测量。具体而言，CMOS型集成电路包括在切换时(即，当逻辑节点将其状态变为1或0时)才消耗电流的逻辑门。因此，电流消耗取决于中央处理单元所处理的数据及其各种***设备(存储器、在数据或地址总线上流动的数据、密码协处理器等)。
此外，使用加密或模糊技术(例如白盒密码技术)的某些软件程序可以以非常难以通过逆向工程确定的方式来集成机密数据。某些软件程序还可以通过安全通信通道从外部接收机密数据。
基于观察这些电路的电流消耗、或它们的磁或电磁辐射时，这些电路可能会受到所谓的侧信道分析攻击。此类攻击旨在发现机密数据，特别是加密密钥。当前侧信道攻击实施诸如SPA(“单功耗分析”)、DPA(“差分功耗分析”)、CPA(“相关功耗分析”)或EMA(“电磁分析”)之类的统计分析方法。SPA分析(参考文献[1])通常只需要获取单个电流消耗踪迹。其目的是通过观察对应于密码计算的消耗踪迹的一部分来获得关于集成电路的活动的信息，因为当前踪迹根据所执行的运算和所处理的数据而变化。
软件在被电路执行期间也可能经历这种侧信道攻击。
DPA(参考文献[2])和CPA分析使得能够通过获取大量电路消耗踪迹并通过对这些踪迹进行统计分析以查找目标信息来找到加密算法的密钥。它们基于这样的前提：即，当寄存器中或总线上的位从0变为1时，CMOS型集成电路的消耗发生变化，以及当位保持等于0、保持等于1或从1变为0(MOS晶体管的寄生电容的放电)时，消耗不发生变化。或者，可以认为当位从0变为1或从1变为0，CMOS型集成电路的消耗变化，并且当位保持等于0或保持等于1时，CMOS型集成电路的消耗不变。该第二假设使得能够使用常规的“汉明距离”或“汉明权重”函数来开发不需要知道集成电路的结构即可应用的消耗模型。DPA分析涉及通过对大量消耗踪迹的统计处理来放大该消耗差异，目的在于突出根据公式假设区分的两个消耗踪迹族之间的测量差异。
CPA分析(参考文献[3])基于线性电流消耗模型，并且涉及计算首先所测量的形成所捕获的消耗踪迹的消耗点与其次根据线性消耗模型和有关由微电路处理的待发现的数据以及有关加密密钥的值的假设而计算出的推定消耗值之间的相关系数。
电磁分析(EMA)基于如下原理：即，集成电路可以以近场或远场电磁辐射的形式发送信息。假设晶体管在其状态改变时发射电磁信号，则可以通过诸如SPA、DPA和CPA分析中的一种或其它分析，像电流消耗变化信号那样处理这些信号。此分析的一个应用实例由Jean-Jacques Quisquater(参考文献[4])在2001年做出。
存在其它侧信道分析，例如“模板分析”(参考文献[5])和“交互信息分析”(MIA)(参考文献[6])。所有上述分析都基于所有被分析的踪迹的时间对准。换言之，在给定时间(例如从命令的执行被电路激活的时间)执行的所有测量都必须对应于由算法处理的相同数据。
由申请人于2016年2月22日提交的专利申请N°FR16 51443公开了一种用于在电路连续地对不同的输入数据执行运算时分析代表电路活动的踪迹的方法。此方法包括提取每个踪迹的一部分，并且通过对出现在这些踪迹的每个提取部分中的每个可能值的出现次数进行计数，根据每个提取的踪迹部分生成直方图。然后通过对每个输入数据和运算中涉及的密钥的一部分的每个可能值应用运算来计算运算的部分结果。然后，此方法针对密钥的每个可能的部分值，识别提供相同部分结果的所有输入数据。对于密钥的每个可能的部分值，然后将直方图中与识别的输入数据和密钥的部分值对应的出现次数进行相加。密钥的一部分可以通过对相加的出现次数进行统计分析来确定。统计分析假设如果与密钥相关的值已经在所提取的踪迹部分中泄露，则可以通过相加的出现次数突显它。
可能期望提出一种使集成电路或软件程序免受这些侧信道分析中的一种或多种的保护。具体地说，可能期望提出一种对如DES算法中涉及的位置换运算的保护。
发明内容
描述一种用于由电路执行位置换运算的方法，所述位置换运算用于混合输入数据的位以获得包括至少两个字的输出数据。所述方法可以包括：生成包括掩码参数的第一掩码集，所述掩码集对于所述输入数据的每个字包括一个字列，每个字列包括的一个输入数据字的所有可能值的出现次数相同，所述出现次数与该输入数据字的大小相关；以及计算包括输出数据的输出集，所述输出数据由将所述位置换运算应用于输入集中的每个数据而产生，所述输入集包括由通过异或XOR运算将所述输入数据与所述第一掩码集的每个掩码参数相组合而产生的数据，所述第一掩码集被如此生成，使得：所述输出集包括输出字列，每个输出字列包括的一个输出字的所有可能值的出现次数相同，所述出现次数与该输出字的大小相关。
根据一个实施例，所述第一掩码集的生成包括：生成所述第一掩码集的第一字列，所述第一字列包括与所述第一字列的字的大小相关的所述第一字列的该字的所有可能值的单次出现；以及通过将相应函数应用于所述第一列的每个所述字，计算所述第一掩码集的每个其它列，所述函数被如此定义，使得：将所述位置换运算应用于所述第一掩码集提供了包括字列的掩码输出集，每个字列包括的掩码输出集列的一个字的所有可能值的出现次数相同，所述出现次数与所述掩码输出集列的该字的大小相关。
根据一个实施例，随机生成所述掩码集的所述第一字列。
根据一个实施例，所述位置换运算包括复制所述输入数据的位。
各实施例还可以涉及一种用于根据包括位置换运算的密码算法对输入数据进行加密或解密的方法，其中所述位置换运算根据上面定义的方法被执行。
根据一个实施例，所述密码算法符合数据加密标准DES算法，所述位置换运算包括与DES位扩展运算相组合的DES逆置换运算。
根据一个实施例，所述密码算法符合数据加密标准DES算法并相继地包括：第一位置换运算，其包括DES位扩展运算并且使用所述第一掩码集被执行；替换运算，其使用经掩蔽替换表被执行，每个替换表使用通过所述第一位置换运算变换的所述第一掩码集的一个掩码参数作为输入掩码，并且使用通过第二位置换运算变换的第二掩码集的对应掩码参数作为输出掩码；以及所述第二位置换运算，其包括DES轮置换运算并且使用所述第二掩码集被执行，所述第一掩码集被如此生成，使得：所述第一位置换运算的输出集包括字列，每个列包括的输出集字的所有可能值的出现次数相同，所述出现次数与所述输出集字的大小相关，所述第二掩码集被如此生成，使得：当通过XOR运算被与所述第一掩码集的相应第一掩码组合时，所述第二掩码集提供掩码输出集，其中所述输出集的每个列包括与经掩蔽输出字列的字的大小相关的所述经掩蔽输出字列的该字的所有可能值的单次出现，以及所述第二位置换运算的逆运算提供包括字列的输出集，每个列包括的一个输出集字的所有可能值的出现次数相同，所述出现次数与该输出集字的大小相关。
根据一个实施例，所述第一和第二掩码集的生成包括：生成所述第一掩码集的第一字列，所述第一字列包括与所述第一字列的字的大小相关的所述第一字列的该字的所有可能值的单次出现；通过将第一函数应用于所述第一掩码集的所述第一字列，计算所述第二掩码集的第一字列；通过将相应第二位置换函数应用于所述第一掩码集的所述第一列和所述第二掩码集的所述第一列的每个所述字，计算所述第一掩码集和所述第二掩码集的每个其它列，所述位置换函数被如此定义，使得：被应用于所述第一掩码集的所述第一位置换运算提供了包括字列的第一掩码输出集，每个字列包括的第一掩码输出集列的一个字的所有可能值的出现次数相同，所述出现次数与所述第一掩码输出集列的该字的大小相关，被应用于所述第二掩码集的所述第二位置换运算提供了包括字列的第二掩码输出集，每个字列包括的第二掩码输出集列的一个字的所有可能值的出现次数相同，所述出现次数与所述第二掩码输出集列的该字的大小相关，通过XOR运算将所述第一掩码集的每个字列与所述第二掩码集的相应字列组合提供了结果列，所述结果列包括与所述结果列的一个字的大小相关的所述结果列的该字的所有可能值的单次出现。
根据一个实施例，所述方法包括通过XOR运算组合第一和第二轮数据以提供轮输出数据的运算，所述运算被应用以将包括所述第一轮数据的第一轮集的每个数据与包括所述第二轮数据的第二轮集的相同秩处的每个数据相组合，所述第一和第二轮集包括字列，每个字列包括的所述字列的一个字的所有可能值的出现次数相同，所述出现次数与所述字列的该字的大小相关，所述运算的输出集以行和列来布置，每个行或列包括由将所述运算应用于所述第一或第二输入集中的一者的同一数据以及应用于所述第一和第二输入集的中的另一者的所有数据而产生的输出数据，所述方法包括：选择所述输出集的包括所述轮输出数据的数据列，所述数据列包括字输出列，每个输出列包括的所述字输出列的一个字的所有可能值的出现次数相同，所述出现次数与所述字输出列的该字的大小相关。
各实施例还可以涉及一种电路，其包括处理器并被配置为实现上面定义的方法。
根据一个实施例，所述电路包括协处理器。
各实施例还可以涉及一种设备，其包括布置在介质上的上面定义的电路。
各实施例还可以涉及一种计算机程序产品，其可加载到计算机存储器中并包括代码部分，当由计算机执行时，所述代码部分配置所述计算机以执行上面定义的方法的步骤。
附图说明
通过参考下面的附图和说明书，可以更好地理解上述方法和/或设备。非限制且非穷举的说明书借助以下附图进行描述。在附图中，相同的参考标号可以指不同附图当中的相同部分，除非另有所指，这些附图是：
图1表示安全电路的常规架构；
图2是根据一个实施例的变换输入数据的保护步骤的流程图；
图3是示出根据一个实施例的保护步骤的框图；
图4是示出由图2的电路执行的运算的框图；
图5是根据一个实施例的包括保护步骤的DES加密算法的框图；
图6到8是在图5的DES加密算法中使用的表；
图9是根据另一个实施例的变换输入数据的保护步骤的流程图；
图10是根据一个实施例的当执行DES算法时获得的中间数据集的框图；
图11是示出根据一个实施例的DES算法的运算的框图；
图12是示出根据一个实施例的DES算法的运算的框图；
图13是根据一个实施例保护的电路的框图；
图14是根据另一个实施例的包括保护步骤的DES加密算法的框图；
图15是根据一个实施例的用于生成受保护替换表的方法的流程图；
图16是根据一个实施例保护的XOR运算的流程图；
图17和18是表示根据不同实施例的实现DES加密算法的电路的框图；
图19是表示根据另一个实施例的安全电路的框图。
具体实施方式
作为一个实例，图1表示安全集成电路CT，该集成电路例如布置在诸如塑料卡或任何其它介质的便携式介质HD上，或者布置在诸如移动终端的终端中。所述集成电路包括微处理器PRC、输入/输出电路IOC，通过数据和地址总线耦合到微处理器的存储器M1、M2、M3以及可选地包括加密计算协处理器CP1或算术加速器，以及随机数发生器RGN。存储器可以包括易失性存储器M1，例如包含易失性应用数据的RAM型(“随机存取存储器”)存储器；非易失性存储器M2，例如包含非易失性数据和应用程序的EEPROM或闪存；以及可能只读存储器M3(或ROM存储器)，其包含微处理器的操作***。操作***还可以存储在非易失性存储器M2中。
通信接口电路IOC可以是例如根据ISO/IEC 7816标准的接触型电路，例如根据ISO/IEC 14443A/B或ISO/IEC 13693标准的具有感应耦合的非接触型电路，借助电耦合的非接触型电路(UHF接口电路)，或同时为接触型和非接触型电路。接口电路IOC还可以通过特定接口耦合到诸如NFC控制器的另一电路，或者诸如移动终端或连接对象的终端的主电路。
在某些实施例中，集成电路CT可以被配置为借助加密功能执行对发送给它的消息进行加密、解密或签名的操作。该加密功能可以由电路CT的处理器PRC执行，或者部分地或完全地由处理器PRC的协处理器CP1执行。
本文提出使运算(例如，密码算法中的运算)免受侧信道分析。在此上下文中，运算接收输入数据，并且根据输入数据的值提供输出数据。根据一个实施例的保护涉及执行要针对输入数据集的所有数据被保护的运算，所述输入集包括需要通过运算处理的数据，所述输入集中的每个数据包括至少一个第一字，所述输入集中的第一字具有相同大小并形成字子集，所述字子集包括的第一字的所有可能值的出现次数相同，所述出现次数与字大小相关。另一种保护涉及提供包括预期输出数据的输出集作为运算的结果，所述输出集中的每个数据包括具有相同大小的至少一个第一字，所述输出集中的第一字形成字子集，所述字子集包括的第一字的所有可能值的出现次数相同，所述出现次数与字大小相关。
与现有技术的保护不同(现有技术涉及在应用于随机数据的大量相同运算中隐藏要保护的运算，因此与要保护的运算的所需输入数据不相关)，本文的理念是针对不是随机选择的其它数据执行运算。实际上，这种其它数据在这样的程度上与所需输入数据相关：即，由此类其它数据和要处理的所需数据形成的输入集如此以使得该输入集中的每个数据包括至少一个第一字，所述第一字具有相同大小并形成字子集，所述字子集包括的第一字的所有可能值的出现次数相同，所述第一字具有易于被所述运算处理的数据的大小。当然，要由运算处理的输入数据应在输入集中具有不可预测的位置，但执行所述运算的电路知晓该位置。
可以通过以逻辑XOR(异或)运算将所需输入数据X与掩码Ml组合来获得输入集，掩码Ml包括例如等于l的值，其表示具有一个字节的所有可能值(在0与255之间)的字节。因此，如果输入数据X的大小为一个字节，则输入集包括等于X⊕Ml的256个数据，其中Ml＝0到255，并且所需输入数据X＝PX[n]＝X⊕Mn，其中Mn＝0(“⊕”表示应用于字节的异或(XOR)运算符)。当输入数据在一个字节上编码时，可以根据一个实施例，通过将运算应用于输入集中的所有数据来保护该运算，该输入集包括数据PX[l+1]＝X⊕Ml，其中l＝0到255，即，大小为一个字节的所有可能数据。可以以随机顺序执行输出集中的输出数据的计算。为此，可以以随机顺序布置输入集中的数据。
图2表示根据一个实施例的用于生成包括输入数据X的输入集PX的程序的步骤S11到S17。相继地执行步骤S11到S16。在步骤S11，变量RN接收0与最大值W之间的随机值，最大值W根据由用于以二进制码对输入数据X进行编码的位数来定义的大小确定。因此，对于在b位上编码的变量RN，最大值W等于2b-1。如果变量RN在8位上编码，则值W等于255，并且如果变量RN在16位上编码，则值W等于65535。在步骤S12，将索引I设定为0。在步骤S13，通过将XOR运算应用于索引I和变量RN来计算变量MSK(＝l⊕RN)。在步骤S14，通过将XOR运算应用于输入数据X和变量MSK，计算由索引I在形成输入集PX的表中指定输入数据PX[l]。图3表示输入数据X、变量MSK的不同值M0(＝0⊕RN)、M1(＝1⊕RN)、…MW(＝W⊕RN)以及输入集PX的不同数据PX[0]、PX[1]、…PX[W]。
在步骤S15，使索引I递增一(1)。在步骤S16，将索引I与最大值W进行比较，并且如果它大于值W，则执行步骤S17，否则在步骤S13到S16执行计算的新迭代。在步骤S17，提供表PX作为程序S11-S17的输出，预期输入数据在表PX中的索引n处(X＝PX[n])，该索引n具有值以使得变量Mn＝0。实际上，应用于数据D和0的XOR运算的结果不会变换数据D。
应该注意，变量MSK的值可以以随机顺序被处理，不一定以从0⊕RN到W⊕RN的顺序被处理。可以将多个运算应用于输入集PX以计算输出集。可以在例如被认为对侧信道分析不太敏感的处理中的随后步骤在已知索引n处从输出集提取预期输出数据。
此外，输入数据X可以在具有相同位数的多个二进制字上编码。赋予变量MSK的每个值也具有与数据X中的每个字相同的位数。如果数据在一个字节(8位字)上编码，则变量MSK也可以在8位上编码。必须在步骤S13到S16之间执行的迭代次数W+1等于2b，b是数据X的位数的大小。如果数据X在16、32或64位的一个字上编码，则可能需要限制该迭代次数。如果逐字节执行应用于输入数据的运算，则变量MSK可以在8位上编码，并且可以在步骤S14通过将变量MSK与其自身串接多次以形成输入数据X的大小的字，将变量MSK与输入数据X相组合。因此，在数据X在16位上编码的情况下，在8位上编码的变量MSK可以与其自身串接以获得16位上的字。然后，在步骤S14执行的运算变为：
PX[l]＝X⊕MSK//MSK (1)
“//”表示二进制字的串接运算符。在数据X在32位上编码的情况下，在8位上编码的变量MSK的每个值与其自身串接三次以获得32位上的字。然后，在步骤S14执行的运算变为：
PX[l]＝X⊕MSK//MSK//MSK//MSK (2)
实际上，用作掩码的变量MSK可以具有由算法中的所考虑的运算处理的字的大小。
图4示出将运算OPR应用于形式为输入集PX的受保护数据X，可以使用图2的程序获得输入集PX，数据X具有一个或几个字的大小。因此，数据X由包括数据PX[0],PX[2],...PX[W]的输入集PX表示，这些数据中的每一者具有与输入数据X相同的大小。所需输入数据X位于输入集PX中的索引n处：X＝PX[n]，n是0和W之间的整数。运算结果是包括W+1个输出数据PR[0],PR[1],…PR[W]的输出集PR，其中每个数据PR[1]等于OPR(PX[l])。期望输出数据OPR(X)等于在输出集PR中位于相同索引n处的输出数据PR[n]。输出集PR中的每个数据可以表示如下：
PR[l]＝OPR(PX[l])＝OPR(X⊕IM[l])＝OPR(X)⊕OM[l] (3)
对于0与W之间的每个索引I，其中IM是输入掩码集，OM是多个字的输出掩码集以使得对于0与W之间的每个索引I，OM[l]＝OPR(IM[l])，每个掩码集IM、OM包括W+1个掩码参数IM[l]、OM[l]。
事实证明，当输出集PR的每个字列包括的一个字的所有可能值的出现次数相同(所述出现次数与字列的一个字的大小相关)时，这种保护有效。为此，每个掩码集IM和OM应该包括掩码参数，每个掩码参数包括掩码集中以字列布置的至少一个字并包括来自掩码集的每个掩码参数的一个字，掩码集IM和OM的一个字列中的字具有相同大小并且包括的字的所有可能值的出现次数相同，所述出现次数与字大小相关。进一步证明，如果输入掩码集具有该性质，则位置换运算(无论是否可扩展)一般不将该性质传输到输出掩码集。
根据一个实施例，通过选择特定输入掩码参数IM[1]，可以将该性质传输到输出掩码集。此类输入掩码参数可以通过以下方法来确定。
输出掩码集OM被定义为使得对于0和W之间的每个索引l：
OM[l]＝OPR(IM[l]) (4)
每个掩码参数IM[I]由k位的m个字IMi[I]形成(i＝1到m)：
IM[l]＝IM1[l]//IM2[l]//…//IMm[l]
其中IMi＝ib[i,x1]//ib[i,x2]//…//ib[i,xk]，ib[i,xj]表示字IMi的位数xj，对于j和j'的每个可能的不同值，xj≠xj’，并且每个索引值i在1和m之间，IMi一般表示任何值IMi[I]。每个掩码参数OM[I]由k'位的m'个字OMj形成(i＝1到m')：
OM[l]＝OM1[l]//OM2[l]//…//OMm’[l]
其中OMi＝ob[i,x1]//ob[i,x2]//…//ob[i,xk’]，ob[i,xj]表示字OMi的位数xj，对于j和j'的每个可能的不同值，xj≠xj’，并且每个索引值i在1和m'之间，OMi通常表示任何值OMi[I]。
使用位置换运算的定义，等式(4)可以转换为掩码参数字IMi和OMi'的位之间的一组等式。可以通过检验假设来确定采取字OMi'的每个位与字IMi的一个位之间的等同形式的解，从而检验字IMi、OMi'的位之间的上述规则。
需要将上述方法应用于由软件或以硬件实现的DES(数据加密标准)算法的位置换运算。图5表示实现用于加密数据的DES算法的密码计算电路CT1的一个实例。有关DES的更多详细信息，可以参考1999年10月25日公布的文献“Data Encryption Standard(DES)FIPSPUB 46-3(数据加密标准(DES)FIPS PUB 46-3)”。在图5中，密码计算电路CT1接收要处理的数据X1，并提供结果数据CX1。电路CT1还接收包含根据DES算法从私钥导出的全部轮密钥的轮密钥表KT1和DES替换表SBX。电路CT1包括初始置换电路PIPM、最终置换电路PFPM，以及主加密电路REC1，主加密电路REC1包括执行XOR运算的电路XG11、XG12、扩展电路PEXP、替换计算电路SDS、一个寄存器RG1和多路复用器MX1、MX2。在64位字上编码的输入数据X1被应用于初始置换电路PIPM。电路PIPM执行与DES逆向轮置换运算组合的DES初始置换运算，DES逆向轮置换运算可以使用图6所示的单个表IPT定义。由电路PIPM执行的运算的结果被分成左和右32位字。表IPT包括左侧部分IPTL和右侧部分IPTR。每个表部分IPTL、IPTR提供输出左和右32位字的每个位在输入数据X1中的位置，输入数据中的位的编号从1到64。每个表部分IPTL、IPTR包括8个位的四行，每个行提供输出左或右32位字的一个字节的值。例如，左输出字的第一个(左)字节包括输入数据X1的位编号，依次为60、62、14、16、28、40、50和54。
左字被发送到电路XG2。右字被发送到电路PEXP和多路复用器MX1，多路复用器MX1的一个输出端连接到寄存器RG1，一个输出端连接到电路PFPM的右输入端。寄存器RG1连接到电路XG2的一个输入端。电路PEXP使用图7所示的单个表PEXT，执行DES轮置换运算与DES扩展运算的组合。电路PEXP接收32位数据，并将由8个6位字形成的48位数据提供给电路XG1。表PEXT的每个行提供电路PEXP的输出中的八个6位字的相应一个的每个位在电路PEXP的输入中的32位字中的位置。例如，电路PEXP的输出数据的第一个左6位字由提供给电路PEXP的32位字(编号从1到32)的位编号形成，这些位编号依次为25、16、7、20、21和29。
电路XG1通过XOR运算将电路PEXP的输出中的48位字与也在48位上编码的第一轮密钥KT[0]进行组合。由电路XG1执行的运算的结果由使用八个DES替换表SBX提供32位字的替换计算电路SDS进行处理。电路SDS的输入中的每个6位字用作在八个替换表SBX中的相应一个中选择4位字的索引。因此，电路SDS提供八个4位字，从而形成32位数据，通过应用XOR运算的电路XG2将该32位数据与寄存器RG1中的32位数据组合。由电路XG2提供的结果被发送到多路复用器MX2，多路复用器MX2的一个输出端连接到电路PEXP和多路复用器MX1，一个输出端连接到电路PFPM的左输入端。电路PFPM使用图8所示的单个表FPT，执行DES轮置换运算和DES最终置换运算。电路PFPM提供64位字CX1。表FPT提供64位输出数据CX1的每个位在电路PFPM的输入中的字中的位置，提供给电路PFPM的左32位字的位的编号是从1到32，提供给电路PFPM的右32位字的位的编号是从33到64。例如，输出数据CX1的第一个(左)字节包括提供给电路PFPM的64位数据的位编号，这些位编号依次为49、17、42、10、41、9、57和25。
在根据DES算法的第一计算轮中，电路PIPM的输出中的右32位字(R0)被存储在寄存器RG1中并由电路PEXP处理，然后由电路XG1和SDS相继处理，并被提供给电路XG2。电路PIPM的输出中的左32位字(L0)被发送到电路XG2。右字(R0)由多路复用器MX1发送到寄存器RG1。电路XG2的输出中的字(R1)由多路复用器MX2发送到电路PEXP以进行新的计算轮，并且被发送到多路复用器MX1以执行下一轮。在第二计算轮中，字R1由电路PEXP、XG1、SDS和XG2处理，电路XG2从寄存器RG1接收字(R0)。
在第16和最后一轮中，寄存器RG1中的字(R14)通过电路XG2被与电路SDS的输出相组合，电路XG2将字(R16)提供给多路复用器MX2，多路复用器MX2将该字作为最高有效字发送到最终置换电路PFPM的左输入端。同时，字R15(＝L16)由多路复用器MX1作为最低有效字提供给输出所述输出数据CX1的电路PFPM的右输入端。
根据一个实施例，电路CT1接收掩码集U，并且包括利用来自掩码集U的掩码参数U[l]执行XOR运算的电路XG3、XG4。电路XG3、XG4通过执行图9的步骤S21到S27，处理从电路PIPM接收的数据X2L、X2R以提供两个数据集PX2L、PX2R(＝PX2<0>)。步骤S22和S24到S27与步骤S12和步骤S14到S17相同。在步骤S21，生成随机置换U1，置换U1以随机顺序包括所有256个字节值(在0和255之间)。通过将函数F1、F2、F3分别应用于置换U1来进一步生成置换U2、U3和U4。在步骤S23，可以通过串接位串U1[l]、U2[l]、U3[l]和U4[l]生成掩码值MSK，其中Ui[l]是置换Ui中的秩I的一个字节，并且i＝1、2、3和4。因此，在步骤S24，32位右字和左字X2R、X2L中的每一者与按照以下方式形成的32位字组合：
PX2[l]＝X2⊕U1[l]//U2[l]//U3[l]//U4[l] (5)
其中X2＝X2R(或X2L)，并且PX2＝PX2R(相应的PX2L)。
如图10所示，每个输出集PX2R(＝PX2<0>)、PX2L包括W+1(＝256)个32位字PX2[l]或W+1个字节构成的四列P21、P22、P23、P24，每列包括一个字节的每个可能值的单次出现，具体是指输出数据X2R、X2L在第n行上的一次出现，n使得U1[n]＝0。由于掩码字集U2、U3和U4通过应用函数(F1、F2、F3)而从掩码字集UI导出，因此U2[n]＝U3[n]＝U4[n]＝0。
如图11所示，电路PEXP提供输出集PX3<0>，其包括W+1个6位字P3[l.k](l＝0到W)构成的八(8)列P3k(k＝0到7)。由于掩码表U的上述定义，输出集PX3<0>的每列P3k包括在六位(4x 26＝256)上编码的每个可能值的四(4)次出现。因此，使用掩码表U使得能够保护诸如由电路PEXP执行的扩展位置换运算之类的扩展位置换运算。
根据一个实施例，如图11和12所示，包括电路XG1、SDS和XG2的电路FC相继处理每个列P3k。在图11中，电路XG1将列P3k的每个6位字P3[l.k](l＝0到W＝255)与48位轮密钥KT[r]的6位的相应部分KT[r,k]相组合，并且提供W+1个6位字P4[l.k]的输出集PX4<0>的列P4k，其中包括在六(6)位(4×26＝256)上编码的每个可能值的四(4)次出现。使用相应DES替换表SBX[k]，利用集PX4<0>的列PX4k中的所有6位字P4[l.k]来执行由电路SDS执行的替换运算。列P4k中的每个6位字P4[l.k]被用作在DES替换表SBX[k]中选择4位字P5[l.k]的索引。电路SBS提供输出集PX5<0>的列P5k，该列包括W+1个4位字P5[k.l](l＝0到W)，以及在四位上编码的每个可能值的十六(16)次出现(16×24＝256)。
电路XG2在输出集PX5<r>(在第r轮中计算)的列P5k中的每个32位字P5[l1.k]与输出集PX2<r-1>(l1＝0到W并且l2＝0到W)的列P2k中的每个32位字P2[l2.k]之间执行XOR运算。如图12所示，XOR运算的结果形成包括(W+1)(W+1)个4位字R[0.0.k]到R[W.W.k]的表PR2，其中按照以下方式计算每个4位字R[l1.l2.k]：
R[l1.l2.k]＝P5[l1.k]⊕P2[l2.k] (6)
其中P2[l2.k]表示在r＝0轮的集PX2L的列P2k的4位字，以及在其它r＝1到15轮的集PX2<r-1>的列P2k的4位字。
由于选择置换U1、U2、U3、U4，因此输出表PR2的每列R[l.k](l＝0到W)包括W+1个4位字以及一个4位字的所有可能值的16次出现。此外，预期输出4位字在输入集PX1中保持在输入数据X1的相同秩(行和列数)n处，n使得Ui[n]＝0，其中i＝1、2、3和4。
根据一个实施例，从表PR2提取包括所有数据R[n,l2,k]的列R[n.k]，以便作为由电路XG2提供的输出集PX2<r+1>的列P2k而被存储。因此，提取的列R[n.k]包括所有数据P5[n.k]⊕P2[l2.k]。因此，来自输出集PX5<r>并由替换运算变换的掩码参数被去除，并且只保留来自输出集PX2<r-1>的掩码参数U。
然后，由电路XG1、SDS和XG2计算集PX2<r+1>的下一列P2k，直到所有列P2k(k＝1到8)被处理，以使得输出集PX2<r+1>被完全定义。由于只有来自输出集PX2<r-1>的掩码参数U保留在结果集PX2<r+1>中，因此后者包括W+1个32位字或四(4)列的W+1个字节，每个字节列包括每个可能字节值的一次出现。
可以观察到，列P2k的处理彼此独立并且可以以任何顺序执行，只要遵循应用于每列的运算顺序即可。
在最后一轮R中，电路PFPM接收两个输出集PX2<R>和PX2<R-1>。电路PFPM通过在输出集PX2<R>和PX2<R-1>中的索引n处选择输出数据PX2<R>[n]和PX2<R-1>[n]，并且通过将DES轮置换和DES最终置换应用于选定数据，提供64位输出数据CX1。可以观察到，由于选择输出集PR2中所提取的列，因此掩码参数U[i]被保留在由电路PEXP和FC执行的运算中。此外，通过将输出集PX2<R>和PX2<R-1>的每个数据PX2<R>[l]和PX2<R-1>[l]与相应掩码参数U[l]组合，并且通过检测不同于其它结果数据的结果数据，可以检测到故障注入。
可以生成置换U1、U2、U3、U4，以使得由被应用于字U[l]＝U1[l]//U2[l]//U3[l]//U4[l](l＝0到W)中的每一者的电路PEXP所提供的48位字包括八个六位字，每个六位字只包含一次字U1[l]、U2[l]、U3[l]、U4[l]的位。当满足该条件时，由被应用于字U1[l]//U2[l]//U3[l]//U4[l]中的每一者的电路PEXP提供的集的每个6位字列包括在6位上编码的每个可能值的四(4)次出现。例如，选择U1[l]＝U2[l]＝U3[l]＝U4[l]＝b0//b1//b2//b3//b4//b5//b6//b7。接收32位字U1[l]//U2[l]//U3[l]//U4[l]的电路PEXP提供以下6位字：
b0//b7//b6//b3//b4//b4，其包含位b4两次，
b4//b4//b3//b3//b0//b0，其包含位b0、b3和b4两次，
b0//b0//b6//b6//b1//b4，其包含位b0和b6两次，
b1//b4//b1//b6//b1//b1，其包含位b1四次，
b1//b1//b7//b7//b5//b7，其包含位b1两次和位b7三次，
b5//b7//b2//b2//b0//b2，其包含位b2三次，
b0//b2//b4//b5//b5//b5，其包含位b5三次，
b5//b5//b2//b3//b0//b7，其包含位b5两次。
因此，不能满足每个输出掩码字OMi'仅包括不同数量的位的条件。
针对由电路PEXP提供的结果的上述条件可以由方程组表示，其解决方案提供大量解(约222个解)。这些解可以根据最后一个置换U1以三个第一置换(例如U2、U3、U4)的值的形式表示。其中一些解如下所示：
U2＝b0//b2//b1//b3//b4//b5//b6//b7
U3＝b1//b0//b3//b2//b5//b6//b7//b4
U4＝b0//b3//b1//b2//b4//b7//b5//b6
U2＝b1//b3//b0//b6//b4//b5//b2//b7
U3＝b5//b7//b3//b0//b4//b6//b1//b2
U4＝b2//b6//b0//b3//b1//b7//b5//b4
U2＝b0//b2//b1//b4//b3//b6//b5//b7
U3＝b3//b0//b7//b1//b2//b4//b6//b5
U4＝b0//b7//b4//b1//b5//b2//b6//b3
其中U1＝b0//b1//b2//b3//b4//b5//b6//b7。这些解中的每一者定义在步骤S21中使用的置换函数F1、F2、F3。如果电路PEXP接收如在第一解中定义的32位字U1[i]//U2[i]//U3[i]//U4[i]，则提供以下6位字：
b0//b7//b6//b2//b5//b4，
b5//b4//b3//b2//b1//b0，
b1//b0//b6//b7//b3//b4，
b3//b4//b0//b5//b2//b1，
b2//b1//b7//b4//b5//b6，
b5//b6//b1//b2//b0//b3，
b0//b3//b4//b7//b5//b6，
b5//b6//b1//b3//b0//b7。
可以观察到，上述6位字中没有一者包含置换U1的同一位两次(或更多次)。
可以注意到，先前公开的保护方法可以仅被应用于在易受侧信道分析影响的DES算法中执行的一些运算。例如，所述保护方法可以仅被应用于DES算法的从中泄露敏感数据的第一轮和最后一轮。
根据DES算法的解密包括与加密算法基本相同的运算。因此，可以应用先前描述的保护方法以保护实现DES解密算法的程序和电路。
更一般地说，上述方法可以被应用于包括位置换运算的任何其它加密或解密算法，例如基于Feistel方案的算法，例如Blowfish、Camellia、CAST-128、FEAL、ICE、RC5、三重DES和Twofish。
图13表示接收要处理的输入数据X并顺序地执行被应用于输入数据X的多个运算OP1、OP2、...OPn的电路CT2。根据一个实施例，电路CT2包括多个电路OC2，每个电路OC2顺序地执行运算OP1、OP2、...OPn。每个电路OC2接收输入数据X和输入掩码参数集的相应输入掩码参数u。因此，电路CT2包括W+1个电路OC2，其分别接收等于0、1...W的掩码，当考虑掩码参数的位的大小时，W表示掩码参数u的最大可能值。每个电路OC2包括对输入数据X和对掩码参数u(＝0或1，...或W)应用XOR运算的电路XG。在每个电路OC2中，由电路OC2的电路XG提供的数据X⊕u(u＝0、...W)被应用于电路OC2的运算OP1的输入。运算OP1-OPn使得：
OPn(…OP2(OP1(X⊕u))…)＝CX⊕v(u) (7)
其中“⊕”表示XOR运算符，v(u)表示取决于输入掩码参数u的输出掩码参数，CX是被应用于输入数据X的运算OP1-OPn的结果：
CX＝OPn(…OP2(OP1(X))
这样，每个电路OC2提供等于CX⊕v(u)(u＝0、1、...或W)的输出数据。因此，电路CT2提供包括输出数据CX⊕v(0)，CX⊕v(1)，...CX⊕v(u)，...CX⊕v(W)的输出集PCX。可以调整运算OP1-OPn，以使得对应于由运算OP1-OPn提供的输入数据X⊕u的输出数据对于掩码参数u(0-W)的每个值等于CX⊕v(u)，并且输出掩码参数v(u)(其中u＝0到W)的集使得每个输出掩码参数包括至少一个第一字，所述输出掩码集中的所有掩码参数的第一字具有相同大小并形成子集，当考虑输出掩码参数v(u)字的大小时，该子集包括的所述字的所有可能值的出现次数相同。每个输出掩码参数v(u)可以等于对应输入掩码参数u。
根据一个实施例，输出集PCX中的输出数据的计算可以以随机顺序被执行和/或以随机顺序被存储。以这种方式，掩码参数u的不同值分别以随机顺序应用于电路OC2。因此，电路CT2中的秩k的电路OC2接收输入掩码参数u＝U[k]，U是由0和W之间的所有可能数字的随机置换生成的掩码集。以同样的方式，电路CT2中的秩0的电路OC2接收掩码参数U[0]，电路CT2中的秩W的电路OC2接收输入掩码参数U[W]。
此外，电路OC2彼此独立，并且输出集PCX的每个数据CX⊕v(u)的计算独立于该输出集的其它数据的计算。因此，只要遵循每个电路OC2内的运算顺序，所有电路OC2中的运算OP1-OPn可以以任何顺序被执行。
图14表示实现用于加密数据的DES算法的密码计算电路CT3的另一个实例。电路CT3与电路CT1的不同之处在于，它具有电路CT2的架构，因此包括W+1个电路OC3，每个电路OC3接收输入数据X1和来自掩码集U的相应掩码参数U[l]。每个电路OC3与电路CT1的不同之处在于，它处理由电路XG3、XG4生成的数据集中的一个相应数据。此外，电路RIPM由仅执行DES初始置换运算的初始置换电路IPM所替代。主加密电路REC1由包括仅执行DES扩展运算的扩展电路EXP的另一个电路REC2所替代，在替换电路SDS与电路XG2之间***电路XG1、XG2和SDS，多路复用器MX1、MX2，寄存器RG1以及执行DES轮置换运算的置换电路RPM。电路RFPM由仅执行DES最终置换的电路FPM所替代。图14仅表示属于电路OC3之一的电路XG1、XG2、SDS、MX1、MX2、RG1和RPM的一部分。
电路SDS使用经掩蔽替换表SBM。此外，每个电路OC3包括分别利用来自掩码表V的掩码参数U[l]和掩码参数V[l]执行XOR运算的电路XG5、XG6、XG7。电路XG5、XG6分别介于多路复用器MX1、MX2和电路FPM之间。电路XG7介于电路XG2和多路复用器MX2之间。所有电路OC3的电路XG3和XG4从由电路IPM提供的输出数据X2L、X2R，提供32位字输入集PX2<0>和PX2L。所有电路OC3的电路EXP从输出集PX2<r>提供48位字输出集PX3<r>，r是从0到R的DES轮数。所有电路OC3的电路XG1从输出集PX3<r>提供48位字输出集PX4<r>。所有电路OC3的电路SDS从输出集PX4<r>提供32位字输出集PX5<r>。所有电路OC3的电路RPM从输出集PX5<r>提供32位字输出集PX6<r>。所有电路OC3的电路XG2从输出集PX6<r>和集PX2L(在第一轮)或存储在寄存器RG1中的输出集PX2<r-1>(在其它轮)提供32位字输出集PX7<r>。最后，所有电路OC3的电路XG7从输出集PX7<r>提供32位字输出集PX2<r+1>。所有电路OC3的电路XG5从数据PX2[l]<R-1>中去除掩码U[l]，电路XG6从数据PX2[l]<R>中去除掩码参数U[l]。
根据一个实施例，电路CT3的输入中的掩码表U包括W+1个32位字，每个字是通过针对0和W＝255之间的每个整数l串接四个字节U1[1]、U2[1]、U3[1]、U4[1]而获得的(U[l]＝U1[l]//U2[l]//U3[l]//U4[l])，U1、U2、U3、U4为W+1个字节的四个置换，以使得：
U2＝F1(U1)，
U3＝F2(U1)，以及
U4＝F3(U1) (8)
F1、F2、F3是8位函数，以使得由电路EXP提供的被应用于32位字U[1](l＝0到W)中的每一者的48位字EXP(U[l])中的每一者包括八个六位字，每个六位字仅包含一次8位字U1[1]的位。换言之，通过对掩码集U应用扩展函数EXP而获得的经变换集EXP(U)具有(W+1)(W3+1)个6位字形成的表的形式，(W+1)个6位字构成的每列包括该6位字的每个可能值(0到63)的四(4)次出现。
如图12所示，电路XG1将列P3k的每个6位字P3[k.l](l＝0到X＝255)与48位轮密钥KT[r]的6位的相应部分KT[r][k]相组合，并且提供W+1个6位字P4k.l的输出集PX4<0>的列P4k，其中包括在六(6)位(4×26＝256)上编码的每个可能值的四(4)次出现。
例如通过执行图15的程序，生成经掩蔽替换表SBM。图15的程序包括步骤S31到S43。首先相继执行步骤S31到S38。在步骤S31，所述程序接收DES替换表SBX和掩码集U。替换表SBX包括W3+1(＝8)个替换表SBX[0..W3,0..W6]，每个替换表包括W6+1(＝64)个4位字。在步骤S32，计算掩码集V。掩码集V包括W+1个32位掩码参数，每个掩码参数由四个字节V1[I]、V2[I]、V3[I]、V4[I](I＝0到W)形成，V1、V2、V3、V4是W+1个字节的置换(包括一个字节的每个可能值的单次出现)。
根据一个实施例，通过将函数F4应用于置换U1来生成置换V1。选择函数F4，以使得由字节U1[l]⊕F4(U1[l])(其中l＝0到W)形成的置换Z1也形成W+1个字节的置换，其中包括一个字节的每个可能值的单次出现。进一步选择函数F4，以使得电路RNP所执行的被应用于集V的掩码参数V[I]的DES轮置换运算的逆运算P-1的应用所导致的集P-1(V[l])包括一个字节的每个可能值的单次出现。考虑到V0＝F4(U0)，可以使用等式(10)或(11)，从置换U1来定义置换V1。使用用于计算置换U2、U3、U4的置换函数F1、F2、F3来计算置换V2、V3和V4。因此：
V2＝F1(V1)，
V3＝F2(V1)，以及
V4＝F3(V1) (9)
进一步选择置换U1和置换函数F1、F2、F3，以使得电路RNP所执行的被应用于32位字V[l](l＝0到W)中的每一者的运算的逆运算P-1所提供的32位字RNP(V[l])中的每一者包括八个4位字，每个4位字仅包括一次8位字V1[I]的位。换言之，经变换集P-1(V)的形式为(W+1)(W3+1)个4位字构成的表，(W+1)个4位字构成的每列包括4位字的每个可能值(0到15)的十六(16)次出现。
根据一个实施例，掩码表U1和V1的一个或多个对(U0,V0)(例如V0＝F4(U0))被存储在电路CT3中，每个对(U0,V0)被测试为提供表Z，其中包括值Z[l]＝U0[l]⊕V0[l](对于l＝0到W)，以及包括字(其具有掩码参数U1[l]或V1[l]的大小，在本实例中为一个字节)的所有可能值的单次出现。电路CT3被配置为使用按照以下方式计算的导出掩码表对(u2,v2)作为掩码表U1、V1：
u2[l]＝PM(u1[l]⊕UR)
v2[l]＝PM(v1[l]⊕VR) (10)
或者
u2[l]＝PM(u1[l])⊕UR
v2[l]＝PM(v1[l])⊕VR (11)
对于0和W之间的每个索引l，其中UR和VR是具有掩码参数U0或V0中任一者的大小的随机字，u1和v1是通过等式(10)或(11)获得的先前计算的表，或分别等于U0和V0，以及PM是被应用于表u1和v1的元素的随机选择的置换。可以证明，使用等式(10)或(11)计算的每个对(u2,v2)具有提供表Z(Z[l]＝u2[l]⊕v2[l])的性质，表Z包括的字(其具有掩码参数U1[l]或V1[l]的大小)的所有可能值的出现次数相同。然后，针对置换U1选择置换U2，以及针对置换V1选择置换v2。
在步骤S33，将索引l初始化为零(0)。在步骤S34，将索引k初始化为零(0)。在步骤S35，将索引j初始化为零(0)。在步骤S36，使用以下等式计算经掩蔽表SBM的一个元素：
SBM[l,k,j]＝SBX[k,j⊕E(U[l][k]]⊕P-1(V[l])[k] (12)
其中SBX[k]表示秩k(其中k＝0到W3＝7)的DES替换表，每个表SBX[k]包括可以使用6位索引选择的64个4位字，E(U[l])表示由电路EXP执行的被应用于掩码参数U[l]的DES扩展运算产生的48位字，E(U[l])[k]表示48位字E(U[l])中的秩k的6位字，P-1(V[l])表示由电路RNP执行的被应用于掩码参数V[l]的DES轮置换运算的逆运算产生的32位字，以及P-1(V[l])[k]表示32位字P-1(V[l])中的秩k的4位字。在步骤S37，索引j递增一(1)。在步骤S38，将索引j与等于26-1(＝63)的最大值W6进行比较。如果索引j大于值W6，则执行步骤S39和S40，否则再次执行步骤S35到S38以进行新的迭代。在步骤S39，索引k递增一(1)。在步骤S40，将索引k与等于23-1(＝7)的最大值W3进行比较。如果索引k大于值W3，则执行步骤S41和S42，否则再次执行步骤S35到S40以进行新的迭代。在步骤S41，将索引l与等于28-1(＝255)的最大值W进行比较。如果索引l大于值W，则执行步骤S43，否则再次执行步骤S34到S42以进行新的迭代。在步骤S43，提供经掩蔽替换表SBM[0..W,0..W3]作为步骤S31到S42的结果。
因此，对于每个字P4[l,k]，对于0和W之间的l的所有值，以及对于0和W3之间的k的所有值，使用不同经掩蔽表SBM[l,k]执行由电路SDS实现的替换运算。由于使用上面定义的掩码表U和V，电路SDS的输出中的输出集PX5<r>包括W3+1(＝8)个列P5k，所述列包括16个可能4位字值中每一者的16次出现。由电路RPM执行的置换运算提供包括4(W+1)个8位字的输出集PX6。由于使用上面定义的经掩蔽替换表SBM和掩码表V，输出集PX6的每个字节列也包括256个可能字节值中每一者的一次出现。可以观察到，掩码表U和V的上述定义使得能够保护可扩展的位置换运算(诸如由电路EXP执行的运算)或不可扩展的位置换运算(诸如由电路RPM执行的运算)。
然后，通过将XOR运算应用于每个数据PX6<r>[l]和应用于相同索引I处的对应数据PX2<r-1>[l]，电路XG2将输出集PX6<r>与输出集PX2<r-1>进行组合。电路XG2可以将XOR运算逐字节应用于数据PX6<r>[l]和PX2<r-1>[l]。由于使用函数F4从掩码参数字节U1[l]定义掩码参数字节V1[l]，以及使用函数F1、F2、F3定义其它字节U2[l]、U3[l]、U4[l]、V2[l]、V3[l]、V4[l]，由电路XG2提供的输出集PX7<r>的每个32位字被掩码参数组合U[l]⊕V[l]所掩蔽，掩码参数U[l]来自输出集PX2<r-1>的字，掩码参数V[l]来自输出集PX6<r>的字。此外，输出集PX7<r>的每个字节列包括所有可能字节值的单次出现。电路XG7通过执行被应用于4位字的XOR运算，从输出集PX7<r>中去除掩码V[I]以提供输出集PX2<r+1>。由电路XG7执行的程序的一个实例在图16中示出。在该实例中，所有XOR运算以随机顺序被执行。图16的程序包括步骤S51到S58。首先相继执行步骤S51到S57。在步骤S51，输入掩码表V和输出集PX7。输出集PX7包括字节P7[0,0]、...P7[W,W2](W2＝22-1＝3)，并且包括W个32位掩码参数V[0]、...V[W]的掩码表V被视为(W+1)(W2+1)个字节的表。在步骤S52，使用函数RNP随机地生成形式为表的置换PM，置换PM包括0和最大值KX＝(W+1)(W2+1)-1之间的(W+1)(W2+1)个值，其中W+1是表PX7和V中的32位字的数量(＝256)(W也是这些表中的最大值)。在步骤S53，将索引k初始化为零(0)。在步骤S54，通过考虑置换PM是包括W2+1个元素构成的行和W+1个元素构成的列的双项表，从索引k计算索引l和m。因此，索引l可以被计算为值PM[k]除以(W2+1)的整数部INT()，并且索引m可以被计算为值PM[k]与索引I和(W2+1)的乘积之间的差。步骤S55通过使用XOR运算将在输入集PX7中随机选择的索引I和m处的输入字P7[l.m]与在掩码表V中随机选择的索引I处的掩码参数Vm[l]相组合，使用随机置换PM计算输出集PX2中的索引I和m处的输出字P2[l.m](P2[l.m]＝P7[l.m]⊕Vm[l])，Vm[l]表示32位掩码参数V[1]中的字节m。在步骤S56，索引k递增一(1)。在步骤S57，将索引k与最大值KX进行比较。如果索引k大于值KX，则执行步骤S58，否则再次执行步骤S54到S57以进行新的迭代。在步骤S58，输出集PX2被完全定义并被提供为步骤S51到S57的输出。
可以观察到，此类置换PM也可以由电路OC3的其它电路(诸如XG1、XG2、RPM)使用，以便以随机顺序处理和/或存储处理后的数据集中的不同字。如果表PX2中的数据可以以确定的顺序被计算和/或存储，则可以省略置换PM的生成和使用。另外，大型且成本较高的置换PM可以分别由W+1个元素和W2+1(＝4)个元素构成的两个置换所替代，它们的元素在两个嵌套循环中被读取，一个循环用于选择两个置换中的第一置换的元素，另一个循环用于选择两个置换中的另一置换的元素。
还可以通过使用一个或多个随机替换，以随机顺序执行替换掩蔽表的计算。
图17表示根据一个实施例保护的实现三重DES算法的电路CT4。电路CT4串联地包括执行DES初始置换的电路IPM、若干主加密电路REC、执行DES最终置换的电路FP，以及插在电路IP和电路REC中的第一个电路REC之间的电路XG3和XG4。电路IP、REC和FP可以例如是图5的电路PIPM、REC1和PFPM，或者是图14的电路IPM、REC2、FPM。电路FP接收输入数据X1。电路XG3、XG4通过生成输入数据集X2L、X2R在处理时引入掩码集U。最后一个电路REC向提供输出加密数据CX1的电路FP提供最终输出数据PX2[l]<R>//PX2[l]<R-1>。在两个电路REC之间，两个电路REC中的一者提供64位数据PX2[l]<R>//PX2[l]<R-1>的中间输出集PX2<R>//PX2<R-1>，该输出集首先由下一电路REC的扩展电路PEXP或EXP进行处理，而不必去除中间输出集的掩码或提取输出数据。因此，保护从电路XG3、XG4到电路FP的整个过程。
图18表示根据DES算法实现基于块密码的消息认证码算法(例如CMAC(基于密码的消息认证码))的电路CT5。电路CT5包括多个级，每个级包括实现DES初始置换的电路IP、电路XG3、XG4和实现DES或三重DES算法的主加密电路REC。电路IP、REC和FP可以例如是图5的电路PIPM、REC1和PFPM，或者是图14的电路IPM、REC2、FPM。
第一级包括执行将64位初始值IV与64位的第一输入数据块DB1进行组合的XOR运算的电路XG10。最后一级包括接收由最后一级的电路REC提供的数据，并提供输出数据MC的电路FP。第一级的电路XG3、XG4都接收掩码集U。由第一级的电路REC提供的输出数据被提供给下一级的电路XG3、XG4的输入端，电路XG3接收输出数据的右侧部分，电路XG4接收输出数据的左侧部分。下一级的电路IP接收另一个数据块DB2、...DBn。最后一级包括从最后一级的电路REC接收64位输出数据，并提供输出数据MC的电路FP。
图19表示根据一个实施例的布置在诸如塑料卡的便携式介质HD上，并且实现先前描述的保护方法之一的集成电路CT6。所述集成电路包括与上面结合图1描述的集成电路CT相同的单元，并且与后者不同之处在于，协处理器CP1被替换为实现上述的一个和/或其它保护方法的协处理器CP2，协处理器CP2例如采取电路CT1、CT2、CT3、CT4或CT5的形式。因此，根据一个实施例，协处理器CP2被配置为提供结果数据的输出表而非密码运算的单个数据，每个输出表包括密码运算的预期结果，输出表如此以使得输出表中的所有数据包括至少一个第一字，输出表中的第一字具有相同大小并且包括的第一字的所有可能值的出现次数相同。处理器PRC可以被配置为具有掩码表V的访问权限。因此，处理器PRC可以通过将输出集中的任一数据与掩码表V或U中的一个掩码参数进行组合来从输出集导出输出数据，所选择的数据在输出集中具有与在掩码表V或U中选择的掩码参数相同的秩。
协处理器CP2还可以被配置为执行密码运算的一部分。在这种情况下，处理器PRC被配置为产生包括密码运算的结果的结果数据的输出集，每个输出集如此以使得其中的所有数据具有至少一个第一字，所述输出集的所有数据的第一字具有相同大小并形成子集，该子集包括的第一字的所有可能值的出现次数相同。
本文公开的方法还可以通过可由计算机***执行的软件程序来实现。此外，实施方式可以包括分布式处理和并行处理，特别是用于并行处理输入数据集中的多个或所有数据和/或并行提供输出数据集中的多个或所有数据。
本文描述的例示旨在提供各种实施例的结构的一般理解。这些例示并非旨在用作利用其中描述的结构或方法的装置、处理器和***的所有元件和特征的完整描述。通过组合所公开的实施例，在仔细研究本公开时，许多其它实施例或其组合对于所属技术领域的普通技术人员来说可以显而易见。可以从本公开中利用和导出其它实施例，以使得可以在不偏离本公开的范围的情况下进行结构和逻辑上的替换和改变。
此外，本公开和例示被视为示例性的而不是限制性的，并且所附权利要求书旨在覆盖落入说明书的真实精神和范围内的所有此类修改、增强和其它实施例。因此，以下权利要求的范围由权利要求及其等效物的最广泛的允许解释来确定，并且不受以上描述的限定或限制。
引用的参考文献
[1]作者P.C.Kocher，“Timing attacks on implementations of Diffie-Hellman,RSA,DSS,and other systems”，Neal Koblitz编辑，Advances in Cryptology-CRYPTO'96，计算机科学讲义第1109卷，第104-113页，Springer，1996年。
[2]作者P.C.Kocher、J.Jaffe和B.Jun，“Differential Power Analysis”，M.J.Wiener编辑，Advances in Cryptology-CRYPTO'99，计算机科学讲义第1666卷，第388-397页，Springer，1999年。
[3]作者E.Brier、C.Clavier和F.Olivier，“Correlation Power Analysis witha Leakage Model”，M.Joye和J-J.Quisquater编辑，Cryptographic Hardware andEmbedded Systems-CHES 2004，计算机科学讲义第3156卷，第16-29页，Springer，2004年。
[4]作者J.-J.Quisquater，“ElectroMagnetic Analysis(EMA):Measures andCounter-measures for Smart Cards”，Smart Card Programming and Security，Springer Berlin/Heidelberg，第2140、2001卷，第200-210页
[5]作者S.Chari、J.R.Rao和P.Rohatgi，“Template Attacks”，Kaliski Jr.、B.S.、C.K.、Paar、C(编辑)，CHES 2002.LNCS，第2523卷，第172-186页，Springer，Heidelberg(2003年)
[6]作者B.Gierlichs、L.Batina、P.Tuyls和B.Preneel，“Mutual InformationAnalysis”，CHES 2008，LNCS的第5154卷，第426-442页，Springer，2008年
[7]作者Daesung Kwon等人，“New Block Cipher:ARIA”，Information Securityand Cryptology-ICISC 2003，计算机科学系列讲义的第2971卷，第432-445页

Claims (14)

1.一种用于由电路执行位置换运算的方法，所述位置换运算用于混合输入数据的位以获得包括至少两个字的输出数据，所述方法包括：
生成包括掩码参数的第一掩码集，所述掩码集对于所述输入数据的每个字包括一个字列，每个字列包括的一个输入数据字的所有可能值的出现次数相同，所述出现次数与该输入数据字的大小相关；以及
计算包括输出数据的输出集，所述输出数据由将所述位置换运算应用于输入集中的每个数据而产生，所述输入集包括由通过异或XOR运算将所述输入数据与所述第一掩码集的每个掩码参数相组合而产生的数据，所述第一掩码集被如此生成，使得：所述输出集包括输出字列，每个输出字列包括的一个输出字的所有可能值的出现次数相同，所述出现次数与该输出字的大小相关。
2.根据权利要求1所述的方法，其中所述第一掩码集的生成包括：
生成所述第一掩码集的第一字列，所述第一字列包括与所述第一字列的字的大小相关的所述第一字列的该字的所有可能值的单次出现；以及
通过将相应函数应用于所述第一列的每个所述字，计算所述第一掩码集的每个其它列，所述函数被如此定义，使得：将所述位置换运算应用于所述第一掩码集提供了包括字列的掩码输出集，每个字列包括的掩码输出集列的一个字的所有可能值的出现次数相同，所述出现次数与所述掩码输出集列的该字的大小相关。
3.根据权利要求2所述的方法，其中随机生成所述掩码集的所述第一字列。
4.根据权利要求1至3中的一项所述的方法，其中所述位置换运算包括复制所述输入数据的位。
5.一种用于根据包括位置换运算的密码算法对输入数据进行加密或解密的方法，其中所述位置换运算根据权利要求1至4中的一项所述的方法被执行。
6.根据权利要求5所述的方法，其中所述密码算法符合数据加密标准DES算法，所述位置换运算包括与DES位扩展运算相组合的DES逆置换运算。
7.根据权利要求5所述的方法，其中所述密码算法符合数据加密标准DES算法并相继地包括：
第一位置换运算，其包括DES位扩展运算并且使用所述第一掩码集被执行；
替换运算，其使用经掩蔽替换表被执行，每个替换表使用通过所述第一位置换运算变换的所述第一掩码集的一个掩码参数作为输入掩码，并且使用通过第二位置换运算变换的第二掩码集的对应掩码参数作为输出掩码；以及
所述第二位置换运算，其包括DES轮置换运算并且使用所述第二掩码集被执行，所述第一掩码集被如此生成，使得：所述第一位置换运算的输出集包括字列，每个列包括的输出集字的所有可能值的出现次数相同，所述出现次数与所述输出集字的大小相关，所述第二掩码集被如此生成，使得：
当通过XOR运算被与所述第一掩码集的相应第一掩码组合时，所述第二掩码集提供掩码输出集，其中所述输出集的每个列包括与经掩蔽输出字列的字的大小相关的所述经掩蔽输出字列的该字的所有可能值的单次出现，以及
所述第二位置换运算的逆运算提供包括字列的输出集，每个列包括的一个输出集字的所有可能值的出现次数相同，所述出现次数与该输出集字的大小相关。
8.根据权利要求7所述的方法，其中所述第一和第二掩码集的生成包括：
生成所述第一掩码集的第一字列，所述第一字列包括与所述第一字列的字的大小相关的所述第一字列的该字的所有可能值的单次出现；
通过将第一函数应用于所述第一掩码集的所述第一字列，计算所述第二掩码集的第一字列；
通过将相应第二位置换函数应用于所述第一掩码集的所述第一列和所述第二掩码集的所述第一列的每个所述字，计算所述第一掩码集和所述第二掩码集的每个其它列，所述位置换函数被如此定义，使得：
被应用于所述第一掩码集的所述第一位置换运算提供了包括字列的第一掩码输出集，每个字列包括的第一掩码输出集列的一个字的所有可能值的出现次数相同，所述出现次数与所述第一掩码输出集列的该字的大小相关，
被应用于所述第二掩码集的所述第二位置换运算提供了包括字列的第二掩码输出集，每个字列包括的第二掩码输出集列的一个字的所有可能值的出现次数相同，所述出现次数与所述第二掩码输出集列的该字的大小相关，
通过XOR运算将所述第一掩码集的每个字列与所述第二掩码集的相应字列组合提供了结果列，所述结果列包括与所述结果列的一个字的大小相关的所述结果列的该字的所有可能值的单次出现。
9.根据权利要求6所述的方法，包括通过XOR运算组合第一和第二轮数据以提供轮输出数据的运算，所述运算被应用以将包括所述第一轮数据的第一轮集的每个数据与包括所述第二轮数据的第二轮集的相同秩处的每个数据相组合，所述第一和第二轮集包括字列，每个字列包括的所述字列的一个字的所有可能值的出现次数相同，所述出现次数与所述字列的该字的大小相关，所述运算的输出集以行和列来布置，每个行或列包括由将所述运算应用于所述第一或第二输入集中的一者的同一数据以及应用于所述第一和第二输入集的中的另一者的所有数据而产生的输出数据，所述方法包括：选择所述输出集的包括所述轮输出数据的数据列，所述数据列包括字输出列，每个输出列包括的所述字输出列的一个字的所有可能值的出现次数相同，所述出现次数与所述字输出列的该字的大小相关。
10.一种电路，其包括处理器并被配置为实现根据权利要求1至9中的一项所述的方法。
11.根据权利要求10所述的电路，包括针对每个经掩蔽替换表执行替换运算的电路。
12.根据权利要求11所述的电路，包括协处理器。
13.一种设备，其包括布置在介质上的根据权利要求10至12所述的电路。
14.一种计算机程序产品，其可加载到计算机存储器中并包括代码部分，当由计算机执行时，所述代码部分配置所述计算机以执行根据权利要求1至9中的一项所述的方法的步骤。
CN201710499945.6A 2016-06-28 2017-06-27 免受侧信道分析的保护方法和设备 Pending CN107547195A (zh)

Applications Claiming Priority (10)

Application Number Priority Date Filing Date Title
EP16176717.3A EP3264667B1 (en) 2016-06-28 2016-06-28 A method for protecting a substitution operation against a side-channel analysis
EP16176716.5 2016-06-28
EP16176718.1 2016-06-28
EP16176721.5 2016-06-28
EP16176721.5A EP3264668B1 (en) 2016-06-28 2016-06-28 A protection method and device against a side-channel analysis
EP16176718.1A EP3264396B1 (en) 2016-06-28 2016-06-28 A method for protecting a substitution operation using a substitution table against a side-channel analysis
EP16176717.3 2016-06-28
EP16176719.9A EP3264397B1 (en) 2016-06-28 2016-06-28 A protection method and device against a side-channel analysis
EP16176716.5A EP3264666B1 (en) 2016-06-28 2016-06-28 A protection method and device against a side-channel analysis
EP16176719.9 2016-06-28

Publications (1)

Publication Number Publication Date
CN107547195A true CN107547195A (zh) 2018-01-05

Family

ID=60675622

Family Applications (5)

Application Number Title Priority Date Filing Date
CN201710499289.XA Pending CN107547189A (zh) 2016-06-28 2017-06-27 免受侧信道分析的保护方法和设备
CN201710499945.6A Pending CN107547195A (zh) 2016-06-28 2017-06-27 免受侧信道分析的保护方法和设备
CN201710499789.3A Pending CN107547194A (zh) 2016-06-28 2017-06-27 免受侧信道分析的保护方法和设备
CN201710499028.8A Pending CN107547193A (zh) 2016-06-28 2017-06-27 使替换运算免受侧信道分析的方法
CN201710499603.4A Pending CN107547190A (zh) 2016-06-28 2017-06-27 用于保护使用替换表的替换运算免受侧信道分析的方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201710499289.XA Pending CN107547189A (zh) 2016-06-28 2017-06-27 免受侧信道分析的保护方法和设备

Family Applications After (3)

Application Number Title Priority Date Filing Date
CN201710499789.3A Pending CN107547194A (zh) 2016-06-28 2017-06-27 免受侧信道分析的保护方法和设备
CN201710499028.8A Pending CN107547193A (zh) 2016-06-28 2017-06-27 使替换运算免受侧信道分析的方法
CN201710499603.4A Pending CN107547190A (zh) 2016-06-28 2017-06-27 用于保护使用替换表的替换运算免受侧信道分析的方法

Country Status (3)

Country Link
US (5) US10439797B2 (zh)
KR (5) KR20180002067A (zh)
CN (5) CN107547189A (zh)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3208789B1 (en) * 2016-02-22 2020-08-05 Eshard Method of protecting a circuit against a side-channel analysis
EP3264311B1 (en) 2016-06-28 2021-01-13 Eshard A protection method and device against a side-channel analysis
CN107547189A (zh) 2016-06-28 2018-01-05 埃沙尔公司 免受侧信道分析的保护方法和设备
US10771235B2 (en) * 2016-09-01 2020-09-08 Cryptography Research Inc. Protecting block cipher computation operations from external monitoring attacks
MX2019006912A (es) * 2016-12-12 2019-10-15 Arris Entpr Llc Criptografia de caja blanca fuerte.
US10680798B2 (en) * 2017-02-15 2020-06-09 Nxp Usa, Inc. Masking storage transfer to protect against attacks
DE102017002153A1 (de) * 2017-03-06 2018-09-06 Giesecke+Devrient Mobile Security Gmbh Übergang von einer booleschen Maskierung zu einer arithmetischen Maskierung
US10567159B2 (en) * 2017-06-07 2020-02-18 Nxp B.V. CMAC computation using white-box implementations with external encodings
CN108155984B (zh) * 2017-12-29 2020-10-02 北京理工大学 一种基于能量分析的密码算法簇逆向工程分析方法
FR3078464A1 (fr) * 2018-02-26 2019-08-30 Stmicroelectronics (Rousset) Sas Procede et circuit de mise en oeuvre d'une table de substitution
FR3078463A1 (fr) * 2018-02-26 2019-08-30 Stmicroelectronics (Rousset) Sas Procede et dispositif de realisation d'operations en table de substitution
US11218291B2 (en) * 2018-02-26 2022-01-04 Stmicroelectronics (Rousset) Sas Method and circuit for performing a substitution operation
US10778407B2 (en) * 2018-03-25 2020-09-15 Nuvoton Technology Corporation Multiplier protected against power analysis attacks
DE102018107114A1 (de) * 2018-03-26 2019-09-26 Infineon Technologies Ag Seitenkanalgehärtete Operation
US10824718B2 (en) * 2018-07-05 2020-11-03 Nxp B.V. Shuffling mechanism for shuffling an order of data blocks in a data processing system
CN109495242A (zh) * 2018-11-20 2019-03-19 上海安路信息科技有限公司 一种数据加密方法及数据加密设备
CN109951268B (zh) * 2019-02-18 2020-12-22 吉林大学珠海学院 基于位置换和位变换的加密解密方法和装置
US10738446B1 (en) 2019-08-12 2020-08-11 Sterilumen, Inc. Drain disinfecting device and method of installing the same
US11788265B2 (en) 2019-08-12 2023-10-17 Sterilumen, Inc. Interchangeable drain disinfecting device with UV source irradiation optimization
US11507699B2 (en) * 2019-09-27 2022-11-22 Intel Corporation Processor with private pipeline
KR102157219B1 (ko) * 2019-10-31 2020-09-17 국민대학교산학협력단 경량 블록 암호화에 대한 고차 부채널 공격에 대응하는 방법 및 이를 이용한 장치
US11632231B2 (en) * 2020-03-05 2023-04-18 Novatek Microelectronics Corp. Substitute box, substitute method and apparatus thereof
CN113595717B (zh) * 2020-04-30 2023-10-17 比亚迪股份有限公司 Ecb模式分组加密方法和解密方法及控制装置和车辆
JP7314108B2 (ja) * 2020-08-27 2023-07-25 株式会社東芝 暗号処理装置、暗号処理方法およびプログラム
EP3975470A1 (en) * 2020-09-25 2022-03-30 Thales DIS France SA Method for securing an execution of an algorithm of a cryptographic process

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001008012A1 (en) * 1999-07-26 2001-02-01 Motorola Inc. Method and apparatus for preventing information leakage attacks on a microelectronic assembly
US20060056622A1 (en) * 2004-09-15 2006-03-16 Stmicroelectronics S.A. Protection of a DES algorithm
US20090074181A1 (en) * 2004-07-22 2009-03-19 Herve Pelletier Method and device for executing crytographic calculation
US20110055591A1 (en) * 2007-12-13 2011-03-03 Oberthur Technologies Method for cryptographic data processing, particularly using an s box, and related device and software
US20120250854A1 (en) * 2009-01-20 2012-10-04 Institut Telecom-Telecom Paristech Cryptography circuit protected against observation attacks, in particular of a high order
CN103647639A (zh) * 2013-12-03 2014-03-19 北京中电华大电子设计有限责任公司 一种对称密码算法抵抗侧信道分析的方法
CN103647638A (zh) * 2013-12-03 2014-03-19 北京中电华大电子设计有限责任公司 一种抵抗侧信道攻击的des掩码方法
CN103795527A (zh) * 2014-03-03 2014-05-14 重庆大学 防止基于功耗分析攻击aes算法的软件掩码防护方案
US20140351603A1 (en) * 2012-01-11 2014-11-27 Inside Secure Encryption process protected against side channel attacks
EP2940917A1 (en) * 2014-04-28 2015-11-04 Nxp B.V. Behavioral fingerprint in a white-box implementation

Family Cites Families (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6182266B1 (en) * 1997-09-12 2001-01-30 Lucent Technologies, Inc. Self-auditing protection method for sorted arrays
JP2002519722A (ja) * 1998-06-03 2002-07-02 クリプターグラフィー リサーチ インコーポレイテッド スマートカードおよび他の暗号システム用の、漏洩を最小に抑える、改良ｄｅｓおよび他の暗号プロセス
CA2327911A1 (en) * 2000-12-08 2002-06-08 Cloakware Corporation Obscuring functions in computer software
JP4596686B2 (ja) * 2001-06-13 2010-12-08 富士通株式会社 Ｄｐａに対して安全な暗号化
US20040202317A1 (en) * 2002-12-20 2004-10-14 Victor Demjanenko Advanced encryption standard (AES) implementation as an instruction set extension
CN100565445C (zh) 2004-01-27 2009-12-02 Nxp股份有限公司 对功率分析攻击的防护
US7924057B2 (en) * 2004-02-13 2011-04-12 The Regents Of The University Of California Logic system for DPA resistance and/or side channel attack resistance
WO2005107138A1 (fr) * 2004-03-29 2005-11-10 Stmicroelectronics Sa Processeur d'execution d'un algorithme de type aes
ATE345620T1 (de) 2004-05-24 2006-12-15 Research In Motion Ltd Tabellenmaskierung zur beständigkeit gegen angriffe durch analyse der leistungsaufnahme.
US7848514B2 (en) * 2004-05-24 2010-12-07 Research In Motion Limited Table masking for resistance to power analysis attacks
DE102004061312B4 (de) * 2004-12-20 2007-10-25 Infineon Technologies Ag Vorrichtung und Verfahren zum Detektieren eines potentiellen Angriffs auf eine kryptographische Berechnung
KR100725169B1 (ko) * 2005-01-27 2007-06-04 삼성전자주식회사 전력 분석 공격에 안전한 논리 연산 장치 및 방법
GB2443355B (en) * 2005-01-27 2008-08-06 Samsung Electronics Co Ltd Cryptographic logic circuits and method of performing logic operations
JP4823904B2 (ja) * 2005-03-31 2011-11-24 パナソニック株式会社 データ暗号化装置及びデータ暗号化方法
DE602005002349T2 (de) * 2005-05-10 2008-01-17 Research In Motion Ltd., Waterloo Schlüsselmaskierung für kryptographische Prozesse
US7716502B2 (en) 2005-08-24 2010-05-11 Radu Muresan Current flattening and current sensing methods and devices
FR2893796B1 (fr) * 2005-11-21 2008-01-04 Atmel Corp Procede de protection par chiffrement
ATE476803T1 (de) * 2006-03-07 2010-08-15 Research In Motion Ltd Tabellenteilung für kryptografische verfahren
KR100837270B1 (ko) * 2006-06-07 2008-06-11 삼성전자주식회사 스마트 카드 및 그것의 데이터 보안 방법
US8422668B1 (en) * 2006-12-15 2013-04-16 Spansion Llc Table lookup operation on masked data
DE102007007699A1 (de) * 2007-02-09 2008-08-14 IHP GmbH - Innovations for High Performance Microelectronics/Institut für innovative Mikroelektronik Reduktion von Seiten-Kanal-Informationen durch interagierende Krypto-Blocks
US8538015B2 (en) * 2007-03-28 2013-09-17 Intel Corporation Flexible architecture and instruction for advanced encryption standard (AES)
JP2008252299A (ja) * 2007-03-29 2008-10-16 Hitachi Ltd 暗号処理システム及び暗号処理方法
US7970129B2 (en) * 2007-04-19 2011-06-28 Spansion Llc Selection of a lookup table with data masked with a combination of an additive and multiplicative mask
US8553877B2 (en) * 2007-10-01 2013-10-08 Blackberry Limited Substitution table masking for cryptographic processes
JP5229315B2 (ja) * 2008-03-31 2013-07-03 富士通株式会社 共通鍵暗号機能を搭載した暗号化装置及び組込装置
JP5300428B2 (ja) * 2008-11-13 2013-09-25 ルネサスエレクトロニクス株式会社 演算装置及び演算処理方法
JP5268609B2 (ja) * 2008-12-09 2013-08-21 株式会社東芝 暗号処理装置及び演算方法
EP2363974A1 (en) * 2010-02-26 2011-09-07 Research In Motion Limited Variable table masking for cryptographic processes
US9274976B2 (en) * 2010-11-05 2016-03-01 Apple Inc. Code tampering protection for insecure environments
US9331848B1 (en) * 2011-04-29 2016-05-03 Altera Corporation Differential power analysis resistant encryption and decryption functions
JP5711681B2 (ja) * 2012-03-06 2015-05-07 株式会社東芝 暗号処理装置
FR2990034B1 (fr) * 2012-04-25 2014-04-25 Inside Secure Procede de controle de redondance cyclique protege contre une attaque par canal auxiliaire
FR2995111B1 (fr) * 2012-09-04 2015-07-24 Morpho Protection contre canaux auxiliaires
DE102012018924A1 (de) * 2012-09-25 2014-03-27 Giesecke & Devrient Gmbh Seitenkanalgeschützte Maskierung
US9959429B2 (en) * 2013-03-15 2018-05-01 Cryptography Research, Inc. Asymmetrically masked multiplication
US9569616B2 (en) 2013-12-12 2017-02-14 Cryptography Research, Inc. Gate-level masking
EP2884387B1 (en) * 2013-12-13 2016-09-14 Thomson Licensing Efficient modular addition resistant to side-channel attacks
US10313128B2 (en) * 2014-08-29 2019-06-04 The Boeing Company Address-dependent key generator by XOR tree
US9485088B2 (en) * 2014-10-31 2016-11-01 Combined Conditional Access Development And Support, Llc Systems and methods for dynamic data masking
US10699030B2 (en) * 2014-12-30 2020-06-30 Cryptography Research Inc. Determining cryptographic operation masks for improving resistance to external monitoring attacks
CN104618094B (zh) * 2015-01-28 2015-12-30 山东华翼微电子技术股份有限公司 一种增强抗攻击能力的密码Mask方法
US20160269175A1 (en) 2015-03-09 2016-09-15 Qualcomm Incorporated Cryptographic cipher with finite subfield lookup tables for use in masked operations
CN104967509B (zh) * 2015-05-05 2018-05-18 国家密码管理局商用密码检测中心 一种轮输出为算术掩码的zuc序列密码算法掩码防护方法
CN104811295A (zh) * 2015-05-05 2015-07-29 国家密码管理局商用密码检测中心 一种对具备掩码防护的祖冲之密码算法进行侧信道能量分析方法
US20170230171A1 (en) * 2015-08-25 2017-08-10 Massachusetts Institute Of Technology System and method of masking and computing on masked data in a data store
FR3040513B1 (fr) * 2015-09-02 2018-11-16 Stmicroelectronics (Rousset) Sas Protection d'un algorithme de rijndael
FR3040515B1 (fr) * 2015-09-02 2018-07-27 St Microelectronics Rousset Verification de la resistance d'un circuit electronique a des attaques par canaux caches
US10027640B2 (en) * 2015-09-22 2018-07-17 Qualcomm Incorporated Secure data re-encryption
US9794062B2 (en) 2015-10-08 2017-10-17 The Boeing Company Scrambled tweak mode of blockciphers for differential power analysis resistant encryption
EP3208789B1 (en) 2016-02-22 2020-08-05 Eshard Method of protecting a circuit against a side-channel analysis
FR3048086B1 (fr) 2016-02-22 2018-03-02 Eshard Procede de test de la resistance d'un circuit a une analyse par canaux auxiliaires
CN107547189A (zh) 2016-06-28 2018-01-05 埃沙尔公司 免受侧信道分析的保护方法和设备

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001008012A1 (en) * 1999-07-26 2001-02-01 Motorola Inc. Method and apparatus for preventing information leakage attacks on a microelectronic assembly
US20090074181A1 (en) * 2004-07-22 2009-03-19 Herve Pelletier Method and device for executing crytographic calculation
US20060056622A1 (en) * 2004-09-15 2006-03-16 Stmicroelectronics S.A. Protection of a DES algorithm
US20110055591A1 (en) * 2007-12-13 2011-03-03 Oberthur Technologies Method for cryptographic data processing, particularly using an s box, and related device and software
US20120250854A1 (en) * 2009-01-20 2012-10-04 Institut Telecom-Telecom Paristech Cryptography circuit protected against observation attacks, in particular of a high order
US20140351603A1 (en) * 2012-01-11 2014-11-27 Inside Secure Encryption process protected against side channel attacks
CN103647639A (zh) * 2013-12-03 2014-03-19 北京中电华大电子设计有限责任公司 一种对称密码算法抵抗侧信道分析的方法
CN103647638A (zh) * 2013-12-03 2014-03-19 北京中电华大电子设计有限责任公司 一种抵抗侧信道攻击的des掩码方法
CN103795527A (zh) * 2014-03-03 2014-05-14 重庆大学 防止基于功耗分析攻击aes算法的软件掩码防护方案
EP2940917A1 (en) * 2014-04-28 2015-11-04 Nxp B.V. Behavioral fingerprint in a white-box implementation

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
BENEDIKT GIERLICHS等: "Mutual Information Analysis A Generic Side-Channel Distinguisher", 《HTTPS://WEBVPN.NEU.EDU.CN/HTTPS/77726476706E69737468656265737421FCFE4F976923784277068EA98A1B203A54/CONTENT/PDF/10.1007%2F978-3-540-85053-3_27.PDF》 *
TSUNATO NAKAI, MEGUMI SHIBATANI等: "Side-Channel Attack Resistant AES Cryptographic Circuits with ROM reducing Address-Dependent EM Leaks", 《IEEE》 *
陈佳哲，李贺鑫，王亚楠，王宇航: "运用t检验评估3DES算法的侧信道信息泄露", 《清华大学学报（自然科学版）》 *

Also Published As

Publication number Publication date
US10491372B2 (en) 2019-11-26
US10439796B2 (en) 2019-10-08
US10581588B2 (en) 2020-03-03
CN107547194A (zh) 2018-01-05
US20170373829A1 (en) 2017-12-28
KR20180002069A (ko) 2018-01-05
US10439797B2 (en) 2019-10-08
KR20180002066A (ko) 2018-01-05
US20170373830A1 (en) 2017-12-28
CN107547190A (zh) 2018-01-05
US10644873B2 (en) 2020-05-05
KR20180002067A (ko) 2018-01-05
US20170373832A1 (en) 2017-12-28
CN107547193A (zh) 2018-01-05
KR20180002065A (ko) 2018-01-05
KR20180002071A (ko) 2018-01-05
US20170373838A1 (en) 2017-12-28
CN107547189A (zh) 2018-01-05
US20170373831A1 (en) 2017-12-28

Similar Documents

Publication Publication Date Title
CN107547195A (zh) 免受侧信道分析的保护方法和设备
Groß et al. Domain-oriented masking: Compact masked hardware implementations with arbitrary protection order
CN101206816B (zh) 运算处理装置和运算处理控制方法
CN105051677B (zh) 用共享随机比特进行掩码
CN107104785A (zh) 测试电路对侧信道分析的抵抗力的方法
CN102970132B (zh) 一种防止对分组算法进行功耗分析和电磁辐射分析的防护方法
CN105406957B (zh) 保护密码设备对抗实现攻击
CN106487499A (zh) Rijndael算法的保护
CN104301095A (zh) Des轮运算方法和电路
Wang et al. Exploration of benes network in cryptographic processors: A random infection countermeasure for block ciphers against fault attacks
CN108650072A (zh) 一种支持多种对称密码算法芯片及其抗攻击电路实现方法
CN108123792A (zh) 一种sm4算法电路的功耗加扰方法
Bae et al. Differential fault analysis on AES by round reduction
Jahanbani et al. DPA protected implementation of OCB and COLM authenticated ciphers
Ghellar et al. A novel AES cryptographic core highly resistant to differential power analysis attacks
杨亚涛 et al. WBZUC: novel white-box ZUC-128 stream cipher
EP3264668B1 (en) A protection method and device against a side-channel analysis
Guo et al. Differential power analysis on dynamic password token based on SM3 algorithm, and countermeasures
EP3264397B1 (en) A protection method and device against a side-channel analysis
Cherif et al. Evaluation of white-box and grey-box Noekeon implementations in FPGA
Farmani Threshold Implementations of the Present Cipher
EP3264667B1 (en) A method for protecting a substitution operation against a side-channel analysis
EP3264666B1 (en) A protection method and device against a side-channel analysis
Sahoo et al. Unleashing the Power of Differential Fault Attacks on QARMAv2
Olowofela et al. DEVELOPMENT AND TESTING OF THREE-PHASE AUTOMATIC PHASE DISCRIMINATOR

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20180105