CN107526223A - 显示面板 - Google Patents

Abstract

公开了一种显示面板，该显示面板包括多个像素、多条数据线、多条栅极线、栅极驱动器和多个端子。多个像素形成多个像素行和多个像素列。多条数据线在与像素列平行的第一方向上延伸。每条数据线连接至包括在单个像素行中的至少两个相邻的像素。多条栅极线在与多个像素行平行的第二方向上延伸。栅极线各自连接至包括在单个像素行中的至少一个像素。在两个相邻的像素行之间设置至少两条栅极线。栅极驱动器生成信号以驱动多条栅极线。多个端子接收栅极信号以将栅极信号传输到多条栅极线。端子中的一些通过交叉联接结构与一些栅极线连接。

Description

显示面板

技术领域

本公开大体涉及显示图像，并且更具体地涉及显示面板以及包括显示面板的显示装置。

背景技术

液晶显示装置是近年来广泛使用的一种平板显示器(FPD)。例如，FPD可包括但不限于液晶显示器(LCD)、等离子体显示面板(PDP)和有机发光显示器(OLED)。

显示装置包括显示面板，在显示面板中，多个像素连接至形成在显示面板上的相应栅极线以及与栅极线交叉的相应数据线。还提供了电路，例如，配置为将栅极信号输出到栅极线的栅极驱动器电路和配置为将数据信号输出到数据线的数据驱动器电路。设计有减少数量的数据线的显示面板趋向于显示更高质量的图像并且更可靠地工作。

发明内容

因此，本发明构思的至少一个示例性实施方式提供了能够在没有过多设计变化的情况下提高显示质量的显示面板。

本发明构思的至少一个示例性实施方式提供了包括该显示面板的显示装置。

根据本发明构思的示例性实施方式，显示面板包括：多个像素，排列成包括多个像素行和多个像素列的矩阵，其中，多个像素中的每个像素具有短边和比短边长的长边；多条数据线，沿像素的短边在与多个像素列基本平行的第一方向上延伸，每条数据线连接至包括在单个像素行中的至少两个相邻的像素。多条栅极线在与多个像素行平行的第二方向上延伸。每个栅极线连接至包括在单个像素行中的至少一个像素。栅极线中的至少两条设置在两个相邻的像素行之间。栅极驱动器生成用于驱动多条栅极线的多个栅极信号。多个端子接收多个栅极信号以将多个栅极信号传输到多条栅极线。端子中的一些通过交叉联接结构连接至栅极线中的一些。

在本发明构思的示例性实施方式中，多条栅极线可包括例如在第一方向上顺序地布置的第一栅极线、第二栅极线、第三栅极线、第四栅极线、第五栅极线和第六栅极线。多个端子可包括分别顺序地接收多个栅极信号之中的第一栅极信号、第二栅极信号、第三栅极信号、第四栅极信号、第五栅极信号和第六栅极信号的第一端子、第二端子、第三端子、第四端子、第五端子和第六端子。第一端子可连接至第一栅极线，第二端子可连接至第三栅极线，第三端子可连接至第五栅极线，第四端子可连接至第二栅极线，第五端子可连接至第四栅极线，并且第六端子可连接至第六栅极线。

在本发明构思的示例性实施方式中，显示面板还可包括第一连接图案、第二连接图案、第三连接图案、第四连接图案、第五连接图案和第六连接图案。第一连接图案可将例如第一端子与第一栅极线连接。第二连接图案可将第二端子与第三栅极线连接。第三连接图案可将连接至第三端子的布线与第五栅极线连接。第四连接图案可将第四端子与第二栅极线连接。第五连接图案可将第五端子与第四栅极线连接。第六连接图案可将第六端子与第六栅极线连接。第二连接图案可与第二栅极线重叠，并且第四五连接图案和第五连接图案可与连接至第三端子的布线重叠。

在本发明构思的示例性实施方式中，多个像素可包括第一像素和第二像素、第三像素和第四像素以及第五像素和第六像素。第一像素和第二像素以彼此相邻、可包括在多个像素行之中的第一像素行中并且可分别连接至第一栅极线和第二栅极线。第三像素和第四像素例如可彼此相邻、可与第一像素和第二像素相邻、可包括在多个像素行之中与第一像素行相邻的第二像素行中并且可分别连接至第三栅极线和第四栅极线。第五像素和第六像素例如可彼此相邻、可与第三像素和第四像素相邻、可包括在多个像素行之中与第二像素行相邻的第三像素行中并且可分别连接至第五栅极线和第六栅极线。

在本发明构思的示例性实施方式中，在用于显示第一帧图像的第一帧周期期间，第一栅极信号至第六栅极信号可例如按照第一栅极信号、第二栅极信号、第三栅极信号、第四栅极信号、第五栅极信号和第六栅极信号的次序顺序地激活，并且第一像素至第六像素可基于激活的第一栅极信号至第六栅极信号例如按照第一像素、第三像素、第五像素、第二像素、第四像素和第六像素的次序顺序地驱动。

在本发明构思的示例性实施方式中，第一栅极信号至第六栅极信号可在至少两个连续或相继的水平周期期间具有导通电平，并且第一栅极信号至第六栅极信号的激活周期可彼此部分地重叠。在另一示例性实施方式中，导通电平包括至少六个连续或相继的水平周期。

在本发明构思的示例性实施方式中，第一栅极信号至第六栅极信号的激活周期可彼此部分地重叠。

在本发明构思的示例性实施方式中，在用于在第一帧周期之后显示第二帧图像的第二帧周期期间，第一栅极信号至第六栅极信号可例如按照第四栅极信号、第五栅极信号、第六栅极信号、第一栅极信号、第二栅极信号和第三栅极信号的次序顺序地激活，并且第一像素至第六像素可基于激活的第一栅极信号至第六栅极信号例如按照第二像素、第四像素、第六像素、第一像素、第三像素和第五像素的次序顺序地驱动。

在本发明构思的示例性实施方式中，第二栅极线和第三栅极线可设置在第一像素行和第二像素行之间。第四栅极线和第五栅极线可设置在第二像素行和第三像素行之间。

在本发明构思的示例性实施方式中，第一栅极线和第二栅极线可设置在第一像素行和第二像素行之间。第三栅极线和第四栅极线可设置在第二像素行和第三像素行之间。

在本发明构思的示例性实施方式中，多条数据线可包括彼此相邻的第一数据线和第二数据线。第一像素、第二像素、第五像素和第六像素可连接至第一数据线，并且第三像素和第四像素可连接至第二数据线。

在本发明构思的示例性实施方式中，多条栅极线可包括在第一方向上顺序地布置的第一至6×n栅极线，其中，n是等于或大于2的自然数。多个端子可包括第一至6×n端子，该第一至6×n端子例如分别顺序地接收多个栅极信号之中的第一栅极信号至第6×n栅极信号。第一端子至第6×n端子之中的第k端子可以连接至第(2k-1)栅极线，其中，k是等于或大于1且等于或小于3×n的自然数。第一至6×n端子之中的第m端子可连接至2×(m-3n)栅极线，其中，m是等于或大于(3n+1)且等于或小于6×n的自然数。

在本发明构思的示例性实施方式中，多个像素可布置在显示面板的显示区域中。此外，栅极驱动器和多个端子可设置在围绕显示面板的显示区域的周边区域中。

根据本发明构思的示例性实施方式，显示装置包括栅极驱动器和显示面板。栅极驱动器可生成多个栅极信号。显示面板连接至栅极驱动器。显示面板包括多个像素、多条数据线、多条栅极线和多个端子。多个像素布置成形成多个像素行和多个像素列。多条数据线可在与多个像素列平行的第一方向上延伸。每条数据线可连接至包括在单个像素行中的至少两个相邻的像素。多条栅极线在与多个像素行平行的第二方向上延伸并且由多个栅极信号驱动。每条栅极线连接至包括在单个像素行中的至少一个像素。栅极线中的至少两条可设置在两个相邻的像素行之间。多个端子接收多个栅极信号以将多个栅极信号传输到多条栅极线。端子中的一些可通过交叉联接结构连接至栅极线中的一些。

在本发明构思的示例性实施方式中，多条栅极线可包括在第一方向上顺序地布置的第一栅极线、第二栅极线、第三栅极线、第四栅极线、第五栅极线和第六栅极线。多个端子可包括例如分别顺序地接收多个栅极信号之中的第一栅极信号、第二栅极信号、第三栅极信号、第四栅极信号、第五栅极信号和第六栅极信号的第一端子、第二端子、第三端子、第四端子、第五端子和第六端子。第一端子可连接至第一栅极线，第二端子可连接至第三栅极线，第三端子可连接至第五栅极线，第四端子可连接至第二栅极线，第五端子可连接至第四栅极线，并且第六端子可连接至第六栅极线。

在本发明构思的示例性实施方式中，显示面板还可包括第一连接图案、第二连接图案、第三连接图案、第四连接图案、第五连接图案和第六连接图案。

第一连接图案可将第一端子与第一栅极线连接。第二连接图案可将第二端子与第三栅极线连接。第三连接图案可将连接至第三端子的布线与第五栅极线连接。第四连接图案可将第四端子与第二栅极线连接。第五连接图案可将第五端子与第四栅极线连接。第六连接图案可将第六端子与第六栅极线连接。第二连接图案可与第二栅极线重叠，并且第四连接图案和第五连接图案可与连接至第三端子的布线重叠。

在本发明构思的示例性实施方式中，多个像素可包括第一像素和第二像素、第三像素和第四像素以及第五像素和第六像素。第一像素和第二像素可彼此相邻、可包括在多个像素行之中的第一像素行中并且可分别连接至第一栅极线和第二栅极线。第三像素和第四像素可彼此相邻、可与第一像素和第二像素相邻、可包括在多个像素行之中与第一像素行相邻的第二像素行中并且可分别连接至第三栅极线和第四栅极线。第五像素和第六像素可彼此相邻、可与第三像素和第四像素相邻、可包括在多个像素行之中与第二像素行相邻的第三像素行中并且可分别连接至第五栅极线和第六栅极线。

在本发明构思的示例性实施方式中，在用于显示第一帧图像的第一帧周期期间，第一栅极信号至第六栅极信号可按照第一栅极信号、第二栅极信号、第三栅极信号、第四栅极信号、第五栅极信号和第六栅极信号的次序顺序地激活，并且第一像素至第六像素可基于激活的第一栅极信号至第六栅极信号按照第一像素、第三像素、第五像素、第二像素、第四像素和第六像素的次序顺序地驱动。

在本发明构思的示例性实施方式中，在用于在第一帧周期之后显示第二帧图像的第二帧周期期间，第一栅极信号至第六栅极信号可按照第四栅极信号、第五栅极信号、第六栅极信号、第一栅极信号、第二栅极信号和第三栅极信号的次序顺序地地激活，并且第一像素至第六像素可基于激活的第一栅极信号至第六栅极信号按照第二像素、第四像素、第六像素、第一像素、第三像素和第五像素的次序顺序地驱动。

在本发明构思的示例性实施方式中，第二栅极线和第三栅极线可设置在第一像素行和第二像素行之间，第四栅极线和第五栅极线可设置在第二像素行和第三像素行之间。或者，第一栅极线和第二栅极线可设置在第一像素行和第二像素行之间，并且第三栅极线和第四栅极线可设置在第二像素行和第三像素行之间。

在本发明构思的示例性实施方式中，多条栅极线可包括在第一方向上顺序地布置的第一至6×n栅极线，其中，n是等于或大于2的自然数。多个端子可包括第一端子至第6×n端子，第一端子至第6×n端子分别顺序地接收多个栅极信号之中的第一栅极信号至第6×n栅极信号。第一端子至第6×n端子之中的第k端子可连接至第(2k-1)栅极线，其中k是等于或大于1且等于或小于3×n的自然数。第一端子至第6×n端子之中的第m端子可连接至第2×(m-3n)栅极线，其中m是等于或大于(3n+1)且等于或小于6×n的自然数。

在本发明构思的示例性实施方式中，显示面板可包括：多个像素，其中，每个像素具有包括短边的第一侧和包括与短边基本垂直的长边的第二侧，多个像素排列成包括多个像素行和多个像素列的矩阵；多条数据线，在与像素的短边方向基本平行的方向上延伸，并且每条数据线连接至多个像素行之一中的至少两个相邻的像素；以及多条栅极线，基本平行于像素的长边方向延伸，每条栅极线连接至包括在单个像素行中的至少一个像素，并且栅极线中的至少两条设置在两个相邻的像素行之间。

在本发明构思的示例性实施方式中，多个端子可配置为接收多个栅极信号以将多个栅极信号传输至多条栅极线，其中多个端子中的一个或多个分别通过交叉联接结构与多条栅极线中的一个或多个连接。

在本发明构思的示例性实施方式中，多条栅极线可包括在短边方向上顺序地布置的至少六条栅极线。

在根据本发明构思的示例性实施方式的显示面板和显示装置中，数据线可在与每个像素的短边平行的方向上延伸，并且因此可减少数据线的数量。此外，单个数据线可由包括在单个像素行中的至少两个相邻的像素共享，并且因此也可减少数据线的数量。此外，在具有减少数据线数量的配置的显示面板和显示装置中，端子中的一些可通过交叉联接结构连接至栅极线中的一些，并且因此可在没有过多设计变化的情况下有效地改变栅极线的驱动顺序。

附图说明

根据以下结合附图做出的详细描述，将更清晰地理解本发明构思的说明性的、非限制性的示例性实施方式。

图1和图2是示出根据本发明构思的示例性实施方式的显示装置的框图，其中，图2还包括图1的设置在显示面板中的栅极驱动器，并且图2的显示装置还包括两个PCB。

图3是示出根据本发明构思的示例性实施方式的显示面板的一部分的示例的视图。

图4A是图3中显示面板的端子与栅极线的连接结构的示例的平面图。

图4B是沿图4A中的线I-I'截取的剖视图。

图5A是图3中显示面板的端子与栅极线的连接结构的另一示例的平面图。

图5B是沿图5A中的线II-II'截取的剖视图。

图6A、图6B是用于描述根据本发明构思的示例性实施方式的显示面板以分别不同的栅极信号顺序被顺序地激活的操作的视图。

图7A和图7B是显示面板根据图6A和图6B的操作的图示，其中，所述操作具有基于预充电驱动方案的附加操作。

图8、图9、图10和图11是示出根据本发明构思的示例性实施方式的显示面板的一部分的布置的相应示例的视图。

具体实施方式

下面将参照示出了实施方式的附图更充分地描述本发明构思的多个实施方式。然而，本发明构思可以以多种不同的形式实施，并且不应被解释为限于本文所阐述的实施方式。在本申请中相同的附图标记表示相同的元件。

图1和图2是示出根据本发明构思的示例性实施方式的显示装置的框图。

参照图1，显示装置10可包括显示面板100、时序控制器200、栅极驱动器300和数据驱动器400。

显示面板100基于输出图像数据DAT来操作(例如，显示图像)。显示面板100包括多个像素PX、多条数据线DL、多条栅极线GL和多个端子120。

多个像素PX排列成形成多个像素行PR和多个像素列PC。例如，如图1中所示,多个像素PX可以以矩阵形式排列。每个像素行PR在第一方向DR1上形成(例如，可延伸)，并且每个像素列PC在与第一方向DR1交叉(例如，基本上垂直)的第二方向DR2上形成(例如，可延伸)。例如，第一方向DR1可以与每个像素PX的相对长的边平行，并且可称为每个像素PX的“长边”方向。第二方向DR2可以与每个像素PX的相对短的边平行，并且可称为每个像素PX的“短边”方向。每个像素PX可电连接至栅极线GL中的相应一条和数据线DL中的相应一条。

继续参照图1，多条数据线DL中的每条在与多个像素列PC平行的第二方向DR2上延伸。多条数据线DL通过由数据驱动器400生成的多个数据电压驱动。数据线DL中的每条连接至包括在单个像素行PR中的至少两个相邻的像素PX。例如，多条数据线DL可布置成每条数据线DL用于至少两个像素列PC中的每个。单个数据线DL可以由单个像素行PR中的至少两个相邻的像素PX共享，并且然后单个像素行PR中的至少两个相邻的像素PX可通过单个数据线DL接收数据电压。

多条栅极线GL中的每条在与多个像素行PR平行的第一方向DR1上延伸。多条栅极线GL通过由栅极驱动器300生成的多个栅极信号驱动。例如，每条栅极线GL连接至包括在单个像素行PR中的至少一个像素PX，并且栅极线GL中的至少两条设置在两个相邻的像素行PR之间。例如，包括在单个像素行PR中的像素PX可连接至至少两个相邻的栅极线GL，并且然后可通过至少两个相邻的栅极线GL接收栅极信号。

多个端子120从栅极驱动器300接收多个栅极信号，以将多个栅极信号传输到多条栅极线GL。每个端子120电连接至栅极线GL中的相应的一条，并且端子120中的一些通过交叉联接结构连接至栅极线GL中的一些。将参照图3、图4A、图4B和其它示例图描述根据示例性实施方式的交叉联接结构。

在本发明构思的一些示例性实施方式中，多个像素PX可设置在显示面板100的显示区域中，并且多个端子120可设置在显示面板100的周边区域中。周边区域可部分地或完全地围绕显示区域。例如，多个端子120可设置在显示面板100的周边区域中，并且可与显示面板100的第一侧(例如，在左侧上相对短的边)相邻。

时序控制器200控制显示面板100、栅极驱动器300和数据驱动器400的操作。时序控制器200从外部设备(例如，主机或图形处理器)接收输入图像数据IDAT和输入控制信号ICONT。输入图像数据IDAT可包括用于多个像素PX的多个像素数据。输入控制信号ICONT可包括主时钟信号、数据使能信号、垂直同步信号、水平同步信号等。

时序控制器200例如可基于输入图像数据IDAT生成输出图像数据DAT。例如，时序控制器200可选择性对输入图像数据IDAT执行图像质量补偿、点补偿、自适应颜色校正(ACC)和/或动态电容补偿(DCC)以生成输出图像数据DAT。时序控制器200可基于输入控制信号ICONT生成第一控制信号GCONT和第二控制信号DCONT。例如，第一控制信号GCONT可包括例如垂直起始信号、栅极时钟信号等。第二控制信号DCONT可包括例如水平起始信号、数据时钟信号、极性控制信号、数据加载信号等。

继续参照图1，栅极驱动器300基于第一控制信号GCONT生成用于驱动栅极线GL的多个栅极信号。例如，栅极驱动器300可通过栅极线GL将栅极信号顺序地提供给显示面板100。例如，栅极驱动器300可包括诸如存储器的结构(例如多个移位寄存器)。

数据驱动器400基于输出图像数据DAT(例如，数字数据)和第二控制信号DCONT生成用于驱动数据线DL的多个数据电压(例如，模拟电压)。例如，数据驱动器400可通过数据线DL将数据电压顺序地提供给显示面板100中的多条线(例如，水平线)。例如，数据驱动器400可包括诸如移位寄存器、数据锁存器、模拟数字转换器和输出缓冲器的结构。

参照图2，显示装置10a可包括显示面板100a、时序控制器200、栅极驱动器300a和数据驱动器400。显示装置10a还可包括印刷电路板(PCB)201和/或柔性PCB(FPCB)401。

图2的显示装置10a可与图1的显示装置10基本上类似。然而，图2中的栅极驱动器300a包括在图2中的显示面板100a中，并且图2的显示装置10a还包括例如PCB 201和FPCB401。

栅极驱动器300a可为集成在显示面板100a中的非晶硅栅极(ASG)单元。在一些示例性实施方式中，多个像素PX可设置在显示面板100a的显示区域中，并且栅极驱动器300a和多个端子120可设置在显示面板100a的周边区域中。周边区域可围绕显示区域。例如，栅极驱动器300a可设置在周边区域中，并且可以与显示面板100a的第一侧(例如，在左侧上相对短的边)相邻。多个端子120可设置在栅极驱动器300a和显示区域之间的周边区域中。

时序控制器200可例如安装在PCB 201上。数据驱动器400可安装在FPCB 401上。FPCB 401可将PCB 201与显示面板100a电连接。例如，PCB 201和FPCB 401可通过各向异性导电膜(ACF)电连接，并且FPCB 401和显示面板100a可通过ACF电连接。例如，FPCB 401可以与显示面板100a的与显示面板100a的第一侧交叉的第二侧(例如，在上侧上相对长的边)相邻。换句话说，数据驱动器400可以以带载封装(TCP)的形式连接至显示面板100a。

尽管图2示出了显示装置10a包括单个数据驱动器芯片和单个FPCB 401的示例，根据本发明构思的示例性实施方式的显示装置可包括多个数据驱动器芯片。例如，在显示装置包括多个数据驱动器芯片的情况下，其上安装有至少一个数据驱动器芯片的FPCB 401的数量可等于或小于数据驱动器芯片的数量。

尽管未在图2中示出，但是数据驱动器400也可安装在显示面板100a上或集成在显示面板100a中。

在图1和图2中所示的根据示例性实施方式的显示面板100和100a中，数据线DL可在与每个像素PX的短边平行的方向上延伸，并且因此可减少数据线DL的数量。此外，单个数据线DL可由包括在单个像素行PR中的至少两个相邻的像素PX共享，并且因此也可减少数据线DL的数量。此外，在具有减少数据线DL数量的配置的显示面板100和100a中，并且端子120的一些可通过交叉联接结构连接至栅极线GL中的一些，并且因此可在没有过多设计变化的情况下有效地改变栅极线GL的驱动顺序。

图3是示出根据本发明构思的示例性实施方式的显示面板的一部分的示例的视图。

参照图3，显示面板可包括例如：第一栅极线GL1、第二栅极线GL2、第三栅极线GL3、第四栅极线GL4、第五栅极线GL5和第六栅极线GL6；第一数据线DL1和第二数据线DL2；第一像素P11、第二像素P12、第三像素P13、第四像素P14、第五像素P15和第六像素P16；以及第一端子120a、第二端子120b、第三端子120c、第四端子120d、第五端子120e和第六端子120f。第一像素至第六像素P11至P16可形成第一重复像素组RPG1。

第一栅极线至第六栅极线GL1至GL6中的每条可在第一方向DR1上延伸(参见图3)。第一栅极线至第六栅极线GL1至GL6可彼此相邻，并且可在第二方向DR2上顺序地布置。第一数据线DL1和第二数据线DL2中的每条可在第二方向DR2上延伸。第一数据线DL1和第二数据线DL2可彼此相邻，并且可在第一方向DR1上顺序地布置。

第一像素至第六像素P11至P16中的每个可包括在相应的一个像素行和相应的一个像素列中。例如，第一像素P11和第二像素P12可包括在第一像素行中，并且可彼此相邻。第三像素P13和第四像素P14可包括在第二像素行中，并且可彼此相邻。第五像素P15和第六像素P16可包括在第三像素行中，并且可彼此相邻。通过上述布置，第二像素行可以与第一像素行相邻，并且第三像素行可以与第二像素行相邻。第一像素P11、第三像素P13和第五像素P15可包括在第一像素列中。第二像素P12、第四像素P14和第六像素P16例如可包括在与第一像素列相邻的第二像素列中。

第一像素至第六像素P11至P16中的每个可电连接至第一栅极线至第六栅极线GL1至GL6中相应的一条以及第一数据线DL1和第二数据线DL2中相应的一条。例如，第一像素P11和第二像素P12可电连接至第一数据线DL1，并且可分别电连接至第一栅极线GL1和第二栅极线GL2。第三像素P13和第四像素P14可电连接至第二数据线DL2，并且可分别电连接至第三栅极线GL3和第四栅极线GL4。第五像素P15和第六像素P16可例如电连接至第一数据线DL1，并且可分别电连接至第五栅极线GL5和第六栅极线GL6。

第一栅极线GL1和第二栅极线GL2可连接至包括在第一像素行中的像素P11和P12。第一栅极线GL1可相对于第一像素行设置在第一侧(例如，上侧)处，并且第二栅极线GL2可相对于第一像素行设置在第二侧(例如，下侧)处。在该示例中，第一栅极线GL1可称为第一像素行的“顶栅极线”，并且第二栅极线GL2可称为第一像素行的“底栅极线”。类似地，第三栅极线GL3和第四栅极线GL4可分别称为第二像素行的顶栅极线和第二像素行的底栅极线，并且第五栅极线GL5和第六栅极线GL6可分别称为第三像素行的顶栅极线和第三像素行的底栅极线。

在本发明构思的一些示例性实施方式中，第二栅极线GL2和第三栅极线GL3可设置在第一像素行和第二像素行之间，并且第四栅极线GL4和第五栅极线GL5可设置在第二像素行和第三像素行之间。

在图3中，与第一像素P11、第三像素P13和第五像素P15重叠的黑色方块(■)中的每个可表示连接至顶栅极线的开关元件(例如，晶体管)，与第二像素P12、第四像素P14和第六像素P16重叠的白色方块(□)中的每个可表示连接至底栅极线的开关元件。在图3的示例中，开关元件(例如，■和□)可布置在第一像素列和第二像素列之间，并且因此将开关元件与数据线DL1和DL2连接的布线的长度可彼此基本相同。

第一端子至第六端子120a至120f可顺序地接收第一栅极信号G1、第二栅极信号G2、第三栅极信号G3、第四栅极信号G4、第五栅极信号G5和第六栅极信号G6。类似于第一栅极线至第六栅极线GL1至GL6，第一端子至第六端子120a至120f可在第二方向DR2上顺序地布置。

在一些示例性实施方式中，第一端子120a可连接至第一栅极线GL1，第二端子120b可连接至第三栅极线GL3，第三端子120c可连接至第五栅极线GL5，第四端子120d可连接至第二栅极线GL2，第五端子120e可连接至第四栅极线GL4，并且第六端子120f可连接至第六栅极线GL6。换句话说，除了第一个端子120a和最后一个端子120f之外的中间端子120b至120e可以与除了第一个栅极线GL1和最后一个栅极线GL6之外的中间栅极线GL2至GL5交叉联接。在图3的示例中，可通过交叉联接结构形成三个布线重叠区域A、B和C。

基于图3中的交叉联接结构，第一栅极信号G1可施加到第一栅极线GL1，第二栅极信号G2可施加到第三栅极线GL3，第三栅极信号G3可施加到第五栅极线GL5，第四栅极信号G4可以施加到第二栅极线GL2，第五栅极信号G5可施加到第四栅极线GL4，并且第六栅极信号G6可施加到第六栅极线GL6。

在一些示例性实施方式中，第一像素P11和第二像素P12中的每个可以是输出红光的红色像素，第三像素P13和第四像素P14中的每个可以是输出绿光的绿色像素，第五像素P15和第六像素P16中的每个可以是输出蓝光的蓝色像素。

在一些示例性实施方式中，可以在第一方向DR1和第二方向DR2上重复第一重复像素组RPG1以形成根据示例性实施方式的显示面板。在其他示例性实施方式中，可存在第二重复像素组，在该第二重复像素组中，第一像素P11、第二像素P12、第五像素P15和第六像素P16连接至第二数据线DL2，并且第三像素P13和第四像素P14连接至第一数据线DL1，并且然后可以在第一方向DR1和第二方向DR2上交替地重复第一重复像素组RPG1和第二重复像素组，以形成根据示例性实施方式的显示面板。在根据示例性实施方式的显示面板中，可以对六条栅极线中的每条重复图3中的端子120a至120f与栅极线GL1至GL6的连接。

图4A、图4B、图5A和图5B提供了示出根据示例性实施方式的显示面板的连接结构的视图。图4A是图3中端子与栅极线的连接的示例的平面图。图4B是沿图4A中的线I-I'截取的剖视图。图5A是图3中端子与栅极线的连接的另一示例的平面图。图5B是沿图5A中的线II-II'截取的剖视图。为了便于说明，图4A和图5A中省略了除了布线和图案以外的元件。

现在参照图4A和图4B，显示面板可包括第一栅极线至第六栅极线GL1至GL6和第一端子至第六端子120a至120f。显示面板还可包括：第一连接图案130a、第二连接图案130b、第三连接图案130c、第四连接图案130d、第五连接图案130e和第六连接图案130f；第一布线142a、第二布线142b、第三布线142c、第四布线142d、第五布线142e和第六布线142f；以及接触件132a、132b、132c、132d、132e、132f、134a、134b、134c、134d、134e和134f。

如图4A中所示，第一布线至第六布线142a至142f中的每个可电连接至第一端子至第六端子120a至120f中相应的一个。

第一连接图案至第六连接图案130a至130f中的每个可将第一端子至第六端子120a至120f中相应的一个与第一栅极线至第六栅极线GL1至GL6中相应的一条电连接。例如，第一连接图案130a可将第一端子120a与第一栅极线GL1电连接，并且可分别通过接触件132a和134a电连接至第一布线142a和第一栅极线GL1。第二连接图案130b可将第二端子120b与第三栅极线GL3电连接，并且可分别通过接触件132b和134b电连接至第二布线142b和第三栅极线GL3。第三连接图案130c可将第三端子120c与第五栅极线GL5电连接，并且可以分别通过接触件132c和134c电连接至第三布线142c和第五栅极线GL5。第四连接图案130d可将第四端子120d与第二栅极线GL2电连接，并且可分别通过接触件132d和134d电连接至第四布线142d和第二栅极线GL2。第五连接图案130e可将第五端子120e与第四栅极线GL4电连接，并且可分别通过接触件132e和134e电连接至第五布线142e和第四栅极线GL4。第六连接图案130f可以将第六端子120f与第六栅极线GL6电连接，并且可分别通过接触件132f和134f电连接至第六布线142f和第六栅极线GL6。

在本发明构思的一些示例性实施方式中，栅极线GL1至GL6和布线142a至142f可设置在第一布线层中(例如，在同一层中)，并且连接图案130a至130f可设置在与第一布线层不同的第二布线层中。因此，第二连接图案130b可在不与第二栅极线GL2电连接的情况下与第二栅极线GL2重叠。第四连接图案130d和第五连接图案130e可在不与第三布线142c电连接的情况下与连接至第三端子120c的第三布线142c重叠。第二连接图案130b和第二栅极线GL2的重叠结构可对应于图3中的布线重叠区域A，第四连接图案130d和第三布线142c的重叠结构可以对应于图3中的布线重叠区域B，并且第五连接图案130e和第三布线142c的重叠结构可对应于图3中的布线重叠区域C。

例如，如图4B中所示，第二布线层可设置在第一布线层上。换句话说，第二栅极线GL2和第三栅极线GL3以及第二布线142b可形成在衬底(例如，半导体衬底)110上，并且第二连接图案130b可以形成在第二栅极线GL2和第三栅极线GL3以及第二布线142b上。第二连接图案130b可通过接触件132b和134b电连接至第二布线142b和第三栅极线GL3。第二连接图案130b可通过绝缘层150与第二栅极线GL2绝缘。

在一些示例性实施方式中，绝缘层150可包括多个绝缘层。例如，可在其上形成有栅极线GL2和GL3以及第二布线142b的衬底110上形成第一绝缘层，然后可部分地蚀刻第一绝缘层以形成开口。可通过用导电材料填充开口来形成接触件132b和134b，并且然后第二连接图案130b可形成为将第二布线142b与第三栅极线GL3电连接。可在其上形成有第二连接图案130b的衬底110上形成第二绝缘层。

尽管未在图4B中示出，但是第四连接图案130d和第三布线142c的重叠结构以及第五连接图案130e和第三布线142c的重叠结构中的每个可与图4B中第二连接图案130b和第二栅极线GL2的重叠结构基本相同。

参照图5A和图5B，显示面板可包括第一栅极线至第六栅极线GL1至GL6以及第一端子至第六端子120a至120f，并且还可包括第一连接图案140a、第二连接图案140b、第三连接图案140c、第四连接图案140d、第五连接图案140e和第六连接图案140f、第一布线至第六布线142a至142f以及接触件132a至132f和134a至134f。

除了在图5A和图5B中改变了栅极线GL1至GL6、布线142a至142f和连接图案140a至140f的剖面结构外，图5A和图5B的显示面板可以与图4A和图4B的显示面板基本相同。

在一些示例性实施方式中，如图5B中所示，其中设置有或形成有栅极线GL1至GL6和布线142a至142f的第一布线层可设置在其中设置有或形成有连接图案140a至140f的第二布线层上。换句话说，第二连接图案140b可形成在衬底(例如，半导体衬底)110上，并且第二栅极线GL2和第三栅极线GL3以及第二布线142b可形成在第二连接图案140b上。第二连接图案140b可通过接触件132b和134b电连接至第二布线142b和第三栅极线GL3。第二连接图案140b可通过绝缘层150与第二栅极线GL2绝缘。

尽管图4A、图4B、图5A和图5B示出了布线和连接图案的示例，但是布线、连接图案和/或栅极线可具有用于实现参照图3描述的交叉联接结构的各种形状和结构之一。

图6A、图6B、图7A和图7B是用于描述根据本发明构思的示例性实施方式的显示面板的操作的视图。

参照图3和图6A，在一些示例性实施方式中，可顺序地激活第一栅极信号至第六栅极信号G1至G6。如图6A的示例中所示，激活的次序是第一栅极信号G1、第二栅极信号G2、第三栅极信号G3、第四栅极信号G4、第五栅极信号G5和第六栅极信号G6，但是应理解，不同的激活顺序是可能的。例如，在一个水平周期1H期间，第一栅极信号至第六栅极信号G1至G6中的每个可具有导通电平(例如，高电平)。一个水平周期1H可定义为将数据电压充电到像素的持续时间。当第一栅极信号至第六栅极信号G1至G6按照图6A中所示的那样被激活时，可基于激活的第一栅极信号至第六栅极信号G1至G6按照第一像素P11、第三像素P13、第五像素P15、第二像素P12、第四像素P14和第六像素P16(参见图3)的次序顺序地驱动第一像素至第六像素P11至P16。换句话说，在图6A的示例中，可首先驱动连接至顶栅极线的像素P11、P13和P15，并且然后可在顶栅极线之后驱动连接至底栅极线的像素P12、P14和P16。

参照图3和图6B，在其它示例性实施方式中，可以按照第四栅极信号G4、第五栅极信号G5、第六栅极信号G6、第一栅极信号G1、第二栅极信号G2和第三栅极信号G3的次序顺序地激活第一栅极信号至第六栅极信号G1至G6。当第一栅极信号至第六栅极信号G1至G6按照图6B中所示的那样被激活时，可基于激活的第一栅极信号至第六栅极信号G1至G6按照第二像素P12、第四像素P14、第六像素P16、第一像素P11、第三像素P13和第五像素P15的次序顺序地驱动第一像素至第六像素P11至P16。换句话说，在图6B的示例中，可首先驱动连接至底栅极线的像素P12、P14和P16，并且然后可随后驱动连接至顶栅极线的像素P11、P13和P15。

参照图3、图7A和图7B，除了图7A和图7B的示例基于预充电驱动方案进行的操作之外，图7A和图7B的示例可分别与图6A和图6B的示例基本上类似。在预充电驱动方案中，栅极信号可以在至少两个连续或相继的水平周期期间具有导通电平，以增加充电持续时间和/或充电率。在图7A和图7B的示例中，第一栅极信号至第六栅极信号G1至G6中的每个可以在六个连续或相继的水平周期(例如6H)期间具有导通电平，并且第一栅极信号至第六栅极信号G1至G6的激活周期可彼此部分地重叠，而在图6A和图6B中，连续的激活周期通常彼此不重叠。

在本发明构思的一些示例性实施方式中，可以对每个帧交替执行图6A和图6B的示例，或者可以对每个帧交替执行图7A和7B的示例。例如，在用于显示第一帧图像的第一帧周期期间，可按照6A(或图7A)中所示的那样驱动第一栅极信号至第六栅极信号G1至G6。在用于在第一帧周期之后显示第二帧图像的第二帧周期期间，可按照图6B(或图7B)中所示的那样驱动第一栅极信号至第六栅极信号G1至G6。

尽管未在图1、图2、图6A、图6B、图7A和图7B中示出，但是根据示例性实施方式的显示面板可基于反转驱动方案来操作，在反转驱动方案中，施加到每个像素的数据电压的极性按照设定或预定的时段相对于公共电压反转。例如，具有第一极性(例如，正极性)的数据电压可被施加到第一数据线DL1，并且具有第二极性(例如，负极性)的数据电压可被施加到第二数据线DL2。施加到每个数据线的数据电压的极性可以在每个帧处改变或反转。由于相反的电势可能在相邻像素之间生成横向电场，所以技术人员应该理解，可能需要避免泄漏光的技术(例如屏蔽)。

图8、图9、图10和图11是示出根据本发明构思的示例性实施方式的显示面板的一部分的示例的视图。

参照图8，显示面板可包括：第一栅极线至第六栅极线GL1至GL6；第一数据线DL1和第二数据线DL2；第一像素P21、第二像素P22、第三像素P23、第四像素P24、第五像素P25和第六像素P26；以及第一端子至第六端子120a至120f。第一像素至第六像素P21至P26可以形成重复像素组RPG2。

除了图8中的第三像素P23和第四像素P24的布置不同之外，图8的重复像素组RPG2可以与图3的第一重复像素组RPG1基本相同。本领域普通技术人员应该理解，本发明构思不限于图3和图8中的像素的布置。

继续参照图8，第一像素至第六像素P21至P26中的每个可包括在相应的一个像素行和相应的一个像素列中，并且可电连接至第一栅极线至第六栅极线GL1至GL6中相应的一条以及第一数据线DL1和第二数据线DL2中相应的一条。例如，第一像素P21和第二像素P22可包括在第一像素行中。第三像素P23和第四像素P24可包括在与第一像素行相邻的第二像素行中。第五像素P25和第六像素P26可包括在与第二像素行相邻的第三像素行中。第一像素P21、第四像素P24和第五像素P25可包括在第一像素列中。第二像素P22、第三像素P23和第六像素P26可包括在与第一像素列相邻的第二像素列中。第一像素P21和第二像素P22可电连接至第一数据线DL1，并且可分别电连接至第一栅极线GL1和第二栅极线GL2。第三像素P23和第四像素P24可电连接至第二数据线DL2，并且可分别电连接至第三栅极线GL3和第四栅极线GL4。第五像素P25和第六像素P26可电连接至第一数据线DL1，并且可分别电连接至第五栅极线GL5和第六栅极线GL6。

在图8的重复像素组RPG2中，连接至顶栅极线的像素P21、P23和P25可以以锯齿形形状布置，并且连接至底栅极线的像素P22、P24和P26可以以锯齿形形状布置。本发明构思不限于图8中所示的布置。

参照图9，显示面板可包括：第一栅极线至第六栅极线GL1至GL6；第一数据线DL1和第二数据线DL2；第一像素P31、第二像素P32、第三像素P33、第四像素P34、第五像素P35和第六像素P36的布置；以及接收栅极信号G1至G6的第一端子至第六端子120a至120f。第一像素至第六像素P31至P36可以形成重复像素组RPG3。

除了在图9中改变了开关元件(例如，■和□)的布置之外，图9的重复像素组RPG3可与图3的第一重复像素组RPG1基本相同。

第一像素P31和第五像素P35的开关元件(例如，■)可布置成与第一数据线DL1相邻。第四像素P34的开关元件(例如，□)可布置成与第二数据线DL2相邻。尽管未在图9中示出，但是根据示例性实施方式，可改变开关元件(例如，■和□)的布置。

参照图10，显示面板可包括：第一栅极线至第六栅极线GL1至GL6；第一数据线DL1和第二数据线DL2；第一像素P41、第二像素P42、第三像素P43、第四像素P44、第五像素P45和第六像素P46；以及第一端子至第六端子120a至120f。第一像素至第六像素P41至P46可形成重复像素组RPG4。

除了在图10中改变了栅极线GL1至GL6的布置和像素P41至P46的结构之外，图10的重复像素组RPG4可以与图3的第一重复像素组RPG1基本相同。应理解，本发明构思不限于本文中示出和描述的布置

第一像素至第六像素P41至P46中的每个可包括在相应的一个(例如，第一)像素行和相应的一个(例如，第一)像素列中，并且可电连接至第一栅极线至第六栅极线GL1至GL6中相应的一条以及第一数据线DL和第二数据线DL2中相应的一条。例如，第一像素P41和第二像素P42可包括在第一像素行中。第三像素P43和第四像素P44可包括在与第一像素行相邻的第二像素行中。第五像素P45和第六像素P46可包括在与第二像素行相邻的第三像素行中。第一像素P41、第四像素P44和第五像素P45可包括在第一像素列中。类似地，第二像素P42、第三像素P43和第六像素P46可包括在与第一像素列相邻的第二像素列中。第一像素P41和第二像素P42可电连接至第一数据线DL1，并且可分别电连接至第一栅极线GL1和第二栅极线GL2。第三像素P43和第四像素P44可电连接至第二数据线DL2，并且可分别电连接至第三栅极线GL3和第四栅极线GL4。第五像素P45和第六像素P46可电连接至第一数据线DL1，并且可分别电连接至第五栅极线GL5和第六栅极线GL6。

在本发明构思的一些示例性实施方式中，第一栅极线GL1和第二栅极线GL2可设置在第一像素行和第二像素行之间，并且第三栅极线GL3和第四栅极线GL4可设置在第二像素行和第三像素行之间。在该示例中，第一像素至第六像素P41至P46的所有开关元件(例如，□)可连接至底栅极线。

尽管未在图10中示出，但是根据本发明构思的示例性实施方式，第一栅极线GL1和第二栅极线GL2可相对于第一像素行设置在第一侧(例如，上侧)处，第三栅极线GL3和第四栅极线GL4可设置在第一像素行和第二像素行之间，并且第五栅极线GL5和第六栅极线GL6可设置在第二像素行和第三像素行之间。在该示例中，例如与连接至底栅极线的所有开关元件相反，像素的所有开关元件可连接至顶栅极线。

在图8、图9和图10中所示的示例中，第一端子至第六端子120a至120f可基于参照图3、图4A、图4B、图5A和图5B描述的示例连接至第一栅极线至第六栅极线GL1至GL6，并且第一栅极信号至第六栅极信号G1至G6可基于先前参照图6A、图6B、图7A和图7B描述的示例来驱动。

参照图11，显示面板可包括例如十二条栅极线(例如第一栅极线GL1、第二栅极线GL2、第三栅极线GL3、第四栅极线GL4、第五栅极线GL5、第六栅极线GL6、第七栅极线GL7、第八栅极线GL8、第九栅极线GL9、第十栅极线GL10、第十一栅极线GL11和第十二栅极线GL12)、第一数据线DL1和第二数据线DL2、十二个像素(例如第一像素P51、第二像素P52、第三像素P53、第四像素P54、第五像素P55、第六像素P56、第七像素P57、第八像素P58、第九像素P59、第十像素P5A、第十一像素P5B和第十二像素P5C)以及第一端子120a、第二端子120b、第三端子120c、第四端子120d、第五端子120e、第六端子120f、第七端子120g、第八端子120h、第九端子120i、第十端子120j、第十一端子1120k和第十二端子120l。第一像素至第十二像素P51至P5C可形成重复像素组RPG5。

继续参照图11，第一栅极线至第十二栅极线GL1至GL12中的每条可在第一方向DR1上延伸。第一栅极线至第十二栅极线GL1至GL12可在第二方向DR2上顺序地布置。第一数据线DL1和第二数据线DL2中的每条可在第二方向DR2上延伸。第一数据线DL1和第二数据线DL2可在第一方向DR1上顺序地布置。

第一像素至第十二像素P51至P5C中的每个可包括在相应的一个像素行和相应的一个像素列中。例如，第一像素P51和第二像素P52可包括在第一像素行中。第一像素P51、第三像素P53、第五像素P55、第七像素P57、第九像素P59和第十一像素P5B可包括在第一像素列中。

图11中所示的第一像素至第十二像素P51至P5C中的每个可电连接至第一栅极线至第十二栅极线GL1至GL12中相应的一条以及第一数据线DL1和第二数据线DL2中相应的一条。例如，第一像素至第六像素P51至P56的连接可以与图3中的第一像素至第六像素P11至P16的连接基本相同。第七像素P57和第八像素P58可电连接至第二数据线DL2，并且可分别电连接至第七栅极线GL7和第八栅极线GL8。第九像素P59和第十像素P5A可电连接至第一数据线DL1，并且可分别电连接至第九栅极线GL9和第十栅极线GL10。第十一像素P5B和第十二像素P5C可电连接至第二数据线DL2，并且可分别电连接至第十一栅极线GL11和第十二栅极线GL12。

图11中所示的第一端子至第十二端子120a至120l可顺序地接收第一栅极信号G1、第二栅极信号G2、第三栅极信号G3、第四栅极信号G4、第五栅极信号G5、第六栅极信号G6、第七栅极信号G7、第八栅极信号G8、第九栅极信号G9、第十栅极信号G10、第十一栅极信号G11和第十二栅极信号G12。第一端子至第十二端子120a至120l可在第二方向DR2上顺序地布置。

在本发明构思的一些示例性实施方式中，第一端子120a可连接至第一栅极线GL1，第二端子120b可连接至第三栅极线GL3，第三端子120c可连接至第五栅极线GL5，第四端子120d可连接至第七栅极线GL7，第五端子120e可连接至第九栅极线GL9，并且第六端子120f可连接至第十一栅极线GL11。第七端子120g可连接至第二栅极线GL2，第八端子120h可连接至第四栅极线GL4，第九端子120i可连接至第六栅极线GL6，第十端子120j可连接至第八栅极线GL8，第十一端子120k可连接至第十栅极线GL10，并且第十二端子1201可以连接至第十二栅极线GL12。应由本领域普通技术人员理解的是，除了图11中所示的交叉联接结构之外的端子连接的其它布置在本发明构思内。

基于图11中所示的交叉联接结构，第一栅极信号G1、第二栅极信号G2、第三栅极信号G3、第四栅极信号G4、第五栅极信号G5和第六栅极信号G6可分别施加到第一栅极线GL1、第三栅极线GL3、第五栅极线GL5、第七栅极线GL7、第九栅极线GL9和第十一栅极线GL11，并且第七栅极信号G7、第八栅极信号G8、第九栅极信号G9、第十栅极信号G10、第十一栅极信号G11和第十二栅极信号G12可分别施加到第二栅极线GL2、第四栅极线GL4、第六栅极线GL6、第八栅极线GL8、第十栅极线GL10和第十二栅极线GL12。类似于参照图6A、图6B、图7A和图7B描述的第一栅极信号至第六栅极信号G1至G6，第一至第十二栅极信号G1至G12可顺序地激活，并且然后连接至顶栅极线的像素P51、P53、P55、P57、P59和P5B以及连接至底栅极线的像素P52、P54、P56、P58、P5A和P5C可被单独驱动。

在本发明构思的一些示例性实施方式中，图11中的交叉联接结构可基于先前参照图4A、图4B、图5A和图5B描述的示例来实现。在一些示例性实施方式中，像素P51、P52、P57和P58中的每个可以是红色像素，像素P53、P54、P59和P5A中的每个可以是绿色像素，并且像素P55、P56、P5B和P5C中的每个可以是蓝色像素。在一些示例性实施方式中，重复像素组RPG5可在第一方向DR1和第二方向DR2上重复，以形成根据示例性实施方式的显示面板。

示例性实施方式可用于多条栅极线GL以6×n的单位来驱动任何显示面板和/或显示装置。例如，多条栅极线GL可包括在第一方向DR1上顺序地布置的第一栅极线至第6×n栅极线，其中n是等于或大于2的自然数。多个端子120可包括分别顺序地接收多个栅极信号中的第一栅极信号至第6×n栅极信号的第一端子至第6×n端子。第一端子至第6×n端子中的第k端子可连接至第(2k-1)栅极线，其中k是等于或大于1且等于或小于3×n的自然数。第一端子至第6×n端子中的第m端子连接至第2×(m-3n)栅极线，其中m是等于或大于(3n+1)且等于或小于6×n的自然数。因此，可实现根据示例性实施方式的交叉联接结构。

上述实施方式可用于显示装置和/或包括显示装置的***，仅举几个非限制性示例，例如用于手机、智能电话、个人数字助理(PDA)、便携式多媒体播放器(PMP)、数码相机、数字电视、机顶盒、音乐播放器、便携式游戏机、导航装置、个人计算机(PC)、服务器计算机、工作站、平板电脑、笔记本电脑等。前述内容是对本发明构思的示例性实施方式的说明，并且不应被解释为对本发明构思的限制。虽然已经描述了几个示例性实施方式，但是本领域技术人员将容易理解，在实质上不脱离本发明构思的新颖教导和优点的情况下，在示例性实施方式中可以进行诸多修改。因此，所有的这种修改应包括在如权利要求中限定的本发明构思的范围内。因此，应理解，前述内容是对各种示例性实施方式的说明，并且不被解释为限于所公开的具体示例性实施方式，并且对所公开的示例性实施方式的修改以及其他示例性实施方式应包括在所附权利要求的范围内。

Claims (10)

1.一种显示面板，包括：

多个像素，排列成包括多个像素行和多个像素列的矩阵，其中，所述多个像素中的每个像素具有短边以及比所述短边长的长边；

多条数据线，沿所述像素的所述短边在与所述多个像素列平行的第一方向上延伸，每条所述数据线连接至包括在单个所述像素行中的至少两个相邻的所述像素；

多条栅极线，在与所述多个像素行平行的第二方向上延伸，每条所述栅极线连接至包括在单个所述像素行中的至少一个所述像素，所述栅极线中的至少两条设置在两个相邻的所述像素行之间；

栅极驱动器，配置为生成用于驱动所述多条栅极线的多个栅极信号；以及

多个端子，配置为接收所述多个栅极信号以将所述多个栅极信号传输至所述多条栅极线，

其中，所述多个端子中的一些通过交叉联接结构连接至所述多条栅极线中的一些。

2.如权利要求1所述的显示面板，其中，与所述多个像素列平行的所述第一方向包括短边方向，并且与所述多个像素行平行的所述第二方向包括长边方向。

3.如权利要求1所述的显示面板，其中，所述多条栅极线包括在所述第一方向上顺序地布置的第一栅极线、第二栅极线、第三栅极线、第四栅极线、第五栅极线和第六栅极线，

其中，所述多个端子包括分别顺序地接收所述多个栅极信号之中的第一栅极信号、第二栅极信号、第三栅极信号、第四栅极信号、第五栅极信号和第六栅极信号的第一端子、第二端子、第三端子、第四端子、第五端子和第六端子，以及

其中，所述第一端子连接至所述第一栅极线，所述第二端子连接至所述第三栅极线，所述第三端子连接至所述第五栅极线，所述第四端子连接至所述第二栅极线，所述第五端子连接至所述第四栅极线，并且所述第六端子连接至所述第六栅极线。

4.如权利要求3所述的显示面板，还包括：

第一连接图案，将所述第一端子与所述第一栅极线连接；

第二连接图案，将所述第二端子与所述第三栅极线连接；

第三连接图案，将连接至所述第三端子的布线与所述第五栅极线连接；

第四连接图案，将所述第四端子与所述第二栅极线连接；

第五连接图案，将所述第五端子与所述第四栅极线连接；以及

第六连接图案，将所述第六端子与所述第六栅极线连接，

其中，所述第二连接图案与所述第二栅极线重叠，并且所述第四连接图案和所述第五连接图案与连接至所述第三端子的所述布线重叠。

5.如权利要求3所述的显示面板，其中，所述多个像素包括：

第一像素和第二像素，彼此相邻，包括在所述多个像素行中的第一像素行中并且分别连接至所述第一栅极线和所述第二栅极线；

第三像素和第四像素，彼此相邻并且与所述第一像素和所述第二像素相邻，包括在所述多个像素行之中与所述第一像素行相邻的第二像素行中，并且分别连接至所述第三栅极线和所述第四栅极线；以及

第五像素和第六像素，彼此相邻并且与所述第三像素和所述第四像素相邻，包括在所述多个像素行之中与所述第二像素行相邻的第三像素行中，并且分别连接至所述第五栅极线和所述第六栅极线。

6.如权利要求5所述的显示面板，其中，在用于显示第一帧图像的第一帧周期期间，所述第一栅极信号至所述第六栅极信号按照所述第一栅极信号、所述第二栅极信号、所述第三栅极信号、所述第四栅极信号、所述第五栅极信号和所述第六栅极信号的次序顺序地激活，并且所述第一像素至所述第六像素基于激活的所述第一栅极信号至所述第六栅极信号按照所述第一像素、所述第三像素、所述第五像素、所述第二像素、所述第四像素和所述第六像素的次序顺序地驱动。

7.如权利要求6所述的显示面板，其中，所述第一栅极信号至所述第六栅极信号的激活周期彼此部分地重叠。

8.如权利要求6所述的显示面板，其中，在用于在所述第一帧周期之后显示第二帧图像的第二帧周期期间，所述第一栅极信号至所述第六栅极信号按照所述第四栅极信号、所述第五栅极信号、所述第六栅极信号、所述第一栅极信号、所述第二栅极信号和所述第三栅极信号的次序激活，并且所述第一像素至所述第六像素基于顺序地激活的所述第一栅极信号至所述第六栅极信号按照所述第二像素、所述第四像素、所述第六像素、所述第一像素、所述第三像素和所述第五像素的次序驱动。

9.如权利要求6所述的显示面板，其中，所述第一栅极信号至所述第六栅极信号在至少两个连续或相继的水平周期期间具有导通电平，并且所述第一栅极信号至所述第六栅极信号的激活周期彼此部分地重叠。

10.如权利要求1所述的显示面板，其中，所述多条栅极线包括在所述第一方向上顺序地布置的第一栅极线至第6×n栅极线，其中，n是等于或大于2的自然数，

其中，所述多个端子包括第一端子至第6×n端子，所述第一端子至所述第6×n端子分别顺序地接收所述多个栅极信号之中的第一栅极信号至第6×n栅极信号，

其中，所述第一端子至所述第6×n端子之中的第k端子连接至第(2k-1)栅极线，其中，k是等于或大于1且等于或小于3×n的自然数，以及

其中，所述第一端子至所述第6×n端子之中的第m端子连接至第2×(m-3n)栅极线，其中，m是等于或大于(3n+1)且等于或小于6×n的自然数。