CN107516545A - 一种mram芯片及其自测试方法 - Google Patents

一种mram芯片及其自测试方法 Download PDF

Info

Publication number
CN107516545A
CN107516545A CN201610423370.5A CN201610423370A CN107516545A CN 107516545 A CN107516545 A CN 107516545A CN 201610423370 A CN201610423370 A CN 201610423370A CN 107516545 A CN107516545 A CN 107516545A
Authority
CN
China
Prior art keywords
memory cell
mram
self
row
test
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610423370.5A
Other languages
English (en)
Inventor
戴瑾
叶力
俞华樑
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Ciyu Information Technologies Co Ltd
Original Assignee
Shanghai Ciyu Information Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Ciyu Information Technologies Co Ltd filed Critical Shanghai Ciyu Information Technologies Co Ltd
Priority to CN201610423370.5A priority Critical patent/CN107516545A/zh
Publication of CN107516545A publication Critical patent/CN107516545A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G11C29/30—Accessing single arrays
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/38—Response verification devices
    • G11C29/42—Response verification devices using error correcting codes [ECC] or parity check
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G11C2029/1802—Address decoder

Landscapes

  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

本发明提供一种MRAM芯片，包括一个或多个阵列，阵列包括由MRAM存储单元组成的存储行，每个阵列与控制电路连接，控制电路包括行地址解码器、列地址解码器、读写控制器与输入输出控制，控制电路还包括自测试控制器，每个阵列包括多个备用行，备用行用于替换具有损坏的MRAM存储单元的行。本发明还提供一种MRAM芯片的自测试方法。本发明提供的MRAM芯片及其自测试方法，通过自测试，将检测到的具有损坏的MRAM存储单元的存储行的数据存储到替换备用行中，提高了MRAM芯片的数据可靠性及使用寿命。

Description

一种MRAM芯片及其自测试方法
技术领域
本发明涉及半导体芯片领域，具体涉及一种MRAM芯片及其自测试方法。
背景技术
关于MRAM：
本发明的背景是MRAM技术的成熟。MRAM是一种新的内存和存储技术，可以像SRAM/DRAM一样快速随机读写，还可以像Flash闪存一样在断电后永久保留数据。
它的经济性想当地好，单位容量占用的硅片面积比SRAM有很大的优势，比在此类芯片中经常使用的NOR Flash也有优势，比嵌入式NOR Flash的优势更大。它的性能也相当好，读写时延接近最好的SRAM，功耗则在各种内存和存储技术最好。而且MRAM不像DRAM以及Flash那样与标准CMOS半导体工艺不兼容。MRAM可以和逻辑电路集成到一个芯片中。
MRAM的原理：
MRAM的原理，是基于一个叫做MTJ(磁性隧道结)的结构。它是由两层铁磁性材料夹着一层非常薄的非铁磁绝缘材料组成的，如图1、图2所示：
下面的一层铁磁材料是具有固定磁化方向的参考层，上面的铁磁材料是可变磁化方向的记忆层，它的磁化方向可以和固定磁化层同向或反向。由于量子物理的效应，电流可以穿过中间的隧道势垒层，但是MTJ的电阻和可变磁化层的磁化方向有关。前一种情况电阻低，如图1所示；后一种情况电阻高，如图2所示。
读取MRAM的过程就是对MTJ的电阻进行测量。使用比较新的STT-MRAM技术，写MRAM也比较简单：使用比读更强的电流穿过MTJ进行写操作。一个自下而上的电流把可变磁化层置成与固定层同向，自上而下的电路把它置成反向。
MRAM的架构
每个MRAM的记忆单元由一个MTJ和一个MOS管组成。MOS管的门连接到芯片的字线负责接通或切断这个单元，MTJ和MOS管串接在芯片的位线上。读写操作在位线上进行，如图3所示：
一个MRAM芯片由一个或多个MRAM存储单元的阵列组成，每个阵列有若干外部电路，如图4所示：
·行地址解码器：把收到的地址变成字线的选择
·列地址解码器：把收到的地址变成位线的选择
·读写控制器：控制位线上的读(测量)写(加电流)操作
·输入输出控制：和外部交换数据
虽然MRAM芯片原则上可以无限次地擦写，但由于工艺制成的不完美，很少一部分单元(通常小于万分之一)在经过很多次(数亿次)的写入操作后，会失效。虽然失效的比例非常的低，但现代计算***中的计算量很多，RAM芯片承受的操作负荷很重，这样极低的损坏率仍然会严重地降低芯片的使用寿命。
发明内容
鉴于现有技术中存在的问题，本发明的目的是提供一种MRAM芯片，通过自检测，将检测到的具有损坏的MRAM存储单元的存储行的数据存储到替换备用行中，提高了MRAM芯片的数据可靠性及使用寿命。
本发明还提供一种MRAM芯片的自测试方法。
本发明提供一种MRAM芯片，包括一个或多个阵列，阵列包括由MRAM存储单元组成的存储行，每个阵列与控制电路连接，控制电路包括行地址解码器、列地址解码器、读写控制器与输入输出控制，控制电路还包括自测试控制器，每个阵列包括多个备用行，备用行用于替换具有损坏的MRAM存储单元的行。
进一步地，阵列的每一行包括ECC位。
进一步地，每一个备用行包括行地址寄存器，用于存储所替换的具有损坏的MRAM存储单元的行的地址。
本发明还提供一种上述MRAM芯片的自测试方法，包括以下步骤：
(1)开机时、总线空闲时或设定自测试时间到时，对阵列中的存储行以及已使用的备用行进行自测试。
进一步地，步骤(1)中自测试控制器对阵列中的存储行进行自测试包括以下步骤：
(11)将存储行的数据读出，写入空闲的备用行；
(12)对存储行进行读写测试；
(13)如果存储行具有损坏的MRAM存储单元，将存储行的地址写入备用行的行地址寄存器；否则将备用行的数据写回存储行。
进一步地，步骤(1)中自测试控制器对阵列中的已使用的备用行进行自测试包括以下步骤：
(14)将已使用的备用行的数据读出，写入空闲的备用行；
(15)对已使用的备用行进行读写测试；
(16)如果已使用的备用行具有损坏的MRAM存储单元，将已使用的备用行的地址写入空闲的备用行的行地址寄存器；否则将空闲的备用行的数据写回已使用的备用行。
进一步地，步骤(12)或(15)读写测试包括以下步骤：
(21)利用读写控制器的写入电路，将一个MRAM存储单元置于高电阻状态；
(22)读出MRAM存储单元；
(23)如果MRAM存储单元为低电阻状态，MRAM存储单元损坏。
进一步地，步骤(12)或(15)读写测试包括以下步骤：
(24)利用读写控制器的写入电路，将一个MRAM存储单元置于高电阻状态；
(25)读出MRAM存储单元；
(26)如果MRAM存储单元为低电阻状态，再次利用读写控制器的写入电路，将MRAM存储单元置于高电阻状态；
(27)如果MRAM存储单元仍为低电阻状态，MRAM存储单元损坏。
与现有技术相比，本发明提供的MRAM芯片及其自测试方法，具有以下有益效果：通过自测试，将检测到的具有损坏的MRAM存储单元的存储行的数据存储到替换备用行中，提高了MRAM芯片的数据可靠性及使用寿命。
附图说明
图1是磁性隧道结的低电阻态示意图；
图2是磁性隧道结的高电阻态示意图；
图3是MRAM存储单元；
图4是MRAM芯片的结构示意图；
图5是本发明的一个实施例的MRAM芯片的示意图；
图6是图5所示的MRAM芯片的自测试示意图。
具体实施方式
如图5所示，本发明的一个实施例的MRAM芯片，包括一个或多个阵列，阵列包括由MRAM存储单元组成的存储行，每个阵列与控制电路连接，控制电路包括行地址解码器、列地址解码器、读写控制器与输入输出控制，控制电路还包括自测试控制器，用于控制自测试操作；每个阵列包括多个备用行，备用行用于替换具有损坏的MRAM存储单元的行。
自测试控制器与地址获取电路、行地址解码器以及读写控制器连接。
每一个备用行包括行地址寄存器，用于存储所替换的具有损坏的MRAM存储单元的行的地址。
备用行电路的具体实现：
·为每一个备用行配置一个可擦写非易失的行地址寄存器，用于存储所替换的具有损坏的MRAM存储单元的行的地址，该寄存器可以使用一个特定的MRAM储存区域，启动时读入到普通寄存器中，例如如果每个阵列的标准行是1024行，那么这个寄存器需要10个比特；
·如果该备用行被选中用来替换某一存储行，把存储行的地址存入该备用行的行地址寄存器中；如果该备用行未使用，可以写入一个预设的非法地址，如果该备用行具有损坏的MRAM存储单元，可以写入另一个预设的非法地址。
MRAM芯片使用时，把行地址在发给行地址解码器的同时，也发给所有的备用行，备用行中分别存放了具有损坏的MRAM存储单元的行，坏行1、坏行2等，每个备用行把收到的行地址与自己的行地址寄存器中的地址进行比对，如果吻合，选择该备用行，同时禁止行地址解码器的输出，如图6所示。
本实施例的MRAM芯片的自测试方法，包括以下步骤：
(1)开机时、总线空闲时或设定自测试时间到时，对阵列中的存储行以及已使用的备用行进行自测试。
自测试有以下几种运行方式：
·开机后对MRAM芯片自测试，***等待自测试全部完成后再使用该MRAM芯片；
·开机后***立即启动，自测试控制器检测总线上的指令，在总线空闲期间对MRAM芯片自测试；
·在***运行时，每隔固定的周期开始对MRAM芯片自测试。
步骤(1)中自测试控制器对阵列中的存储行进行自测试包括以下步骤：
(11)将存储行的数据读出，写入空闲的备用行；
(12)对存储行进行读写测试；
(13)如果存储行具有损坏的MRAM存储单元，将存储行的地址写入备用行的行地址寄存器；否则将备用行的数据写回存储行。
步骤(1)中自测试控制器对阵列中的已使用的备用行进行自测试包括以下步骤：
(14)将已使用的备用行的数据读出，写入空闲的备用行；
(15)对已使用的备用行进行读写测试；
(16)如果已使用的备用行具有损坏的MRAM存储单元，将已使用的备用行的地址写入空闲的备用行的行地址寄存器；否则将空闲的备用行的数据写回已使用的备用行。
步骤(12)或(15)读写测试包括以下步骤：
(21)利用读写控制器的写入电路，将一个MRAM存储单元置于高电阻状态；
(22)读出MRAM存储单元；
(23)如果MRAM存储单元为低电阻状态，MRAM存储单元损坏。
对于MRAM存储单元进行一次读写测试，可能由于各种原因，造成读出为低电阻状态，因此如果读出低电阻状态时，再次进行读写测试，以提高读写测试的准确性，步骤(12)或(15)读写测试包括以下步骤：
(24)利用读写控制器的写入电路，将一个MRAM存储单元置于高电阻状态；
(25)读出MRAM存储单元；
(26)如果MRAM存储单元为低电阻状态，再次利用读写控制器的写入电路，将MRAM存储单元置于高电阻状态；
(27)如果MRAM存储单元仍为低电阻状态，MRAM存储单元损坏。
在另一个实施例中，阵列的每一行包括ECC位，也就是阵列的每一存储行与每一备用行都包括ECC位。
当存储行/已使用的备用行的数据读出，写入空闲的备用行，检查相应的ECC位，是否存在数据错误，如果存在，在写回存储行/已使用的备用行之前，根据ECC位纠正数据错误。
以上详细描述了本发明的较佳具体实施例。应当理解，本领域的普通技术人员无需创造性劳动就可以根据本发明的构思做出诸多修改和变化。因此，凡本技术领域中技术人员依本发明的构思在现有技术的基础上通过逻辑分析、推理或者有限的实验可以得到的技术方案，皆应在由权利要求书所确定的保护范围内。

Claims (8)

1.一种MRAM芯片，包括一个或多个阵列，阵列包括由MRAM存储单元组成的存储行，每个阵列与控制电路连接，所述控制电路包括行地址解码器、列地址解码器、读写控制器与输入输出控制，其特征在于，所述控制电路还包括自测试控制器，每个所述阵列包括多个备用行，所述备用行用于替换具有损坏的MRAM存储单元的行。
2.如权利要求1所述的MRAM芯片，其特征在于，所述阵列的每一行包括ECC位。
3.如权利要求1所述的MRAM芯片，其特征在于，每一个备用行包括行地址寄存器，用于存储所替换的具有损坏的MRAM存储单元的行的地址。
4.一种如权利要求1-3任一项所述的MRAM芯片的自测试方法，其特征在于，所述自测试方法包括以下步骤：
(1)开机时、总线空闲时或设定自测试时间到时，对阵列中的存储行以及已使用的备用行进行自测试。
5.如权利要求4所述的MRAM芯片的自测试方法，其特征在于，步骤(1)中自测试控制器对阵列中的存储行进行自测试包括以下步骤：
(11)将所述存储行的数据读出，写入空闲的备用行；
(12)对所述存储行进行读写测试；
(13)如果所述存储行具有损坏的MRAM存储单元，将所述存储行的地址写入所述备用行的行地址寄存器；否则将所述备用行的数据写回所述存储行。
6.如权利要求4所述的MRAM芯片的自测试方法，其特征在于，步骤(1)中自测试控制器对阵列中的已使用的备用行进行自测试包括以下步骤：
(14)将已使用的备用行的数据读出，写入空闲的备用行；
(15)对所述已使用的备用行进行读写测试；
(16)如果所述已使用的备用行具有损坏的MRAM存储单元，将所述已使用的备用行的地址写入所述空闲的备用行的行地址寄存器；否则将所述空闲的备用行的数据写回所述已使用的备用行。
7.如权利要求5或6所述的MRAM芯片的自测试方法，其特征在于，步骤(12)或(15)读写测试包括以下步骤：
(21)利用读写控制器的写入电路，将一个MRAM存储单元置于高电阻状态；
(22)读出所述MRAM存储单元；
(23)如果所述MRAM存储单元为低电阻状态，所述MRAM存储单元损坏。
8.如权利要求5或6所述的MRAM芯片的自测试方法，其特征在于，步骤(12)或(15)读写测试包括以下步骤：
(24)利用读写控制器的写入电路，将一个MRAM存储单元置于高电阻状态；
(25)读出所述MRAM存储单元；
(26)如果所述MRAM存储单元为低电阻状态，再次利用读写控制器的写入电路，将MRAM存储单元置于高电阻状态；
(27)如果所述MRAM存储单元仍为低电阻状态，所述MRAM存储单元损坏。
CN201610423370.5A 2016-06-15 2016-06-15 一种mram芯片及其自测试方法 Pending CN107516545A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610423370.5A CN107516545A (zh) 2016-06-15 2016-06-15 一种mram芯片及其自测试方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610423370.5A CN107516545A (zh) 2016-06-15 2016-06-15 一种mram芯片及其自测试方法

Publications (1)

Publication Number Publication Date
CN107516545A true CN107516545A (zh) 2017-12-26

Family

ID=60720941

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610423370.5A Pending CN107516545A (zh) 2016-06-15 2016-06-15 一种mram芯片及其自测试方法

Country Status (1)

Country Link
CN (1) CN107516545A (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111899783A (zh) * 2019-05-06 2020-11-06 上海磁宇信息科技有限公司 一种利用写检测的高速mram芯片及其数据读写方法
CN111951876A (zh) * 2019-05-15 2020-11-17 上海磁宇信息科技有限公司 具有写检测功能和动态冗余的mram芯片及其数据读写方法
CN112349321A (zh) * 2019-08-06 2021-02-09 上海磁宇信息科技有限公司 一种使用公共参考电压的磁性随机存储器芯片架构
CN115525482A (zh) * 2022-11-29 2022-12-27 深圳市航顺芯片技术研发有限公司 一种微控制器芯片启动控制方法、装置、芯片及存储介质
WO2024114821A1 (zh) * 2022-12-02 2024-06-06 浙江驰拓科技有限公司 存储器修复方法及电路

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1278647A (zh) * 1999-06-18 2001-01-03 三菱电机株式会社 具有可抑制电路规模增大的测试电路的半导体装置和半导体装置的试验装置
CN1601652A (zh) * 2003-09-25 2005-03-30 株式会社东芝 半导体存储装置及其检测方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1278647A (zh) * 1999-06-18 2001-01-03 三菱电机株式会社 具有可抑制电路规模增大的测试电路的半导体装置和半导体装置的试验装置
CN1601652A (zh) * 2003-09-25 2005-03-30 株式会社东芝 半导体存储装置及其检测方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111899783A (zh) * 2019-05-06 2020-11-06 上海磁宇信息科技有限公司 一种利用写检测的高速mram芯片及其数据读写方法
CN111899783B (zh) * 2019-05-06 2022-06-03 上海磁宇信息科技有限公司 一种利用写检测的高速mram芯片及其数据读写方法
CN111951876A (zh) * 2019-05-15 2020-11-17 上海磁宇信息科技有限公司 具有写检测功能和动态冗余的mram芯片及其数据读写方法
CN111951876B (zh) * 2019-05-15 2022-06-03 上海磁宇信息科技有限公司 具有写检测功能和动态冗余的mram芯片及其数据读写方法
CN112349321A (zh) * 2019-08-06 2021-02-09 上海磁宇信息科技有限公司 一种使用公共参考电压的磁性随机存储器芯片架构
CN112349321B (zh) * 2019-08-06 2024-03-12 上海磁宇信息科技有限公司 一种使用公共参考电压的磁性随机存储器芯片架构
CN115525482A (zh) * 2022-11-29 2022-12-27 深圳市航顺芯片技术研发有限公司 一种微控制器芯片启动控制方法、装置、芯片及存储介质
WO2024114821A1 (zh) * 2022-12-02 2024-06-06 浙江驰拓科技有限公司 存储器修复方法及电路

Similar Documents

Publication Publication Date Title
US9953725B2 (en) Semiconductor memory devices and methods of operating the same
CN102272847B (zh) 在磁性隧道结元件处读取及写入数据的***及方法
CN107516545A (zh) 一种mram芯片及其自测试方法
US8111544B2 (en) Programming MRAM cells using probability write
US9202585B2 (en) Nonvolatile memory module, memory system including nonvolatile memory module, and controlling method of nonvolatile memory module
US7894250B2 (en) Stuck-at defect condition repair for a non-volatile memory cell
US9036441B2 (en) Anti-fuse circuit in which anti-fuse cell data is monitored, and semiconductor device including the same
US20150074489A1 (en) Semiconductor storage device and memory system
EP2972892A1 (en) Mixed memory type hybrid cache
US20170372791A1 (en) Memory device and controlling method thereof
CN107430558A (zh) 半导体存储装置
JP2013196740A (ja) 半導体記憶装置およびその駆動方法
CN103946817A (zh) 半导体存储装置及其驱动方法
CN107516539A (zh) 一种mram芯片及其自刷新方法
CN105632546A (zh) 一种mram芯片及其自刷新操作方法
CN107767918A (zh) 一种mram芯片及其测试方法
CN107591177A (zh) 一种包含mram的芯片及其测试方法与维护方法
KR101773660B1 (ko) 메모리 내부의 자체 에러 검출을 통한 선택적 리프레시를 이용한 메모리 제어 방법, 장치 및 시스템
CN105609129A (zh) 一种具有替换行或列的mram芯片及替换、读写方法
CN107591184A (zh) 一种mram芯片及其自测试方法
CN107958681A (zh) 一种mram芯片
JP6557488B2 (ja) 不揮発性メモリ装置及びそれを含む格納装置、それの書込み方法及び読出し方法
CN111383691A (zh) 一种具有写状态检测单元的mram存储器件
CN110097904B (zh) 使用打磨参考单元的mram电路及其读写方法
CN111951876B (zh) 具有写检测功能和动态冗余的mram芯片及其数据读写方法

Legal Events

Date Code Title Description
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20171226