CN107516492B - 一种移位寄存器、栅极驱动电路及显示装置 - Google Patents
一种移位寄存器、栅极驱动电路及显示装置 Download PDFInfo
- Publication number
- CN107516492B CN107516492B CN201710859739.1A CN201710859739A CN107516492B CN 107516492 B CN107516492 B CN 107516492B CN 201710859739 A CN201710859739 A CN 201710859739A CN 107516492 B CN107516492 B CN 107516492B
- Authority
- CN
- China
- Prior art keywords
- signal
- switching transistor
- node
- output
- control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3266—Details of drivers for scan electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3674—Details of drivers for scan electrodes
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
- G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Shift Register Type Memory (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
本发明公开了一种移位寄存器、栅极驱动电路及显示装置,包括:第一控制模块,第二控制模块,第一输出模块以及第二输出模块;其中,通过上述四个模块的相互配合,能够通过简单的结构以及较少的信号线来实现驱动信号输出端的输出,从而简化制备工艺,降低生产成本。
Description
技术领域
本发明涉及显示技术领域,特别涉及一种移位寄存器、栅极驱动电路及显示装置。
背景技术
随着显示技术的飞速发展,显示面板越来越向着高集成度和低成本的方向发展。其中,阵列基板行驱动(Gate Driver on Array,GOA)技术将薄膜晶体管(Thin FilmTransistor,TFT)栅极开关电路集成在显示面板的阵列基板上以形成对显示面板的扫描驱动,从而可以省去栅极集成电路(Integrated Circuit,IC)的绑定(Bonding)区域以及扇出(Fan-out)区域的布线空间,不仅可以在材料成本和制备工艺两方面降低产品成本,而且可以使显示面板做到两边对称和窄边框的美观设计;并且,这种集成工艺还可以省去栅极扫描线方向的Bonding工艺,从而提高产能和良率。
一般的栅极驱动电路均是由多个级联的移位寄存器组成,通过各级移位寄存器实现依次向显示面板上的各行栅线输入扫描信号。目前,虽然可以通过输入较多的不同功能的控制信号来实现扫描信号的输出,但是这样导致栅极驱动电路中组成各级移位寄存器的开关晶体管的个数较多,以及各开关晶体管之间连接的具体结构也比较复杂,导致工艺难度加大,生产成本增加,甚至由于需要使用较多的信号线将多种不同功能的控制信号输入各级移位寄存器,从而造成显示面板的边框增加,使得该显示面板不具备竞争力。
发明内容
本发明实施例提供一种移位寄存器、栅极驱动电路及显示装置,不仅结构简单,而且需要连接的用于实现扫描信号输出的不同功能的信号线较少,可以简化工艺复杂度,降低生产成本。
因此,本发明实施例提供了一种移位寄存器,包括:第一控制模块,第二控制模块,第一输出模块以及第二输出模块;
所述第一控制模块分别与输入信号端、复位信号端、第一参考信号端、第二参考信号端以及第一节点相连,用于在所述输入信号端、所述复位信号端以及所述第一节点的信号的共同控制下将所述第一参考信号端的信号提供给所述第一节点,以及在所述输入信号端与所述第一节点的信号的共同控制下将所述第二参考信号端的信号提供给所述第一节点;
所述第二控制模块分别与所述输入信号端、所述复位信号端以及所述第一节点相连,用于在所述复位信号端的控制下将所述输入信号端的信号提供给所述第一节点;
所述第一输出模块分别与时钟信号端、所述第一节点、所述第二节点以及所述移位寄存器的驱动信号输出端相连,用于控制所述第二节点的信号的电位与所述第一节点的信号的电位反相,以及在所述第一节点的信号与所述第二节点的信号的共同控制下将所述时钟信号端的信号提供给所述信号输出端;
所述第二输出模块分别与输出控制信号端、所述第二参考信号端、所述第二节点以及所述驱动信号输出端相连,用于在所述输出控制信号端与所述第二节点的信号的共同控制下将所述第二参考信号端的信号提供给所述驱动信号输出端。
可选地,在本发明实施例提供的移位寄存器中,所述第一控制模块包括:第一或非门、第一开关晶体管、第二开关晶体管以及第三开关晶体管;
所述第一或非门的第一输入端与所述输入信号端相连,所述第一或非门的第二输入端与所述第一节点相连,所述第一或非门的输出端分别与所述第二开关晶体管的控制极以及所述第三开关晶体管的控制极相连;
所述第一开关晶体管的控制极与所述复位信号端相连,所述第一开关晶体管的第一极与所述第一参考信号端相连,所述第一开关晶体管的第二极与所述第二开关晶体管的第一极相连;
所述第二开关晶体管的第二极与所述第一节点相连;
所述第三开关晶体管的第一极与所述第二参考信号端相连,所述第三开关晶体管的第二极与所述第一节点相连。
可选地,在本发明实施例提供的移位寄存器中,所述第一控制模块包括:第二或非门,第一反相器、第四开关晶体管、第五开关晶体管以及第六开关晶体管;
所述第二或非门的第一输入端与所述输入信号端相连,所述第二或非门的第二输入端与所述第一节点相连,所述第二或非门的输出端与所述第一反相器的输入端相连;
所述第一反相器的输出端分别与所述第五开关晶体管的控制极以及所述第六开关晶体管的控制极相连;
所述第四开关晶体管的控制极与所述复位信号端相连,所述第四开关晶体管的第一极与所述第一参考信号端相连,所述第四开关晶体管的第二极与所述第五开关晶体管的第一极相连;
所述第五开关晶体管的第二极与所述第一节点相连;
所述第六开关晶体管的第一极与所述第二参考信号端相连,所述第六开关晶体管的第二极与所述第一节点相连。
可选地,在本发明实施例提供的移位寄存器中,所述第二控制模块包括:第七开关晶体管;
所述第七开关晶体管的控制极与所述复位信号端相连,所述第七开关晶体管的第一极与所述输入信号端相连,所述第七开关晶体管的第二极与所述第一节点相连。
可选地,在本发明实施例提供的移位寄存器中,所述第一输出模块包括:传输门与第二反相器;
所述传输门的第一控制端与所述第一节点相连,所述传输门的第二控制端与所述第二节点相连,所述传输门的输入端与所述时钟信号端相连,所述传输门的输出端与所述驱动信号输出端相连;
所述第二反相器的输入端与所述第一节点相连,所述第二反相器的输出端与所述第二节点相连。
可选地,在本发明实施例提供的移位寄存器中,所述第二输出模块包括:第八开关晶体管与第九开关晶体管;
所述第八开关晶体管的控制极与所述第二节点相连,所述第八开关晶体管的第一极与所述第二参考信号端相连,所述第八开关晶体管的第二极与所述第九开关晶体管的第一极相连;
所述第九开关晶体管的控制极与所述输出控制信号端相连,所述第九开关晶体管的第二极与所述驱动信号输出端相连。
可选地,在本发明实施例提供的移位寄存器中,所述移位寄存器还包括:第三反相器与第四反相器;所述第一输出模块与所述第二输出模块分别通过所述第三反相器以及第四反相器与所述驱动信号输出端相连;
所述第三反相器的输入端分别与所述第一输出模块以及所述第二输出模块相连,所述第三反相器的输出端与所述第四反相器的输入端相连;
所述第四反相器的输出端与所述驱动信号输出端相连。
可选地,在本发明实施例提供的移位寄存器中,所述移位寄存器还包括:第十开关晶体管与第十一开关晶体管;
所述第十开关晶体管的控制极与触控控制信号端相连,所述第十开关晶体管的第一极与所述第二参考信号端相连,所述第十开关晶体管的第二极与所述第一节点相连;
所述第十一开关晶体管的控制极与所述输出控制信号端相连,所述第十一开关晶体管的第一极与所述第一参考信号端相连,所述第十一开关晶体管的第二极与所述驱动信号输出端相连。
相应地,本发明实施例还提供了一种栅极驱动电路,包括:级联的多个本发明实施例提供的上述任一种移位寄存器;
第一级移位寄存器的输入信号端与帧触发信号端相连;
除所述第一级移位寄存器之外,其余每一级移位寄存器的输入信号端分别与其相邻的上一级移位寄存器的驱动信号输出端相连;
除最后一级移位寄存器之外,其余每一级移位寄存器的复位信号端分别与其相邻的下一级移位寄存器的驱动信号输出端相连。
相应地,本发明实施例还提供了一种显示装置,包括本发明实施例提供的上述栅极驱动电路。
本发明有益效果如下:
本发明实施例提供的移位寄存器、栅极驱动电路及显示装置,包括:第一控制模块,第二控制模块,第一输出模块以及第二输出模块;所述第一控制模块用于在所述输入信号端、所述复位信号端以及所述第一节点的信号的共同控制下将所述第一参考信号端的信号提供给所述第一节点,以及在所述输入信号端与所述第一节点的信号的共同控制下将所述第二参考信号端的信号提供给所述第一节点;所述第二控制模块用于在所述复位信号端的控制下将所述输入信号端的信号提供给所述第一节点;所述第一输出模块用于控制所述第二节点的信号的电位与所述第一节点的信号的电位反相,以及在所述第一节点的信号与所述第二节点的信号的共同控制下将所述时钟信号端的信号提供给所述驱动信号输出端;所述第二输出模块用于在所述输出控制信号端与所述第二节点的信号的共同控制下将所述第二参考信号端的信号提供给所述驱动信号输出端。因此,通过上述四个模块的相互配合,能够通过简单的结构以及较少的信号线来实现驱动信号输出端的输出,从而简化制备工艺,降低生产成本。
附图说明
图1为本发明实施例提供的移位寄存器的结构示意图;
图2a为本发明实施例提供的移位寄存器的具体结构示意图之一;
图2b为本发明实施例提供的移位寄存器的具体结构示意图之二;
图3a为本发明实施例提供的移位寄存器的具体结构示意图之三;
图3b为本发明实施例提供的移位寄存器的具体结构示意图之四;
图4为本发明实施例提供的一种输入输出时序图;
图5为本发明实施例提供的栅极驱动电路的结构示意图。
具体实施方式
为了使本发明的目的,技术方案和优点更加清楚,下面结合附图,对本发明实施例提供的移位寄存器、栅极驱动电路及显示装置的具体实施方式进行详细地说明。应当理解,下面所描述的优选实施例仅用于说明和解释本发明,并不用于限定本发明。并且在不冲突的情况下,本申请中的实施例及实施例中的特征可以相互组合。
本发明实施例提供了一种阵列基板,如图1所示,包括:第一控制模块1,第二控制模块2,第一输出模块3以及第二输出模块4;
第一控制模块1分别与输入信号端Input、复位信号端Reset、第一参考信号端V1、第二参考信号端V2以及第一节点N1相连,用于在输入信号端Input、复位信号端Reset以及第一节点N1的信号的共同控制下将第一参考信号端V1的信号提供给第一节点N1,以及在输入信号端Input与第一节点N1的信号的共同控制下将第二参考信号端V2的信号提供给第一节点N1;
第二控制模块2分别与输入信号端Input、复位信号端Reset以及第一节点N1相连,用于在复位信号端Reset的控制下将输入信号端Input的信号提供给第一节点N1;
第一输出模块3分别与时钟信号端CK、第一节点N1、第二节点N2以及移位寄存器的驱动信号输出端Output相连,用于控制第二节点N2的信号的电位与第一节点N1的信号的电位反相,以及在第一节点N1的信号与第二节点N2的信号的共同控制下将时钟信号端CK的信号提供给信号输出端Output;
第二输出模块4分别与输出控制信号端EN1、第二参考信号端V2、第二节点N2以及驱动信号输出端Output相连,用于在输出控制信号端EN1与第二节点N2的信号的共同控制下将第二参考信号端V2的信号提供给驱动信号输出端Output。
本发明实施例提供的上述移位寄存器,包括:第一控制模块,第二控制模块,第一输出模块以及第二输出模块;第一控制模块用于在输入信号端、复位信号端以及第一节点的信号的共同控制下将第一参考信号端的信号提供给第一节点,以及在输入信号端与第一节点的信号的共同控制下将第二参考信号端的信号提供给第一节点;第二控制模块用于在复位信号端的控制下将输入信号端的信号提供给第一节点;第一输出模块用于控制第二节点的信号的电位与第一节点的信号的电位反相,以及在第一节点的信号与第二节点的信号的共同控制下将时钟信号端的信号提供给驱动信号输出端;第二输出模块用于在输出控制信号端与第二节点的信号的共同控制下将第二参考信号端的信号提供给驱动信号输出端。因此,通过上述四个模块的相互配合,能够通过简单的结构以及较少的信号线来实现驱动信号输出端的输出,从而简化制备工艺,降低生产成本。
在具体实施时,在本发明实施例提供的上述移位寄存器中,输入信号端的有效脉冲信号为高电位信号,第一参考信号端的信号为高电位信号,第二参考信号端的信号为低电位信号。
下面结合具体实施例,对本发明进行详细说明。需要说明的是,本实施例中是为了更好的解释本发明,但不限制本发明。
具体地,在具体实施时,在本发明实施例提供的上述移位寄存器中,如图2a与图2b所示,第一控制模块1可以包括:第一或非门NY1、第一开关晶体管M1、第二开关晶体管M2以及第三开关晶体管M3;
第一或非门NY1的第一输入端与输入信号端Input相连,第一或非门NY1的第二输入端与第一节点N1相连,第一或非门NY1的输出端分别与第二开关晶体管M2的控制极以及第三开关晶体管M3的控制极相连;
第一开关晶体管M1的控制极与复位信号端Reset相连,第一开关晶体管M1的第一极与第一参考信号端V1相连,第一开关晶体管M1的第二极与第二开关晶体管M2的第一极相连;
第二开关晶体管M2的第二极与第一节点N1相连;
第三开关晶体管M3的第一极与第二参考信号端V2相连,第三开关晶体管M3的第二极与第一节点N1相连。
在具体实施时,在本发明实施例提供的上述移位寄存器中,如图2a与图2b所示,第一开关晶体管M1与第二开关晶体管M2可以为P型晶体管,第三开关晶体管M3可以为N型晶体管。
在具体实施时,在本发明实施例提供的上述移位寄存器中,第一或非门在其输入端的信号均为低电位信号时,其输出端才会输出高电位信号。只要第一或非门的一个输入端的信号为高电位信号,其输出端即会输出低电位信号。第一开关晶体管在复位信号端的信号的控制下处于导通状态时,可以将第一参考信号端的信号提供给第二开关晶体管的第一极。第二开关晶体管在其控制极的信号的控制下处于导通状态时,可以将输入其第一极的信号提供给第一节点。第三开关晶体管在其控制极的信号的控制下处于导通状态时,可以将第二参考信号端的信号提供给第一节点。其中,第一或非门的具体结构可以与现有技术中的结构相同,为本领域技术人员可以理解具有的,在此不作赘述。
具体地,在具体实施时,在本发明实施例提供的上述移位寄存器中,如图3a与图3b所示,第一控制模块1也可以包括:第二或非门NY2,第一反相器D1、第四开关晶体管M4、第五开关晶体管M5以及第六开关晶体管M6;
第二或非门NY2的第一输入端与输入信号端Input相连,第二或非门NY2的第二输入端与第一节点N1相连,第二或非门NY2的输出端与第一反相器D1的输入端相连;
第一反相器N1的输出端分别与第五开关晶体管M5的控制极以及第六开关晶体管M6的控制极相连;
第四开关晶体管M4的控制极与复位信号端Reset相连,第四开关晶体管M4的第一极与第一参考信号端V1相连,第四开关晶体管M4的第二极与第五开关晶体管M5的第一极相连;
第五开关晶体管M5的第二极与第一节点N1相连;
第六开关晶体管M6的第一极与第二参考信号端V2相连,第六开关晶体管M6的第二极与第一节点N1相连。
在具体实施时,在本发明实施例提供的上述移位寄存器中,如图3a与图3b所示,第四开关晶体管M4与第六开关晶体管M6可以为P型晶体管,第五开关晶体管M5可以为N型晶体管。
在具体实施时,在本发明实施例提供的上述移位寄存器中,第二或非门在其输入端的信号均为低电位信号时,其输出端才会输出高电位信号。只要第二或非门的一个输入端的信号为高电位信号,其输出端即会输出低电位信号。第四开关晶体管在复位信号端的信号的控制下处于导通状态时,可以将第一参考信号端的信号提供给第五开关晶体管的第一极。第五开关晶体管在其控制极的信号的控制下处于导通状态时,可以将输入其第一极的信号提供给第一节点。第六开关晶体管在其控制极的信号的控制下处于导通状态时,可以将第二参考信号端的信号提供给第一节点。第一反相器可以使其输入端的信号与其输出端的信号的电位相反。其中,第二或非门与第一反相器的具体结构可以分别与现有技术中的结构相同,为本领域技术人员可以理解具有的,在此不作赘述。
具体地,在具体实施时,在本发明实施例提供的上述移位寄存器中,如图2a至图3b所示,第二控制模块2可以包括:第七开关晶体管M7;
第七开关晶体管M7的控制极与复位信号端Reset相连,第七开关晶体管M7的第一极与输入信号端Input相连,第七开关晶体管M7的第二极与第一节点N1相连。
在具体实施时,在本发明实施例提供的上述移位寄存器中,如图2a至图3b所示,第七开关晶体管M7可以为N型晶体管。
在具体实施时,在本发明实施例提供的上述移位寄存器中,第七开关晶体管在复位信号端的信号的控制下处于导通状态时,可以将输入信号端的信号提供给第一节点。
具体地,在具体实施时,在本发明实施例提供的上述移位寄存器中,如图2a至图3b所示,第一输出模块3可以包括:传输门TG与第二反相器D2;
传输门TG的第一控制端与第一节点N1相连,传输门TG的第二控制端与第二节点N2相连,传输门TG的输入端与时钟信号端CK相连,传输门TG的输出端与驱动信号输出端Output相连;
第二反相器D2的输入端与第一节点N1相连,第二反相器D2的输出端与第二节点N2相连。
在具体实施时,在本发明实施例提供的上述移位寄存器中,传输门在其第一控制端的信号为高电位信号,第二控制端的信号为低电位信号时导通,以将时钟信号端的信号提供给驱动信号输出端。第二反相器可以使其输出端的信号与其输入端的信号的电位相反。其中,传输门与第二反相器的具体结构可以分别与现有技术中的结构相同,为本领域技术人员可以理解具有的,在此不作赘述。
具体地,在具体实施时,在本发明实施例提供的上述移位寄存器中,如图2a至图3b所示,第二输出模块4可以包括:第八开关晶体管M8与第九开关晶体管M9;
第八开关晶体管M8的控制极与第二节点N2相连,第八开关晶体管M8的第一极与第二参考信号端V2相连,第八开关晶体管M8的第二极与第九开关晶体管M9的第一极相连;
第九开关晶体管M9的控制极与输出控制信号端EN1相连,第九开关晶体管M9的第二极与驱动信号输出端Output相连。
在具体实施时,在本发明实施例提供的上述移位寄存器中,如图2a至图3b所示,第八开关晶体管M8与第九开关晶体管M9可以为N型晶体管。
在具体实施时,在本发明实施例提供的上述移位寄存器中,第八开关晶体管在第二节点的信号的控制下处于导通状态时,可以将第二参考信号端的信号提供给第九开关晶体管的第一极。第九开关晶体管在输出控制信号端的信号的控制下处于导通状态时,可以将输入其第一极的信号提供给信号输出端。
进一步地,为了提高输出的信号的驱动能力,在本发明实施例提供的上述移位寄存器中,如图2b与图3b所示,移位寄存器还可以包括:第三反相器D3与第四反相器D4;第一输出模块3与第二输出模块4分别通过第三反相器D3以及第四反相器D4与驱动信号输出端Output相连;
第三反相器D3的输入端分别与第一输出模块3以及第二输出模块4相连,第三反相器D3的输出端与第四反相器D4的输入端相连;
第四反相器D4的输出端与驱动信号输出端Output相连。
在具体实施时,在本发明实施例提供的上述移位寄存器中,第三反相器的输入端分别与第一输出模块中的传输门的输出端以及第二输出模块中的第九开关晶体管的第二端相连。
在具体实施时,在本发明实施例提供的上述移位寄存器中,第三反相器可以使其输出端的信号与其输入端的信号的电位相反。第四反相器也可以使其输出端的信号与其输入端的信号的电位相反。其中,第三反相器与第四反相器的结构可以与现有技术中的结构相同,为本领域技术人员可以理解具有的,在此不作赘述。
进一步地,在具体实施时,在本发明实施例提供的上述移位寄存器中,如图2b与图3b所示,移位寄存器还可以包括:第十开关晶体管M10与第十一开关晶体管M11;
第十开关晶体管M10的控制极与触控控制信号端EN2相连,第十开关晶体管M10的第一极与第二参考信号端V2相连,第十开关晶体管M10的第二极与第一节点N1相连;
第十一开关晶体管M11的控制极与输出控制信号端EN1相连,第十一开关晶体管M11的第一极与第一参考信号端V1相连,第十一开关晶体管M11的第二极与驱动信号输出端Output相连。
在具体实施时,在本发明实施例提供的上述移位寄存器中,如图2b与图3b所示,第十开关晶体管M10可以为N型晶体管,第十一开关晶体管M11可以为P型晶体管。
在具体实施时,在本发明实施例提供的上述移位寄存器中,第十开关晶体管在触控控制信号端的信号的控制下处于导通状态时,可以将第二参考信号端的信号提供给第一节点。第十一开关晶体管在输出控制信号端的信号的控制下处于导通状态时,可以将第一参考信号端的信号提供给信号输出端。
在具体实施时,一般将移位寄存器应用于显示面板中,以向显示面板中的栅线输入扫描信号,使显示面板实现显示功能。目前显示面板一般还具有触控功能,为了避免触控与显示相互干扰,一般采用触控与显示分时驱动的方式以实现显示面板的显示与触控功能。在本发明实施例提供的上述移位寄存器中,在显示阶段中触控控制信号端的信号一般控制第十开关晶体管截止,从而不影响输出正常的扫描信号,实现显示扫描。在触控阶段中触控控制信号端的信号一般控制第十开关晶体管导通,从而使第二节点的信号为高电位信号以控制传输门截止,并且控制第五开关晶体管导通,并且此时输出控制信号端还控制第四开关晶体管导通,进而可以使驱动信号输出端输出低电位的信号,以停止显示扫描,而进行触控。
在具体实施时,输出控制信号端的信号一般为高电位信号。只有在特殊情况下,外部控制IC(Integrated Circuit,集成电路)会控制输出控制信号端的信号变为低电位信号,以控制第十一开关晶体管导通并将第一参考信号端的信号提供给驱动信号输出端。其中,特殊情况可以为显示面板没电要熄灭,或显示面板断电,这是像素中可能还会残留显示画面时的电荷,因此为了避免像素中残留的电荷对显示面板造成不利影响,通过使驱动信号输出端的信号变为高电位信号,以控制像素中残留的电荷进行放电。
进一步的,在具体实施时,在本发明实施例提供的上述移位寄存器中,N型的开关晶体管在高电位信号作用下导通,在低电位信号作用下截止;P型的开关晶体管在高电位信号作用下截止,在低电位信号作用下导通。
需要说明的是本发明上述实施例中提到的开关晶体管可以是薄膜晶体管(TFT,Thin Film Transistor),也可以是金属氧化物半导体场效应管(MOS,Metal OxideScmiconductor),在此不做限定。在具体实施中,上述各开关晶体管的控制极作为其栅极,并且根据晶体管类型以及输入信号的不同,可以将第一极作为源极,第二极作为漏极;或者将第一极作为漏极,第二极作为源极,在此不做具体区分。
下面以图2b所示的移位寄存器的结构为例,结合电路时序图对本发明实施例提供的上述移位寄存器的工作过程作以详细的描述。下述描述中以1表示高电位信号,0表示低电位信号,其中,1和0代表其逻辑电位,仅是为了更好的解释本发明实施例提供的上述移位寄存器的工作过程,而不是在具体实施时施加在各开关晶体管的栅极上的电位。其中,图2b所示的移位寄存器对应的正常显示时的输入输出时序图,如图4所示,主要选取图4中的T1、T2、T3、T4、T5以及T6六个阶段。并且,输出控制信号端EN1的信号为高电位信号,触控控制信号端的信号为低电位信号。第一参考信号端V1的信号为高电位信号,第二参考信号端V2的信号为低电位信号。
在T1阶段,Input=1,CK=0,Reset=0。由于Input=1,因此第一或非门NY1输出低电位信号,以控制第二开关晶体管M2导通,以及控制第三开关晶体管M3截止。由于Reset=0,因此第七开关晶体管M7截止,第一开关晶体管M1导通。导通的第一开关晶体管M1与第二开关晶体管M2将第一参考信号端V1的高电位信号提供给第一节点N1,使第一节点N1为高电位信号,由于第二反相器D2的作用,第二节点N2的信号为低电位信号,从而控制传输门TG导通,以及控制第八开关晶体管M8截止。导通的传输门TG将时钟信号端CK的低电位信号提供给驱动信号输出端Output,使驱动信号输出端Output输出低电位的扫描信号。
在T2阶段,Input=0,CK=0,Reset=0。由于Reset=0,因此第七开关晶体管M7截止,第一开关晶体管M1导通。因此第一节点N1保持为高电位信号,并使第二节点N2的信号为低电位信号,从而控制传输门TG导通,以及控制第八开关晶体管M8截止。导通的传输门TG将时钟信号端CK的低电位信号提供给驱动信号输出端Output,使驱动信号输出端Output输出低电位的扫描信号。
在T3阶段,Input=0,CK=1,Reset=0。由于Reset=0,因此第七开关晶体管M7截止。因此第一节点N1保持为高电位信号,并使第二节点N2的信号为低电位信号,从而控制传输门TG导通,以及控制第八开关晶体管M8截止。导通的传输门TG将时钟信号端CK的高电位信号提供给驱动信号输出端Output,使驱动信号输出端Output输出高电位的扫描信号。
在T4阶段,Input=0,CK=0,Reset=0。由于Reset=0,因此第七开关晶体管M7截止。因此第一节点N1保持为高电位信号,并使第二节点N2的信号为低电位信号,从而控制传输门TG导通,以及控制第八开关晶体管M8截止。导通的传输门TG将时钟信号端CK的低电位信号提供给驱动信号输出端Output,使驱动信号输出端Output输出低电位的扫描信号。
在T5阶段,Input=0,CK=0,Reset=1。由于Reset=1,因此第七开关晶体管M7导通,而第一开关晶体管M1截止。导通的第七开关晶体管M7将输入信号端Input的低电位信号提供给第一节点N1,使第一节点N1的信号为电位信号,以使第一或非门NY1输出高电位信号,以控制第二开关晶体管M2截止,第三开关晶体管M3导通。导通的第三开关晶体管M3将第二参考信号端V2的低电位信号提供给第一节点N1,进一步使第一节点N1的信号为低电位信号。由于第一节点N1的信号为低电位信号,由于第二反相器D2的作用,使第二节点N2的信号为高电位信号,从而控制传输门TG截止,以及控制第八开关晶体管M8导通。由于输出控制信号端EN1的信号为高电位信号,因此第九开关晶体管M9导通。导通的第八开关晶体管M8与第九开关晶体管M9将第二参考信号端V2的低电位信号提供给驱动信号输出端Output,使驱动信号输出端Output输出低电位的扫描信号。
在T6阶段,Input=0,CK=0,Reset=0。由于Reset=0,因此第七开关晶体管M7截止。因此第一节点N1保持为低电位信号,由于第二反相器N2的作用以使第二节点N2的信号为高电位信号,控制传输门TG截止,以及控制第八开关晶体管M8导通。由于输出控制信号端EN1的信号为高电位信号,因此第九开关晶体管M9导通。导通的第八开关晶体管M8与第九开关晶体管M9将第二参考信号端V2的低电位信号提供给驱动信号输出端Output,使驱动信号输出端Output输出低电位的扫描信号。
在T6阶段之后,一直重复执行T6阶段的工作过程,直至输入信号端Input的信号再次变为高电位信号。
本发明实施例提供的移位寄存器,通过上述简单的结构以及较少的信号线,可以稳定的输出扫描信号,从而可以简化制备工艺,降低生产成本。
基于同一发明构思,本发明实施例还提供了一种栅极驱动电路,如图5所示,包括级联的多个本发明实施例提供的上述任一种移位寄存器SR(1)、SR(2)…SR(n-1)、SR(n)…SR(N-1)、SR(N)(共N个移位寄存器,1≤n≤N);其中,
第一级移位寄存器SR(1)的输入信号端Input与帧触发信号端STV相连;
除第一级移位寄存器SR(1)之外,其余各级移位寄存器SR(n)的输入信号端Input分别与其相邻的上一级移位寄存器SR(n-1)的驱动信号输出端Output相连;
除最后一级移位寄存器SR(N)之外,其余各级移位寄存器SR(n)的复位信号端Reset分别与其相邻的下一级移位寄存器的驱动信号输出端相连。
具体地,上述栅极驱动电路可以应用于液晶显示面板中,也可以应用于有机电致发光显示面板中,在此不作限定。并且,上述栅极驱动电路解决问题的原理与前述移位寄存器相似,因此该栅极驱动电路的实施可以参见前述移位寄存器的实施,重复之处在此不再赘述。
在具体实施时,在本发明提供的上述栅极驱动电路中,第2k-1级移位寄存器的时钟信号端均与同一时钟端即第一时钟端ck1相连;第2k级移位寄存器的时钟信号端均与同一时钟端即第二时钟端ck2相连;其中,k为正整数,第一时钟端的信号与第二时钟端的信号的周期相同且占空比相同。并且,各级移位寄存器的输出控制信号端均与同一输出控制端相连,各级移位寄存器的第一参考信号端均与同一第一参考端相连,各级移位寄存器的第二参考信号端均与同一第二参考端相连。
在具体实施时,在移位寄存器还包括第十开关晶体管时,各级移位寄存器的触控控制信号端均与同一触控控制端相连。
基于同一发明构思,本发明实施例还提供了一种显示装置,包括本发明实施例提供的上述栅极驱动电路。该显示装置可以为:手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。对于该显示装置的其它必不可少的组成部分均为本领域的普通技术人员应该理解具有的,在此不做赘述,也不应作为对本发明的限制。该显示装置的实施可以参见上述栅极驱动电路的实施例,重复之处不再赘述。
本发明实施例提供的移位寄存器、栅极驱动电路及显示装置,包括:第一控制模块,第二控制模块,第一输出模块以及第二输出模块;第一控制模块用于在输入信号端、复位信号端以及第一节点的信号的共同控制下将第一参考信号端的信号提供给第一节点,以及在输入信号端与第一节点的信号的共同控制下将第二参考信号端的信号提供给第一节点;第二控制模块用于在复位信号端的控制下将输入信号端的信号提供给第一节点;第一输出模块用于控制第二节点的信号的电位与第一节点的信号的电位反相,以及在第一节点的信号与第二节点的信号的共同控制下将时钟信号端的信号提供给驱动信号输出端;第二输出模块用于在输出控制信号端与第二节点的信号的共同控制下将第二参考信号端的信号提供给驱动信号输出端。因此,通过上述四个模块的相互配合,能够通过简单的结构以及较少的信号线来实现驱动信号输出端的输出,从而简化制备工艺,降低生产成本。
显然,本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样,倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内,则本发明也意图包含这些改动和变型在内。
Claims (7)
1.一种移位寄存器,其特征在于,包括:第一控制模块,第二控制模块,第一输出模块以及第二输出模块;
所述第一控制模块分别与输入信号端、复位信号端、第一参考信号端、第二参考信号端以及第一节点相连,用于在所述输入信号端、所述复位信号端以及所述第一节点的信号的共同控制下将所述第一参考信号端的信号提供给所述第一节点,以及在所述输入信号端与所述第一节点的信号的共同控制下将所述第二参考信号端的信号提供给所述第一节点;
所述第二控制模块分别与所述输入信号端、所述复位信号端以及所述第一节点相连,用于在所述复位信号端的控制下将所述输入信号端的信号提供给所述第一节点;
所述第一输出模块分别与时钟信号端、所述第一节点、所述第二节点以及所述移位寄存器的驱动信号输出端相连,用于控制所述第二节点的信号的电位与所述第一节点的信号的电位反相,以及在所述第一节点的信号与所述第二节点的信号的共同控制下将所述时钟信号端的信号提供给所述信号输出端;
所述第二输出模块分别与输出控制信号端、所述第二参考信号端、所述第二节点以及所述驱动信号输出端相连,用于在所述输出控制信号端与所述第二节点的信号的共同控制下将所述第二参考信号端的信号提供给所述驱动信号输出端;所述第二控制模块包括:第七开关晶体管;所述第七开关晶体管的控制极与所述复位信号端相连,所述第七开关晶体管的第一极与所述输入信号端相连,所述第七开关晶体管的第二极与所述第一节点相连;
所述第一控制模块为:第一或非门、第一开关晶体管、第二开关晶体管以及第三开关晶体管;所述第一或非门的第一输入端与所述输入信号端相连,所述第一或非门的第二输入端与所述第一节点相连,所述第一或非门的输出端分别与所述第二开关晶体管的控制极以及所述第三开关晶体管的控制极相连;所述第一开关晶体管的控制极与所述复位信号端相连,所述第一开关晶体管的第一极与所述第一参考信号端相连,所述第一开关晶体管的第二极与所述第二开关晶体管的第一极相连;所述第二开关晶体管的第二极与所述第一节点相连;所述第三开关晶体管的第一极与所述第二参考信号端相连,所述第三开关晶体管的第二极与所述第一节点相连;或,
所述第一控制模块为:第二或非门,第一反相器、第四开关晶体管、第五开关晶体管以及第六开关晶体管;所述第二或非门的第一输入端与所述输入信号端相连,所述第二或非门的第二输入端与所述第一节点相连,所述第二或非门的输出端与所述第一反相器的输入端相连;所述第一反相器的输出端分别与所述第五开关晶体管的控制极以及所述第六开关晶体管的控制极相连;所述第四开关晶体管的控制极与所述复位信号端相连,所述第四开关晶体管的第一极与所述第一参考信号端相连,所述第四开关晶体管的第二极与所述第五开关晶体管的第一极相连;所述第五开关晶体管的第二极与所述第一节点相连;所述第六开关晶体管的第一极与所述第二参考信号端相连,所述第六开关晶体管的第二极与所述第一节点相连。
2.如权利要求1所述的移位寄存器,其特征在于,所述第一输出模块包括:传输门与第二反相器;
所述传输门的第一控制端与所述第一节点相连,所述传输门的第二控制端与所述第二节点相连,所述传输门的输入端与所述时钟信号端相连,所述传输门的输出端与所述驱动信号输出端相连;
所述第二反相器的输入端与所述第一节点相连,所述第二反相器的输出端与所述第二节点相连。
3.如权利要求1所述的移位寄存器,其特征在于,所述第二输出模块包括:第八开关晶体管与第九开关晶体管;
所述第八开关晶体管的控制极与所述第二节点相连,所述第八开关晶体管的第一极与所述第二参考信号端相连,所述第八开关晶体管的第二极与所述第九开关晶体管的第一极相连;
所述第九开关晶体管的控制极与所述输出控制信号端相连,所述第九开关晶体管的第二极与所述驱动信号输出端相连。
4.如权利要求1-3任一项所述的移位寄存器,其特征在于,所述移位寄存器还包括:第三反相器与第四反相器;所述第一输出模块与所述第二输出模块分别通过所述第三反相器以及第四反相器与所述驱动信号输出端相连;
所述第三反相器的输入端分别与所述第一输出模块以及所述第二输出模块相连,所述第三反相器的输出端与所述第四反相器的输入端相连;
所述第四反相器的输出端与所述驱动信号输出端相连。
5.如权利要求1-2任一项所述的移位寄存器,其特征在于,所述移位寄存器还包括:第十开关晶体管与第十一开关晶体管;
所述第十开关晶体管的控制极与触控控制信号端相连,所述第十开关晶体管的第一极与所述第二参考信号端相连,所述第十开关晶体管的第二极与所述第一节点相连;
所述第十一开关晶体管的控制极与所述输出控制信号端相连,所述第十一开关晶体管的第一极与所述第一参考信号端相连,所述第十一开关晶体管的第二极与所述驱动信号输出端相连。
6.一种栅极驱动电路,其特征在于,包括:级联的多个如权利要求1-5任一项所述的移位寄存器;
第一级移位寄存器的输入信号端与帧触发信号端相连;
除所述第一级移位寄存器之外,其余每一级移位寄存器的输入信号端分别与其相邻的上一级移位寄存器的驱动信号输出端相连;
除最后一级移位寄存器之外,其余每一级移位寄存器的复位信号端分别与其相邻的下一级移位寄存器的驱动信号输出端相连。
7.一种显示装置,其特征在于,包括如权利要求6所述的栅极驱动电路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710859739.1A CN107516492B (zh) | 2017-09-21 | 2017-09-21 | 一种移位寄存器、栅极驱动电路及显示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710859739.1A CN107516492B (zh) | 2017-09-21 | 2017-09-21 | 一种移位寄存器、栅极驱动电路及显示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN107516492A CN107516492A (zh) | 2017-12-26 |
CN107516492B true CN107516492B (zh) | 2020-12-25 |
Family
ID=60725916
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201710859739.1A Active CN107516492B (zh) | 2017-09-21 | 2017-09-21 | 一种移位寄存器、栅极驱动电路及显示装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN107516492B (zh) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107958649B (zh) | 2018-01-02 | 2021-01-26 | 京东方科技集团股份有限公司 | 移位寄存器单元、驱动方法、栅极驱动电路及显示装置 |
CN108389559B (zh) * | 2018-05-03 | 2020-08-21 | 京东方科技集团股份有限公司 | 移位寄存器模块及驱动方法、栅极驱动电路和显示装置 |
CN110930951A (zh) * | 2019-12-24 | 2020-03-27 | 昆山国显光电有限公司 | 栅极驱动电路、显示面板和显示装置 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101255270B1 (ko) * | 2006-08-14 | 2013-04-15 | 엘지디스플레이 주식회사 | 쉬프트 레지스터 및 그의 구동방법과 그를 이용한 표시장치 |
CN104992662A (zh) * | 2015-08-04 | 2015-10-21 | 京东方科技集团股份有限公司 | Goa单元及其驱动方法、goa电路、显示装置 |
CN106847223A (zh) * | 2017-03-29 | 2017-06-13 | 武汉华星光电技术有限公司 | 扫描驱动电路及液晶显示面板 |
CN107154235A (zh) * | 2017-07-21 | 2017-09-12 | 京东方科技集团股份有限公司 | 扫描移位电路、触控移位电路、驱动方法及相关装置 |
-
2017
- 2017-09-21 CN CN201710859739.1A patent/CN107516492B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101255270B1 (ko) * | 2006-08-14 | 2013-04-15 | 엘지디스플레이 주식회사 | 쉬프트 레지스터 및 그의 구동방법과 그를 이용한 표시장치 |
CN104992662A (zh) * | 2015-08-04 | 2015-10-21 | 京东方科技集团股份有限公司 | Goa单元及其驱动方法、goa电路、显示装置 |
CN106847223A (zh) * | 2017-03-29 | 2017-06-13 | 武汉华星光电技术有限公司 | 扫描驱动电路及液晶显示面板 |
CN107154235A (zh) * | 2017-07-21 | 2017-09-12 | 京东方科技集团股份有限公司 | 扫描移位电路、触控移位电路、驱动方法及相关装置 |
Also Published As
Publication number | Publication date |
---|---|
CN107516492A (zh) | 2017-12-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9747854B2 (en) | Shift register, gate driving circuit, method for driving display panel and display device | |
US9847067B2 (en) | Shift register, gate driving circuit, display panel, driving method thereof and display device | |
US10049609B2 (en) | Shift register, gate driving circuit, and display device | |
US11011117B2 (en) | Shift register, drive method thereof, drive control circuit, and display apparatus | |
EP3355309B1 (en) | Shift register, gate driving circuit and display device | |
US20200013473A1 (en) | Shift register, method for driving the same, gate integrated driver circuit, and display device | |
CN111445866B (zh) | 移位寄存器、驱动方法、驱动控制电路及显示装置 | |
CN106504692B (zh) | 一种移位寄存器、其驱动方法、栅极驱动电路及显示装置 | |
CN110706656B (zh) | 一种移位寄存器、其驱动方法、驱动电路及显示装置 | |
US10467966B2 (en) | Shift register and a method for driving the same, a gate driving circuit and display apparatus | |
US10559242B2 (en) | Shift register, driving method thereof, gate line integrated driving circuit and display device | |
US10403210B2 (en) | Shift register and driving method, driving circuit, array substrate and display device | |
CN109166542B (zh) | 移位寄存器单元及驱动方法、栅极驱动电路、显示装置 | |
CN109377948B (zh) | 移位寄存器及其驱动方法、栅极驱动电路和显示装置 | |
CN107516492B (zh) | 一种移位寄存器、栅极驱动电路及显示装置 | |
US20240221794A1 (en) | Shift register unit, driving method thereof, and device | |
US11423823B2 (en) | Shift register and driving method thereof, gate driving circuit and display device capabling reset the output terminal | |
CN107123389B (zh) | 移位寄存器、栅极驱动电路及显示装置 | |
CN107393499B (zh) | 一种方波削角电路、其驱动方法及显示面板 | |
CN109389926B (zh) | 移位寄存器、栅极驱动电路、阵列基板 | |
CN111223515B (zh) | 一种移位寄存器、其驱动方法、驱动电路及显示装置 | |
CN108511025B (zh) | 一种移位寄存器单元、栅极驱动电路及显示装置 | |
CN110085159B (zh) | 一种移位寄存器单元、栅极驱动电路及显示装置 | |
US10553140B2 (en) | Inversion control circuit, method for driving the same, display panel, and display device | |
CN111462675A (zh) | 一种移位寄存器、栅极驱动电路及显示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |