CN107507759A - 深沟槽外延填充工艺方法 - Google Patents

深沟槽外延填充工艺方法 Download PDF

Info

Publication number
CN107507759A
CN107507759A CN201710579001.XA CN201710579001A CN107507759A CN 107507759 A CN107507759 A CN 107507759A CN 201710579001 A CN201710579001 A CN 201710579001A CN 107507759 A CN107507759 A CN 107507759A
Authority
CN
China
Prior art keywords
deep trench
gas
reaction chamber
process method
fill process
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710579001.XA
Other languages
English (en)
Inventor
伍洲
季伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201710579001.XA priority Critical patent/CN107507759A/zh
Publication of CN107507759A publication Critical patent/CN107507759A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)

Abstract

本发明公开了一种深沟槽外延填充方法，在填充过程中，反应腔室中载气的流量设定为48～52L/Min,清洗气的流量设定为2.5～3.5L/Min。通过调整反应腔室中载气及清洗气体的流速，使工艺气体在反应腔室中充分扩散，即可有效增加晶圆中间位置的淀积率，中和loading effect的影响，提升外延淀积的均一性。

Description

深沟槽外延填充工艺方法
技术领域
本发明涉及半导体领域，特别是指一种深沟槽外延填充工艺方法。
背景技术
深沟槽结构在现今的半导体技术中得到较为广泛的应用。例如，深沟槽可作为隔离结构以隔绝不同操作电压的电子器件。又如，深沟槽可应用于超级结MOS晶体管(SuperJunction MOSFET)，作为PN结通过耗尽态的电荷平衡达到高击穿电压性能。在半导体制造工艺过程中，深沟槽外延的填充由于受loading effect(反应气体充满整个腔体，中间位置有需要填充的沟槽，对应的腔体中间位置反应气体对中间位置沟槽进行填充。而腔体边缘的位置并没有沟槽需要填充，但腔体内气体分布是均匀的，边缘部分气体同样需要参与反应，这部分气体只能在靠近晶圆边缘位置的沟槽参与填充反应，这样就导致参与靠近晶圆边缘位置沟槽的反应气体要比参与晶圆中间位置沟槽的反应气体多，即边缘位置的沟槽填充速度要比边缘位置沟槽填充速度更快，该现象称为loading effect)影响，目前广泛采用的深沟槽填充的工艺为，采用流速为40L/min的氢气作为载气，流速为5L/min的氢气作为清洗气体。这样的设定使边缘EE10mm范围内填充速率较快，中间位置较慢，从而导致边缘沟槽填满，晶圆中间位置的沟槽,从沟槽的横断面看，仍存在较深的“V”型口，面内均一性不好。若单纯增加沉积反应时长，可将晶圆中间位置的沟槽填满，但边缘由于硅生长过厚会产生缺陷。
发明内容
本发明所要解决的技术问题是提供一种深沟槽外延填充工艺方法，使深沟槽的填充均一性更好。
为解决上述问题，本发明所述的深沟槽外延填充工艺方法，其是在填充过程中，反应腔室中载气的流量设定为48～52L/Min,清洗气的流量设定为2.5～3.5L/Min。
进一步地，所述的深沟槽，是指沟槽深度为42～45μm的沟槽。
进一步地，所述的载气为氢气。
进一步地，所述的清洗气为氢气，稳定反应腔室的气氛。
本发明所述的深沟槽外延填充工艺方法，通过调整反应腔室中载气及清洗气体的流速，使工艺气体在反应腔室中充分扩散，即可有效增加晶圆中间位置的淀积率，中和loading effect的影响，提升外延淀积的均一性。
具体实施方式
本发明所述的深沟槽外延填充工艺方法，针对传统工艺中外延淀积不均匀的问题，调整了淀积工艺参数。比如，一般淀积外延是在反应腔室中通入氢气作为载气，参数设定即为载气40L/min，清洗气5L/Min，考虑到机台的变化及不同机台的差异，载气范围在38～42L/min，清洗气范围在4.5～5.5L/min均在可接受范围内。本发明将反应腔室中载气的流量设定为48～52L/Min,清洗气的流量设定为2.5～3.5L/Min。
本发明实施例中，在具有深沟槽的晶圆上淀积外延时，其是在填充过程中，反应腔室中作为载气的氢气流量设定为50L/Min,作为清洗气的氢气流量设定为3L/Min。
上述工艺参数将载气的流速增大，使工艺气体在反应腔室中充分扩散，即可有效增加晶圆中间位置的淀积率，而将清洗气的流速降低，中和loading effect的影响，提升外延淀积的均一性。
以上仅为本发明的优选实施例，并不用于限定本发明。对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (4)

1.一种深沟槽外延填充工艺方法，其特征在于：在填充过程中，反应腔室中载气的流量设定为48～52L/Min,清洗气的流量设定为2.5～3.5L/Min。
2.如权利要求1所述的深沟槽外延填充工艺方法，其特征在于：所述的深沟槽，是指沟槽深度在42～45μm的沟槽。
3.如权利要求1所述的深沟槽外延填充工艺方法，其特征在于：所述的载气为氢气。
4.如权利要求1所述的深沟槽外延填充工艺方法，其特征在于：所述的清洗气为氢气，稳定反应腔室的气氛。
CN201710579001.XA 2017-07-17 2017-07-17 深沟槽外延填充工艺方法 Pending CN107507759A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710579001.XA CN107507759A (zh) 2017-07-17 2017-07-17 深沟槽外延填充工艺方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710579001.XA CN107507759A (zh) 2017-07-17 2017-07-17 深沟槽外延填充工艺方法

Publications (1)

Publication Number Publication Date
CN107507759A true CN107507759A (zh) 2017-12-22

Family

ID=60679869

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710579001.XA Pending CN107507759A (zh) 2017-07-17 2017-07-17 深沟槽外延填充工艺方法

Country Status (1)

Country Link
CN (1) CN107507759A (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6495294B1 (en) * 1999-10-28 2002-12-17 Denso Corporation Method for manufacturing semiconductor substrate having an epitaxial film in the trench
CN101448977A (zh) * 2005-11-04 2009-06-03 应用材料股份有限公司 用于等离子体增强的原子层沉积的设备和工艺
US20150325640A1 (en) * 2006-04-11 2015-11-12 Stmicroelectronics S.R.L. Process for manufacturing a semiconductor power device comprising charge-balance column structures and respective device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6495294B1 (en) * 1999-10-28 2002-12-17 Denso Corporation Method for manufacturing semiconductor substrate having an epitaxial film in the trench
CN101448977A (zh) * 2005-11-04 2009-06-03 应用材料股份有限公司 用于等离子体增强的原子层沉积的设备和工艺
US20150325640A1 (en) * 2006-04-11 2015-11-12 Stmicroelectronics S.R.L. Process for manufacturing a semiconductor power device comprising charge-balance column structures and respective device

Similar Documents

Publication Publication Date Title
CN101859700B (zh) 多晶硅淀积工艺
CN103681338B (zh) 半导体器件及其制造方法
US10546750B2 (en) System and method for substrate wafer back side and edge cross section seals
CN107507759A (zh) 深沟槽外延填充工艺方法
CN101307488B (zh) 多晶硅薄膜的制备方法
CN102324382A (zh) 重掺杂p型衬底上生长高阻n型外延层的方法
CN107267960A (zh) Hvpe用气体传输装置、反应腔及hvpe设备
CN105239056A (zh) 一种原子层沉积设备以及方法
CN107546101A (zh) 一种外延生长方法
CN101859699A (zh) 多晶硅淀积工艺
CN101953751A (zh) 碳氟膜橡胶塞及其制备方法
CN105336640A (zh) 一种反应腔室和反应设备
CN103320855A (zh) 多晶硅薄膜层淀积方法
CN110223939A (zh) 一种降低外延自掺杂效应的装置和方法
CN102376548A (zh) 降低外延工艺中自掺杂与外扩散的方法
KR20210004024A (ko) 기판처리장치용 가스공급장치
CN106876248A (zh) 8英寸薄层外延片、均匀性控制方法及应用
CN213692059U (zh) 一种单向浪涌增强型半导体放电管芯片
CN103400752A (zh) 离子注入工艺在ccd制作中的应用及ccd制作工艺
CN102412185B (zh) 降低射频ldmos器件中源端接触柱电阻的方法
CN105047565B (zh) 超级结深沟槽的制造方法
CN108666209A (zh) 一种半导体衬底的制作方法
CN107359189A (zh) 一种垂直双扩散 mos 器件及其制作方法
CN101635269A (zh) 高压mos器件浅沟槽区域的制程方法
CN101211772A (zh) 多晶硅栅层的沉积方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20171222