CN107481752B - 半导体存储器的刷新方法、刷新控制电路及半导体存储器 - Google Patents
半导体存储器的刷新方法、刷新控制电路及半导体存储器 Download PDFInfo
- Publication number
- CN107481752B CN107481752B CN201710725168.2A CN201710725168A CN107481752B CN 107481752 B CN107481752 B CN 107481752B CN 201710725168 A CN201710725168 A CN 201710725168A CN 107481752 B CN107481752 B CN 107481752B
- Authority
- CN
- China
- Prior art keywords
- refresh
- signal
- memory block
- refresh operation
- block
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/406—Management or control of the refreshing or charge-regeneration cycles
- G11C11/40622—Partial refresh of memory arrays
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Dram (AREA)
Abstract
本发明涉及一种半导体存储器的刷新方法，包括：在半导体存储器初始化时，将半导体存储器中各存储块的当前状态设置为阻止刷新的状态；当存储块中的任意行被访问时，则将存储块的当前状态重设为允许刷新的状态，以允许根据输入的刷新操作信号对存储块进行刷新操作；当存储块中的任意行未被访问时，则保持存储块的状态为初始化的阻止刷新的状态，以阻止根据输入的刷新操作信号对存储块进行刷新操作。本发明还提供了一种刷新控制电路以及一种包括刷新控制电路的半导体存储器，具有上述效果。
Description
技术领域
本发明涉及半导体存储器技术领域，具体地涉及一种半导体存储器的刷新方法、刷新控制电路及半导体存储器。
背景技术
动态随机存取存储器(Dynamic Random Access Memory，DRAM)具有很低的单元存储成本和很高的集成密度，被广泛应用于计算机***中，DRAM属于易失性存储器件，为了保持数据不丢失，需要进行刷新操作，电子器件工程联合委员会(Joint Electron DeviceEngineering Council，JEDEC)标准规定DRAM单元的刷新周期为64ms(高温下为32ms)，要求每个刷新周期对所有行进行一次刷新，以保存数据，如果不刷新，存储的信息就会丢失。然而，刷新时，对动态随机存取存储器中的所有存储块的所有行进行刷新，导致刷新次数多，功耗大的缺陷。
因此，如何减少刷新次数、降低功耗是本领域技术人员急需要解决的技术问题。
在背景技术中公开的上述信息仅用于加强对本发明的背景的理解，因此其可能包含没有形成为本领域普通技术人员所知晓的现有技术的信息。
发明内容
有鉴于此，本发明实施例希望提供一种半导体存储器的刷新方法、刷新控制电路及半导体存储器，以至少解决现有技术中存在的技术问题。
本发明实施例的技术方案是这样实现的，根据本发明的一个实施例，提供一种半导体存储器的刷新方法，包括：
在半导体存储器初始化时，将所述半导体存储器中各存储块的当前状态设置为阻止刷新的状态；
当所述存储块中的任意行被访问时，则将所述存储块的当前状态重设为允许刷新的状态，以允许根据输入的刷新操作信号对所述存储块进行刷新操作；
当所述存储块中的任意所述行未被访问时，则保持所述存储块的状态为初始化的所述阻止刷新的状态，以阻止根据输入的所述刷新操作信号对所述存储块进行刷新操作。
优选的，在上述半导体存储器的刷新方法中，上述阻止刷新状态的步骤包括：
所述半导体存储器的状态存储电路根据初始化时输入的上电复位信号将所述各存储块的当前状态设置为所述阻止刷新的状态。
优选的，在上述半导体存储器的刷新方法中，上述允许刷新状态的步骤包括：
所述状态存储电路根据获得的对所述存储块中的任意所述行的访问信号以及所述上电复位信号，输出允许刷新信号；
逻辑电路对所述允许刷新信号与输入的所述刷新操作信号做逻辑与运算，输出允许刷新操作信号，以允许所述存储块根据所述允许刷新操作信号对自身进行刷新操作。
优选的，在上述半导体存储器的刷新方法中，当所述存储块中的任意所述行未被访问时，则保持所述存储块的状态为初始化的所述阻止刷新的状态，以阻止根据输入的所述刷新操作信号对所述存储块进行刷新操作，包括：
所述状态存储电路根据所述上电复位信号，输出阻止刷新信号；
逻辑电路对所述阻止刷新信号与输入的所述刷新操作信号做逻辑与运算，输出阻止刷新操作信号，以阻止根据输入的所述刷新操作信号对所述存储块进行刷新操作。
优选的，在上述半导体存储器的刷新方法中，所述刷新操作包括自动刷新操作或者自刷新操作。
本发明还提供一种刷新控制电路，应用于对半导体存储器的刷新，所述半导体存储器具有至少一个存储块，所述刷新控制电路包括至少一个控制单元，所述控制单元与所述存储块连接，所述控制单元用于在半导体存储器初始化时，将所述半导体存储器中各存储块的当前状态设置为阻止刷新的状态；当所述存储块中的任意行被访问时，则将所述存储块的当前状态重设为允许刷新的状态，以允许根据输入的刷新操作信号对所述存储块进行刷新操作；当所述存储块中的任意所述行未被访问时，则保持所述存储块的状态为初始化的所述阻止刷新的状态，以阻止根据输入的所述刷新操作信号对所述存储块进行刷新操作。
优选的，在上述刷新控制电路中，所述控制单元包括：
状态存储电路，用于根据初始化时输入的上电复位信号将所述各存储块的当前状态设置为所述阻止刷新的状态。
优选的，在上述刷新控制电路中，所述状态存储电路还用于根据获得的对所述存储块中的任意所述行的访问信号以及所述上电复位信号，输出允许刷新信号；根据所述上电复位信号，输出阻止刷新信号。
优选的，在上述刷新控制电路中，所述控制单元还包括：
逻辑电路，用于对所述允许刷新信号与输入的所述刷新操作信号做逻辑与运算，输出允许刷新操作信号，以允许所述存储块根据所述允许刷新操作信号对自身进行刷新操作；对所述阻止刷新信号与输入的所述刷新操作信号做逻辑与运算，输出阻止刷新操作信号，以阻止根据输入的所述刷新操作信号对所述存储块进行刷新操作。
优选的，在上述刷新控制电路中，所述控制单元与所述存储块一一对应连接。
本发明还提供了一种半导体存储器，包括上述任一项所述的刷新控制电路。本发明由于采用以上技术方案，其具有以下优点：本方案将存储块的当前状态初始化为阻止刷新的状态，之后通过判断存储块中的任意行是否被访问，来确认存储块是否应该被刷新操作，当存储块中的任意行被访问时，对所述存储块进行刷新操作，当存储块中的任意所述行未被访问时，阻止对存储块的刷新操作，实现了少刷新次数、省电能、降低功耗的目的。
上述概述仅仅是为了说明书的目的，并不意图以任何方式进行限制。除上述描述的示意性的方面、实施方式和特征之外，通过参考附图和以下的详细描述，本发明进一步的方面、实施方式和特征将会是容易明白的。
附图说明
在附图中，除非另外规定，否则贯穿多个附图相同的附图标记表示相同或相似的部件或元素。这些附图不一定是按照比例绘制的。应该理解，这些附图仅描绘了根据本发明公开的一些实施方式，而不应将其视为是对本发明范围的限制。
图1为本发明实施例提供的半导体存储器的刷新方法流程示意图；
图2为本发明实施例提供的刷新控制电路示意图；
图3为本发明实施例提供的半导体存储器示意图；
图4为本发明实施例提供的刷新控制电路对半导体存储器的刷新控制流程图。
附图标记
1-存储块 2-控制单元 3-存储单元；
21-逻辑电路 22-状态存储电路。
具体实施方式
在下文中，仅简单地描述了某些示例性实施例。正如本领域技术人员可认识到的那样，在不脱离本发明的精神或范围的情况下，可通过各种不同方式修改所描述的实施例。因此，附图和描述被认为本质上是示例性的而非限制性的。
在本发明的描述中，需要理解的是，术语"中心"、"纵向"、"横向"、"长度"、"宽度"、"厚度"、"上"、"下"、"前"、"后"、"左"、"右"、"竖直"、"水平"、"顶"、"底"、"内"、"外"、"顺时针"、"逆时针"、"轴向"、"径向"等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语"第一"、"第二"仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有"第一"、"第二"的特征可以明示或者隐含地包括一个或者更多个所述特征。在本发明的描述中，"多个"的含义是两个或两个以上，除非另有明确具体的限定。
在本发明的描述中，需要说明的是，除非另有明确的规定和限定，术语"安装"、"相连"、"连接"、"固定"应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接：可以是机械连接，也可以是电连接或可以相互通讯；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。
在本发明中，除非另有明确的规定和限定，第一特征在第二特征之"上"或之"下"可以包括第一和第二特征直接接触，也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。而且，第一特征在第二特征"之上"、"上方"和"上面"包括第一特征在第二特征正上方和斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征"之下"、"下方"和"下面"包括第一特征在第二特征正上方和斜上方，或仅仅表示第一特征水平高度小于第二特征。
下文的公开提供了许多不同的实施方式或例子用来实现本发明的不同结构。为了简化本发明的公开，下文中对特定例子的部件和设置进行描述。当然，它们仅仅为示例，并且目的不在于限制本发明。此外，本发明可以在不同例子中重复参考数字和/或参考字母，这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施方式和/或设置之间的关系。此外，本发明提供了的各种特定的工艺和材料的例子，但是本领域普通技术人员可以意识到其他工艺的应用和/或其他材料的使用。
在一种具体实施方式中，提供一种半导体存储器的刷新方法，如图1、图2以及图3所示，包括：
步骤S1：在半导体存储器初始化时，将半导体存储器中各存储块的当前状态设置为阻止刷新的状态。
其中，如图3所示，半导体存储器中包含了一些数据存储容量较大的存储单元3，在存储单元3中又包含了多个数据存储容量较小的存储块1，每一个存储块1均受到初始化操作，本实施方式中涉及的控制方式有多种，可以是对每个存储块1单独控制，也可以是同时控制，均在保护范围内。存储块1可通过控制单元2实现自动刷新操作或者自刷新操作的存储块。
输入上电复位信号(Power Up信号)至刷新控制电路，刷新控制电路输出阻止刷新信号至存储块1，存储块1根据阻止刷新信号将当前状态初始化为阻止刷新的状态，存储块1在刷新控制电路的控制下初始化，阻止外界对其的刷新操作。
步骤S21：当存储块1中的任意行被访问时，则将存储块1的当前状态重设为允许刷新的状态，以允许根据输入的刷新操作信号对存储块1进行刷新操作。
当访问一个存储块1中任何一个行(row)时，将该存储块1的刷新控制电路设置为允许刷新，如输入Active信号(该Active信号是针对一个存储块1中至少一行的访问命令)，刷新控制电路根据Active信号生成允许刷新信号，将这个存储块1的刷新控制电路设置为允许刷新。如果使用一个与非(nand)逻辑门来控制是否刷新，则上电复位后，控制电路输出逻辑电平“0”，允许刷新后，刷新控制电路输出逻辑电平“1”。当有刷新操作信号(Refresh信号)输入时，刷新控制电路根据允许刷新信号以及Refresh信号生成新的信号，即允许刷新操作信号，对存储块1进行刷新操作。
步骤S22：当存储块1中的任意行未被访问时，则保持存储块1的状态为初始化的阻止刷新的状态，以阻止根据输入的刷新操作信号对存储块1进行刷新操作。
当存储块1里任何一个行都没有被访问过，如并未输入Active信号，则存储块1的刷新控制电路保持初始化以后的状态，不允许对存储块1进行刷新。如果有后续针对此存储块1的刷新操作，如输入Refresh信号，会被自动跳过，从而达到省电的目的。
本方案将存储块1的当前状态初始化为阻止刷新的状态，之后通过判断存储块1中的任意行是否被访问，来确认存储块1是否应该被刷新操作，当存储块1中的任意行被访问时，对所述存储块1进行刷新操作，当存储块1中的任意所述行未被访问时，阻止对存储块1的刷新操作，实现了少刷新次数、省电能、降低功耗并且提高了***性能的目的。
在半导体存储器的刷新方法的基础上，在半导体存储器初始化时，将半导体存储器中各存储块1的当前状态设置为阻止刷新的状态，包括：
半导体存储器的状态存储电路22根据初始化时输入的上电复位信号将各存储块1的当前状态设置为阻止刷新的状态。
其中，状态存储电路22的输入端输入上电复位信号，输出端连接存储块1，用状态存储电路22于储存存储块1的当前状态，并且根据上电复位信号初始化存储块1的当前状态为阻止刷新的状态。
在半导体存储器的刷新方法的基础上，当存储块1中的任意行被访问时，则将存储块1的当前状态重设为允许刷新的状态，以便根据输入的刷新操作信号对存储块1进行刷新操作，包括：
状态存储电路22根据获得的对存储块1中的任意行的访问信号以及上电复位信号，输出允许刷新信号；
逻辑电路21对允许刷新信号与输入的刷新操作信号做逻辑与运算，输出允许刷新操作信号，以便存储块1根据允许刷新操作信号对自身进行刷新操作。
其中，输入任意行的访问信号如Active信号至控制单元2中的状态存储电路22中，状态存储电路22结合上电复位信号，以及任意行的访问信号如Active信号，对其进行处理，输出允许刷新信号，将这个存储块1的控制电路设置为允许刷新，当有Refresh信号输入时，状态存储电路22根据允许刷新信号以及Refresh信号生成新的信号，即允许刷新操作信号，控制电路中的逻辑电路21将生成的允许刷新操作信号发送至存储块1，对存储块1进行刷新操作。
在半导体存储器的刷新方法的基础上，当存储块1中的任意行未被访问时，则保持存储块1的状态为初始化的阻止刷新的状态，以便阻止根据输入的刷新操作信号对存储块1进行刷新操作，包括：
状态存储电路22根据上电复位信号，输出阻止刷新信号；
逻辑电路21对阻止刷新信号与输入的刷新操作信号做逻辑与运算，输出阻止刷新操作信号，以便阻止根据输入的刷新操作信号对存储块1进行刷新操作。
其中，当状态存储电路22并未接收到对存储块1中任意行的访问信号如Active信号时，状态存储电路22依然通过输出阻止刷新信号来控制存储块1保持原有的初始化状态，即使状态存储电路22接收了输入的刷新操作信号，通过与运算之后，输出阻止刷新操作信号至存储块1，阻止了对存储块1的刷新操作。
进一步的，在上述半导体存储器的刷新方法中，刷新操作包括自动刷新操作或者自刷新操作。
其中，刷新操作包括自动刷新操作(Auto Refresh，AR)与自刷新操作(SelfRefresh，SR)，不论是何种刷新方式，都不需要外部提供行地址信息，因为这是一个内部的自动操作。自动刷新操作中，半导体存储器内部有一个行地址生成器(也称刷新计数器)用来自动的依次生成行地址，由于刷新是针对一行中的所有存储体进行，所以无需列寻址，加快了刷新速度。自刷新操作中则实现了半导体存储器在休眠模式低功耗状态下的数据保存。需要说明的是，本发明实施方式对存储块1的刷新操作包括但不限于上述两种方式，还可以为其它中的刷新操作，均在保护范围内。
在另一种具体实施方式中，还提供了一种刷新控制电路，如图2所示，应用于对半导体存储器的刷新，半导体存储器具有至少一个存储块1，所述刷新控制电路包括至少一个控制单元2，控制单元2与存储块1连接，控制单元2用于在半导体存储器初始化时，将半导体存储器中各存储块1的当前状态设置为阻止刷新的状态；当存储块1中的任意行被访问时，则将存储块1的当前状态重设为允许刷新的状态，以允许根据输入的刷新操作信号对存储块1进行刷新操作；当存储块1中的任意行未被访问时，则保持存储块1的状态为初始化的阻止刷新的状态，以阻止根据输入的新操作信号对存储块1进行刷新操作。需要指出的是，相对应于上述半导体存储器的刷新方法，刷新控制电路可有多种设计方式，刷新控制电路包括但不限于本方案中提出的实施例。
进一步的，在上述刷新控制电路中，控制单元2包括：
状态存储电路，用于根据初始化时输入的上电复位信号将所述各存储块1的当前状态设置为所述阻止刷新的状态。
如图2所示，上电复位信号输入至状态存储电路2的R端，状态存储电路22的S端并未有任何信号输入，则输出阻止刷新信号至存储块1中，后续如果有刷新操作信号输入存储块1，存储块1根据阻止刷新信号阻止刷新，相当于此时存储块1处于初始化的关闭状态。
进一步的，在上述刷新控制电路中，所述状态存储电路还用于根据获得的对所述存储块1中的任意所述行的访问信号以及所述上电复位信号，输出允许刷新信号；根据所述上电复位信号，输出阻止刷新信号。
如图2所示，上电复位信号输入至状态存储电路22的R端，状态存储电路22的S端输入对存储块1中的任意行的访问信号，通过状态存储电路22的逻辑运算，输出允许刷新信号至存储块1中，后续如果有刷新操作信号输入存储块1，存储块1根据允许刷新信号对自身进行刷新，相当于此时存储块1处于开启刷新状态。
进一步的，在上述刷新控制电路中，所述控制单元2还包括：
逻辑电路21，用于对所述允许刷新信号与输入的所述刷新操作信号做逻辑与运算，输出允许刷新操作信号，以允许所述存储块1根据所述允许刷新操作信号对自身进行刷新操作；对所述阻止刷新信号与输入的所述刷新操作信号做逻辑与运算，输出阻止刷新操作信号，以阻止根据输入的所述刷新操作信号对所述存储块1进行刷新操作。
如果有刷新操作信号输入存储块1，存储块1根据阻止刷新信号阻止刷新，相当于此时存储块1处于初始化的关闭状态；以及后续如果有刷新操作信号输入存储块1，存储块1根据允许刷新信号对自身进行刷新，相当于此时存储块1处于开启刷新状态，开启刷新操作和关闭刷新的操作还通过逻辑电路21来实现，逻辑电路21的具有两个输入端，第一输入端与状态存储电路22的输出端连接，第二输入端用于输入刷新操作信号，输出端与存储块连接。逻辑电路21对允许刷新信号与输入的刷新操作信号做逻辑与运算，输出允许刷新操作信号，以便存储块根据允许刷新操作信号对自身进行刷新操作；或，逻辑电路21对阻止刷新信号与输入的刷新操作信号做逻辑与运算，输出阻止刷新操作信号，以便阻止根据输入的所述刷新操作信号对所述存储块进行刷新操作。
进一步的，在上述刷新控制电路中，控制单元2与存储块1一一对应连接。
其中，一个内存Bank中包括有多个存储块1，每一个存储块1均与控制单元2连接，受到控制单元2的控制，因此，控制单元2与存储块1为一一对应连接关系。需要指出的是，本实施方式中包括但不限于上述连接方式，还可为通过一个控制单元2对应多个存储块1进行控制，或者多个控制单元2对应一个存储块1，均在保护范围内。
进一步的，在上述刷新控制电路中，状态存储电路22包括RS触发器。
RS触发器，结构是把两个与非门或者或非门的输入、输出端交叉连接，输入端R与逻辑电路21的输出端连接，输入端S用于接收输入的存储器方位信号如Active信号，输出端与逻辑电路21的输入端连接，逻辑电路21的另一输入端用于接收Refresh信号，逻辑电路21的输出端与存储块1连接。
本发明实施例还提供了一种半导体存储器，如图3所示，包括上述任一项所述的刷新控制电路。
半导体存储器中包括了存储数据的存储单元3以及与所述存储单元3连接的刷新控制电路，存储单元3中包含了与刷新控制电路中的控制单元2连接的存储块1，对存储块1的刷新处理是在半导体存储器内部发生。
如图4所示，刷新控制电路对半导体存储器的刷新控制流程为：对半导体存储器进行上电操作，形成的上电复位信号传输至刷新控制电路，刷新控制电路根据上电复位信号将控制单元重置为禁止刷新状态，同时与控制单元对应连接的本存储块也重置为禁止刷新状态，阻止外界对本存储块的刷新操作，当接收到打开其它存储块中某一行的指令或任何其它指令，均不影响刷新控制电路保持禁止刷新的状态，当接收到刷新指令并且地址位于本存储块时，刷新控制电路执行跳过刷新操作并返回的步骤，达到禁止对本存储块刷新的目的；当接收到打开本存储块中某一行地址的指令时，刷新控制电路将本存储块的当前状态重设为允许刷新的状态，当接收到刷新指令且地址位于本存储块时，刷新控制电路执行刷新操作并返回的步骤，达到对本存储块刷新的目的。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到其各种变化或替换，这些都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。
Claims (5)
1.一种半导体存储器的刷新方法，其特征在于，所述半导体存储器具有至少一个存储块，刷新控制电路包括至少一个控制单元，所述控制单元与所述存储块连接，所述控制单元包括状态存储电路和逻辑电路，所述方法包括：
在半导体存储器初始化时，所述状态存储电路根据初始化时输入的上电复位信号将所述各存储块的当前状态设置为阻止刷新的状态；
当所述存储块中的任意行被访问时，所述状态存储电路根据获得的对所述存储块中的任意所述行的访问信号以及上电复位信号，输出允许刷新信号；
所述逻辑电路对所述允许刷新信号与输入的刷新操作信号做逻辑与运算，输出允许刷新操作信号，以允许所述存储块根据所述允许刷新操作信号对自身进行刷新操作；
当所述存储块中的任意所述行未被访问时，所述状态存储电路根据所述上电复位信号，输出阻止刷新信号；
所述逻辑电路对所述阻止刷新信号与输入的所述刷新操作信号做逻辑与运算，输出阻止刷新操作信号，以阻止根据输入的所述刷新操作信号对所述存储块进行刷新操作。
2.如权利要求1所述的半导体存储器的刷新方法，其特征在于，所述刷新操作包括自动刷新操作或者自刷新操作。
3.一种刷新控制电路，应用于对半导体存储器的刷新，所述半导体存储器具有至少一个存储块，其特征在于，所述刷新控制电路包括至少一个控制单元，所述控制单元与所述存储块连接，所述控制单元包括：
状态存储电路，所述状态存储电路用于在半导体存储器初始化时根据上电复位信号，输出阻止刷新信号；以及，根据获得的对所述存储块中的任意所述行的访问信号以及所述上电复位信号，输出允许刷新信号；
逻辑电路，用于对所述阻止刷新信号与输入的刷新操作信号做逻辑与运算，输出阻止刷新操作信号，以阻止根据输入的所述刷新操作信号对所述存储块进行刷新操作；以及，对所述允许刷新信号与输入的所述刷新操作信号做逻辑与运算，输出允许刷新操作信号，以允许所述存储块根据所述允许刷新操作信号对自身进行刷新操作。
4.如权利要求3所述的刷新控制电路，其特征在于，所述控制单元与所述存储块一一对应连接。
5.一种半导体存储器，其特征在于，包括权利要求3所述的刷新控制电路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710725168.2A CN107481752B (zh) | 2017-08-22 | 2017-08-22 | 半导体存储器的刷新方法、刷新控制电路及半导体存储器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710725168.2A CN107481752B (zh) | 2017-08-22 | 2017-08-22 | 半导体存储器的刷新方法、刷新控制电路及半导体存储器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107481752A CN107481752A (zh) | 2017-12-15 |
| CN107481752B true CN107481752B (zh) | 2018-06-08 |
Family
ID=60602063
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710725168.2A Active CN107481752B (zh) | 2017-08-22 | 2017-08-22 | 半导体存储器的刷新方法、刷新控制电路及半导体存储器 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107481752B (zh) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6240032B1 (en) * | 1997-11-27 | 2001-05-29 | Sharp Kabushiki Kaisha | Non-volatile semiconductor memory allowing user to enter various refresh commands |
| CN106601284A (zh) * | 2015-10-16 | 2017-04-26 | 爱思开海力士有限公司 | 存储器件和包括其的*** |
-
2017
- 2017-08-22 CN CN201710725168.2A patent/CN107481752B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6240032B1 (en) * | 1997-11-27 | 2001-05-29 | Sharp Kabushiki Kaisha | Non-volatile semiconductor memory allowing user to enter various refresh commands |
| CN106601284A (zh) * | 2015-10-16 | 2017-04-26 | 爱思开海力士有限公司 | 存储器件和包括其的*** |
Also Published As
| Publication number | Publication date |
|---|---|
| CN107481752A (zh) | 2017-12-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9653139B1 (en) | Simultaneous plural wordline within a bank refreshing control device and memory device including the same | |
| US7342841B2 (en) | Method, apparatus, and system for active refresh management | |
| CN102655023B (zh) | 用于半导体存储器件的刷新控制电路及方法 | |
| CN105070315B (zh) | Sram存储单元、sram电路及其读写方法 | |
| CN102855925B (zh) | 自我刷新控制电路和包含自我刷新控制电路的存储器 | |
| US11848047B2 (en) | Pre-charging bit lines through charge-sharing | |
| US20210375346A1 (en) | Semiconductor memory device including address generation circuit and operating method thereof | |
| CN110111827A (zh) | 一种基于多个单值阻变存储器的多值阻变结构 | |
| KR102403340B1 (ko) | 리프레쉬 제어 장치 | |
| KR100496082B1 (ko) | 반도체 기억 장치 | |
| CN107481752B (zh) | 半导体存储器的刷新方法、刷新控制电路及半导体存储器 | |
| US20050270874A1 (en) | Bank based self refresh control apparatus in semiconductor memory device and its method | |
| CN207489474U (zh) | 一种刷新控制电路及半导体存储器 | |
| KR20060087199A (ko) | 선택적 리프레쉬가 가능한 반도체 메모리 디바이스 | |
| TWI687929B (zh) | 混合記憶體系統及其操作方法 | |
| CN107039078A (zh) | 非易失性存储电路及其读、写、存储和恢复方法 | |
| US7969807B2 (en) | Memory that retains data when switching partial array self refresh settings | |
| US8514647B2 (en) | Refresh circuit | |
| CN105895147B (zh) | 一种基于开放位线结构的动态存储器 | |
| CN205656855U (zh) | 一种基于开放位线结构的动态存储器 | |
| CN109872745B (zh) | 动态随机存取存储器及其操作方法 | |
| CN107799137A (zh) | 存储器存储装置及其操作方法 | |
| CN105575421B (zh) | 静态随机存储器 | |
| US20080080284A1 (en) | Method and apparatus for refreshing memory cells of a memory | |
| US8488404B2 (en) | Counter control signal generator and refresh circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20180928 Address after: 230000 room 630, Hai Heng mansion 6, Cui Wei Road, Hefei economic and Technological Development Zone, Anhui Patentee after: Changxin Storage Technology Co., Ltd. Address before: 230000 room 526, Hai Heng mansion 6, Cui Wei Road, Hefei economic and Technological Development Zone, Anhui Patentee before: Ever power integrated circuit Co Ltd |